JP2629908B2 - 多層配線基板の給電構造 - Google Patents
多層配線基板の給電構造Info
- Publication number
- JP2629908B2 JP2629908B2 JP63298528A JP29852888A JP2629908B2 JP 2629908 B2 JP2629908 B2 JP 2629908B2 JP 63298528 A JP63298528 A JP 63298528A JP 29852888 A JP29852888 A JP 29852888A JP 2629908 B2 JP2629908 B2 JP 2629908B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring board
- multilayer wiring
- pins
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIチップ等を高密度実装する場合に使用し
て好適な多層配線基板の給電構造に関する。
て好適な多層配線基板の給電構造に関する。
一般に、多層配線基板は、一方の側の面に露呈する多
数の入出力ピンと、この入出力ピンに接続する内部配線
層を含み、入出力ピンと反対側の面に多数のLSIチップ
が実装されている。従来、この多層配線基板上に実装す
るLSIチップへの給電は、入出力ピンの一部を信号入出
力用のピンに残りの一部を電源供給用のピンに割り当
て、電源供給用のピンから内層配線層を介して行なわれ
ていた。
数の入出力ピンと、この入出力ピンに接続する内部配線
層を含み、入出力ピンと反対側の面に多数のLSIチップ
が実装されている。従来、この多層配線基板上に実装す
るLSIチップへの給電は、入出力ピンの一部を信号入出
力用のピンに残りの一部を電源供給用のピンに割り当
て、電源供給用のピンから内層配線層を介して行なわれ
ていた。
上述した従来の多層配線基板の給電構造においては、
入出力ピンの一部を信号入出力用のピンとしてまた残り
のものを電源供給用のピンとして割り当てているため、
信号入力用の電極及び電源供給用の電極を多く設けるこ
とができず、近年のLSIチップの高密度実装化に応じる
ことができないという問題とピンが小さい為、１ピン当
りの電流量を大きくすることが出来ないという問題があ
った。
入出力ピンの一部を信号入出力用のピンとしてまた残り
のものを電源供給用のピンとして割り当てているため、
信号入力用の電極及び電源供給用の電極を多く設けるこ
とができず、近年のLSIチップの高密度実装化に応じる
ことができないという問題とピンが小さい為、１ピン当
りの電流量を大きくすることが出来ないという問題があ
った。
本発明はこのような事情に鑑みなされたもので、多数
配線基板における信号入出力用の電極および電源供給用
の電極の個数を増加させることができ、しかも電源供給
用の端子を設けることにより、大電流を確実に供給でき
る様になり、もって近年のLSIチップの高密度実装化に
応じることができる多層配線基板の給電構造を提供する
ものである。
配線基板における信号入出力用の電極および電源供給用
の電極の個数を増加させることができ、しかも電源供給
用の端子を設けることにより、大電流を確実に供給でき
る様になり、もって近年のLSIチップの高密度実装化に
応じることができる多層配線基板の給電構造を提供する
ものである。
本発明の多層配線基板の給電構造は、内部に電源層が
形成され信号入出力用のピン及び電源供給用のピンを有
する多層配線基板の側面に前記電源層を露呈させ、前記
電源層の露呈端面に電源供給用のパッドを設け、前記パ
ッドに電源供給用の端子を固着したことを特徴とする。
形成され信号入出力用のピン及び電源供給用のピンを有
する多層配線基板の側面に前記電源層を露呈させ、前記
電源層の露呈端面に電源供給用のパッドを設け、前記パ
ッドに電源供給用の端子を固着したことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。１はセラ
ミック製の多層配線基板でタングステン，金，銀，銅，
銀−パラジウム等を導体成分とし、内部電源層２とスル
ーホール３が設けられている。内部電源層２にスルーホ
ール３を介して接続される電源供給用のピン５と、信号
入出力用のピン４が多層配基板１の裏面に設けられてい
る。ピン4,5にスルーホール３を介して接続される配線
網６を内部に有する薄膜層７が多数配線基板１の表面に
設けられている。薄膜層７の上面には配線設６に接続す
るリード８を有するLSIチップ９が実装されている。こ
の多層配線基板１は側面に内部電源層２が露呈されてい
る。薄膜層７に於ける各層間の絶縁材はポリイミド系の
合成樹脂によって形成されている。
ミック製の多層配線基板でタングステン，金，銀，銅，
銀−パラジウム等を導体成分とし、内部電源層２とスル
ーホール３が設けられている。内部電源層２にスルーホ
ール３を介して接続される電源供給用のピン５と、信号
入出力用のピン４が多層配基板１の裏面に設けられてい
る。ピン4,5にスルーホール３を介して接続される配線
網６を内部に有する薄膜層７が多数配線基板１の表面に
設けられている。薄膜層７の上面には配線設６に接続す
るリード８を有するLSIチップ９が実装されている。こ
の多層配線基板１は側面に内部電源層２が露呈されてい
る。薄膜層７に於ける各層間の絶縁材はポリイミド系の
合成樹脂によって形成されている。
10は電源供給用の端子で内部電源層２の外部露呈端面
に形成された電源供給用のパッド11に固着され、セラミ
ック多層配線基板１の内部電源層２と実装用プリント基
板12の電源バス13を接続する。これら端子を固着する電
源供給用のパッド11は多層配線基板１の製作後に内部電
源層２の外部露呈端面にスパッタ膜を施してレジストを
塗布し、フォトリソグラフィ技術によりレジストを溶解
して所望の寸法の導体膜にした後、銅メッキもしくは金
メッキを施すことにより形成することができる。電源供
給用の端子10とセラミック基板１の接続は半田付もしく
はロー付けにより行なわれる。また、セラミック基板１
の端子10は半田付あるいは第２図に示す様なボルト方式
によりプリント板12の電源バス13に接続されている。
に形成された電源供給用のパッド11に固着され、セラミ
ック多層配線基板１の内部電源層２と実装用プリント基
板12の電源バス13を接続する。これら端子を固着する電
源供給用のパッド11は多層配線基板１の製作後に内部電
源層２の外部露呈端面にスパッタ膜を施してレジストを
塗布し、フォトリソグラフィ技術によりレジストを溶解
して所望の寸法の導体膜にした後、銅メッキもしくは金
メッキを施すことにより形成することができる。電源供
給用の端子10とセラミック基板１の接続は半田付もしく
はロー付けにより行なわれる。また、セラミック基板１
の端子10は半田付あるいは第２図に示す様なボルト方式
によりプリント板12の電源バス13に接続されている。
薄膜層７の配線設６は、フォトリソグラフィ技術を用
いて形成される。なお、配線網６の幅長は約25μｍの寸
法に、スルーホール３の口径は約200μｍの寸法に、ま
た、内部配線層２の厚さは約100μｍの寸法に設定され
ている。この様に構成された多層配線基板の給電構造に
おいては、多層配線基板１の裏面に突出する入出力ピン
のうち電源供給用のピン５の割り当て数を削減させ、信
号入出力用ピン４の割り当て数を増加させることがで
き、多層配線基板１における信号入出力用の電極及び電
源供給用の電極の個数を増加させることができる。しか
もロー付けされた端子10により内部電源層２に大電流を
ロスが少ない形で供給することができる。
いて形成される。なお、配線網６の幅長は約25μｍの寸
法に、スルーホール３の口径は約200μｍの寸法に、ま
た、内部配線層２の厚さは約100μｍの寸法に設定され
ている。この様に構成された多層配線基板の給電構造に
おいては、多層配線基板１の裏面に突出する入出力ピン
のうち電源供給用のピン５の割り当て数を削減させ、信
号入出力用ピン４の割り当て数を増加させることがで
き、多層配線基板１における信号入出力用の電極及び電
源供給用の電極の個数を増加させることができる。しか
もロー付けされた端子10により内部電源層２に大電流を
ロスが少ない形で供給することができる。
他に、第３図、第４図に示す様なLSIチップ９を多層
配線基板１の両面に配置する様な実装方式では電源供給
用の基板１の面上にピンを配置することができない為、
基板１の端面から給電する方式は特に有用である。
配線基板１の両面に配置する様な実装方式では電源供給
用の基板１の面上にピンを配置することができない為、
基板１の端面から給電する方式は特に有用である。
第３図は端子10を実装用プリント基板12の電源バス13
に半田付もしくはロー付した場合、第４図はこれらをボ
ルト方式により接続した場合である。
に半田付もしくはロー付した場合、第４図はこれらをボ
ルト方式により接続した場合である。
なお、本発明においては電源供給用の電極が電源供給
用端子10および電源供給用のピン５からなるが、これら
電極は使用する電源の種類に応じて使い分けられる。
用端子10および電源供給用のピン５からなるが、これら
電極は使用する電源の種類に応じて使い分けられる。
また、本発明における内部電源層２の層数および電源
供給用パッド10の個数を前述した実施例に限定されず、
例えば５個６個…としてもよくその個数は適宜変更する
ことができる。
供給用パッド10の個数を前述した実施例に限定されず、
例えば５個６個…としてもよくその個数は適宜変更する
ことができる。
以上説明したように本発明は、多層配線基板に設けた
電源供給用のパッドに電源供給用の端子を固着すること
により、多数配線基板の入出力ピンのうち電源供給用の
ピンの割り当て数を削減させ、信号入出力用のピンの割
り当て数を増加させることができ、電源供給用の端子を
ロー付けし、しかも電圧ドロップの少ない安定した大電
流供給を可能にすることができる。
電源供給用のパッドに電源供給用の端子を固着すること
により、多数配線基板の入出力ピンのうち電源供給用の
ピンの割り当て数を削減させ、信号入出力用のピンの割
り当て数を増加させることができ、電源供給用の端子を
ロー付けし、しかも電圧ドロップの少ない安定した大電
流供給を可能にすることができる。
第１図は本発明の一実施例の断面図、第２図〜第４図は
本発明の他の実施例の断面図である。 １……多層配線基板、２……内部電源層、３……スルー
ホール、４……信号用ピン、５……電源用ピン、６……
配線網、７……薄膜層、８……リード、９……LSIチッ
プ、10……電源供給用端子、11……電源供給用パッド、
12……プリント板、13……電源バス。
本発明の他の実施例の断面図である。 １……多層配線基板、２……内部電源層、３……スルー
ホール、４……信号用ピン、５……電源用ピン、６……
配線網、７……薄膜層、８……リード、９……LSIチッ
プ、10……電源供給用端子、11……電源供給用パッド、
12……プリント板、13……電源バス。
Claims (1)
- 【請求項１】内部に電源層が形成され信号入出力用のピ
ン及び電源供給用のピンを有する多層配線基板の側面に
前記電源層を露呈させ、前記電源層の露呈端面に電源供
給用のパッドを設け、前記パッドに電源供給用の端子を
固着したことを特徴とする多層配線基板の給電構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298528A JP2629908B2 (ja) | 1988-11-25 | 1988-11-25 | 多層配線基板の給電構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298528A JP2629908B2 (ja) | 1988-11-25 | 1988-11-25 | 多層配線基板の給電構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143587A JPH02143587A (ja) | 1990-06-01 |
| JP2629908B2 true JP2629908B2 (ja) | 1997-07-16 |
Family
ID=17860892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298528A Expired - Lifetime JP2629908B2 (ja) | 1988-11-25 | 1988-11-25 | 多層配線基板の給電構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629908B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263824A (ja) * | 1994-03-18 | 1995-10-13 | Nec Corp | 配線基板 |
| GB2289104B (en) * | 1994-04-21 | 1997-05-21 | Inoue Mtp Kk | Grommet |
| JP2950154B2 (ja) * | 1994-06-17 | 1999-09-20 | 住友電装株式会社 | ワイヤハーネス用グロメット |
| JP2003008239A (ja) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
-
1988
- 1988-11-25 JP JP63298528A patent/JP2629908B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143587A (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136471A (en) | Laminate wiring board | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JPH0542140B2 (ja) | ||
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JP2642922B2 (ja) | プリント配線基板 | |
| US5890281A (en) | Method for simplified and compact component addition to a printed circuit board | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JP2611304B2 (ja) | 多層配線基板 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH01794A (ja) | 多層配線基板 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JPS6022394A (ja) | 配線基板 | |
| JP2764637B2 (ja) | 電子部品搭載用基板 | |
| JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
| JPH0353793B2 (ja) | ||
| JP3308448B2 (ja) | 終端抵抗アレー及びこれを備えた基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH04147692A (ja) | プリント基板 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JPH03233991A (ja) | プリント配線板 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |