JPS6022394A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS6022394A JPS6022394A JP58130675A JP13067583A JPS6022394A JP S6022394 A JPS6022394 A JP S6022394A JP 58130675 A JP58130675 A JP 58130675A JP 13067583 A JP13067583 A JP 13067583A JP S6022394 A JPS6022394 A JP S6022394A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- power supply
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は配線基板に関し、特に多数のＩＣ（集積回路）
チップを実装した高密度Ｌ Ｓ Ｉ （Ｌａｒｇｅ８ｃ
ａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）パッケージにおけ
る配紛基板に関する。
チップを実装した高密度Ｌ Ｓ Ｉ （Ｌａｒｇｅ８ｃ
ａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）パッケージにおけ
る配紛基板に関する。
高密度ＬＳＩパッケージとしてマルチチップパッケージ
があシ、これは電源（グランドを含む）配線が印刷され
かつ層間接続のだめのスルーホール配線が形成されたア
ルミナグリーンシートを積層しかつ焼結してなるアルミ
ナセラミック基板を有している。このアルミナセラミッ
ク基板の裏面においては、スルーホール配線に接続され
た複数の入出力端子ビンをろう付けして取付け、表面に
おいては多層配線を形成して最上表面に接続される多数
のＩＣチップの端子相互及びＩＣチップ端子と当該入出
力端子ビンの各々とを通続可能なら・しめた構成となっ
ている。
があシ、これは電源（グランドを含む）配線が印刷され
かつ層間接続のだめのスルーホール配線が形成されたア
ルミナグリーンシートを積層しかつ焼結してなるアルミ
ナセラミック基板を有している。このアルミナセラミッ
ク基板の裏面においては、スルーホール配線に接続され
た複数の入出力端子ビンをろう付けして取付け、表面に
おいては多層配線を形成して最上表面に接続される多数
のＩＣチップの端子相互及びＩＣチップ端子と当該入出
力端子ビンの各々とを通続可能なら・しめた構成となっ
ている。
ＩＣチップが更に高集積化されるに伴ない、ＩＣチップ
の消に電力が増大するとＩＣチップに電力を供給するだ
めの電源配線のインピーダンスを小とする必要が生じる
。特に、グリーンシート積層法による多層配線アルミナ
セラミック基板においては、配線材料としてアルミナセ
ラミック焼結時の１５００〜１６００℃の高温で融解し
ないような高融点金属、例えばタングステンやモリブデ
ンが使用されているが、これらの金屑は電気抵抗が低融
点金属である金や銅等に比し高いことが難点である。
の消に電力が増大するとＩＣチップに電力を供給するだ
めの電源配線のインピーダンスを小とする必要が生じる
。特に、グリーンシート積層法による多層配線アルミナ
セラミック基板においては、配線材料としてアルミナセ
ラミック焼結時の１５００〜１６００℃の高温で融解し
ないような高融点金属、例えばタングステンやモリブデ
ンが使用されているが、これらの金屑は電気抵抗が低融
点金属である金や銅等に比し高いことが難点である。
従って、高電力を供給する必要のあるマルチチップパッ
ケージのアルミナセラミック配線基板においては、内部
に形成した電源配線の裏面の電源入力ピンから表面の電
源配線の経路において、特にスルーホール配線部の電気
抵抗を小さくする必要が生じる。その理由は、セラミッ
ク基板内の電源配線層まで到達すれば、一般に電源配線
層では網目状に配線を並列に走らせることによシ、等測
的に電気抵抗を小とするととができるた峠である。
ケージのアルミナセラミック配線基板においては、内部
に形成した電源配線の裏面の電源入力ピンから表面の電
源配線の経路において、特にスルーホール配線部の電気
抵抗を小さくする必要が生じる。その理由は、セラミッ
ク基板内の電源配線層まで到達すれば、一般に電源配線
層では網目状に配線を並列に走らせることによシ、等測
的に電気抵抗を小とするととができるた峠である。
よって、電源入力ピンから電源配線層に至るまでのスル
ーホール配線の電気抵抗を低減することが最も効果的と
なるのである。
ーホール配線の電気抵抗を低減することが最も効果的と
なるのである。
そこで、本発明の目的は、アルミナグリーンシート積層
法による多層セラミック基板内部において裏面の入力端
子ピンと電源配線層とを接続するスルーホール配線の断
面積を、電源配線層を貫通する部分のスルーホール配線
の断面積よシも大とすることによシミ源配線の直流抵抗
を低減し、πＬ圧降下損失の少ない高密度マルチチップ
パッケージに適した配線基板を提供することにある。
法による多層セラミック基板内部において裏面の入力端
子ピンと電源配線層とを接続するスルーホール配線の断
面積を、電源配線層を貫通する部分のスルーホール配線
の断面積よシも大とすることによシミ源配線の直流抵抗
を低減し、πＬ圧降下損失の少ない高密度マルチチップ
パッケージに適した配線基板を提供することにある。
本発明による配線基板は、シシ面Ｉｆ−複数の入出力ピ
ンが取付けられ内部において複数の電源用配線層（グラ
ンド用配線層も含む）が設けられかつこの入出力ピンの
各々を裏面から表面に導通接続するだめのスルーホール
配線が設けられた基板と、この基板の表面に形成された
多層配線層と、この多層配線層の表面に形成され回路素
子を搭載接続するだめの表面パッドとを有する配線基板
を対象とし、その特徴とするところは、当該スルーホー
ル配線のうち電源用配線層を貫通ずる部分の断面積に比
し電源用配線層以外を貫通する部分の断面積をよｐ犬と
して彦ることにある。
ンが取付けられ内部において複数の電源用配線層（グラ
ンド用配線層も含む）が設けられかつこの入出力ピンの
各々を裏面から表面に導通接続するだめのスルーホール
配線が設けられた基板と、この基板の表面に形成された
多層配線層と、この多層配線層の表面に形成され回路素
子を搭載接続するだめの表面パッドとを有する配線基板
を対象とし、その特徴とするところは、当該スルーホー
ル配線のうち電源用配線層を貫通ずる部分の断面積に比
し電源用配線層以外を貫通する部分の断面積をよｐ犬と
して彦ることにある。
以下に本発明につき図面を参照しつつ説明する。
第１図は本発明の配線基板を用いたマルチチップパッケ
ージの１部破断部を有する斜視図である。
ージの１部破断部を有する斜視図である。
図において、ｌはその内部に貫通したスルーホール配線
３が設けられた多層アルミナセラミック基板であシ、こ
のセラミック基板１の表面には多層信号配線層４と、更
にこの配線層４の上に接続された複数のり一ドレステッ
プキャリャ５とが設けられている。多層信号配線層４に
おいては、多層の信号配線が形成されておシ、これ等の
信号配線はチップキャリヤ５の各々のチップキャリヤ端
子（５−ｔ）相互間を接続し、またチップキャリヤ端子
５−１と入出力端子ピン２とをそれぞれ接続するように
配置されている。この入出力端子ビン２はアルミナセラ
ミック基板１の裏面に接着して取付けられている。
３が設けられた多層アルミナセラミック基板であシ、こ
のセラミック基板１の表面には多層信号配線層４と、更
にこの配線層４の上に接続された複数のり一ドレステッ
プキャリャ５とが設けられている。多層信号配線層４に
おいては、多層の信号配線が形成されておシ、これ等の
信号配線はチップキャリヤ５の各々のチップキャリヤ端
子（５−ｔ）相互間を接続し、またチップキャリヤ端子
５−１と入出力端子ピン２とをそれぞれ接続するように
配置されている。この入出力端子ビン２はアルミナセラ
ミック基板１の裏面に接着して取付けられている。
また、貫通スルーホール配線３は基板１の裏表を貫通し
、入出力端子ビン２と多層信号配線層４内の配線との相
互を接続するだめ、更には端子ピン２から供給される電
源をＩＣチップ５−２に供給するために配線Ｎ４を介し
てチップキャリヤ端子５−１のうちの電源端子に接続す
るためのものである。
、入出力端子ビン２と多層信号配線層４内の配線との相
互を接続するだめ、更には端子ピン２から供給される電
源をＩＣチップ５−２に供給するために配線Ｎ４を介し
てチップキャリヤ端子５−１のうちの電源端子に接続す
るためのものである。
第２図は第１図に示したマルチチップパッケージのアル
ミナセラミック基板１及び多層信号配線層４を更に詳細
に示す１部破断部を含む斜視図である。アルミナセラミ
ック１の内部には、第１図にても述べた如く、電源配線
層１−１及びグランド配線層１−２を有しておシ、更に
は基板裏面に接着された入出力端子ビン２に接続するた
めの貫通スルーホール配線３を有している。スルーホー
ル配線３のうち入出力端子ビンの電源端子に接続される
スルーホール配線３−１′は、電源配線層１−１内の網
目状の電源配線に接続され、同様に入出力端子ビンのグ
ランド端子に接続されるスルーホール配線３−２′はグ
ランド配線層１−２の網目状のグランド配線に接続され
ている。
ミナセラミック基板１及び多層信号配線層４を更に詳細
に示す１部破断部を含む斜視図である。アルミナセラミ
ック１の内部には、第１図にても述べた如く、電源配線
層１−１及びグランド配線層１−２を有しておシ、更に
は基板裏面に接着された入出力端子ビン２に接続するた
めの貫通スルーホール配線３を有している。スルーホー
ル配線３のうち入出力端子ビンの電源端子に接続される
スルーホール配線３−１′は、電源配線層１−１内の網
目状の電源配線に接続され、同様に入出力端子ビンのグ
ランド端子に接続されるスルーホール配線３−２′はグ
ランド配線層１−２の網目状のグランド配線に接続され
ている。
多層信号配線層４は、例えば有機高分子Ｉ料の如き成膜
に要する温度がアルミナセラミック基板１の配線の特性
に彩管を及はさないような低温度成膜材料を絶縁皮膜４
−１．４−２及び４−３として用い、これら各表面に夫
々薄膜導体による配線４−４．４−５及び表面パッド４
−６を形成してなるものである。絶縁膜４−１．４−２
及び４−３には夫々グイアホール４−７，４−８及び４
−９が形成されておシ、ヴイアホール４−７はスルーホ
ール配線３と第１Ｎ配線４−４とを接続するものであシ
、グイアホール４−８は第１層配線４−４と第２層配線
４−５とを接続するものである。また、グイアホール４
−９は第２層配線４−５と表面パッド４−６の夫々とを
接続するものである。従って、以上述べた第１図および
第２図に関する説明により、多層配線層４によって任意
のり一ドレスチップキャリャ５のチップキャリヤ端子５
−１の各々を相互にかつ任意のチップキャリヤ端子５−
１の各々と任意の入出力端子ビン２の各々とを接続する
ことができる。
に要する温度がアルミナセラミック基板１の配線の特性
に彩管を及はさないような低温度成膜材料を絶縁皮膜４
−１．４−２及び４−３として用い、これら各表面に夫
々薄膜導体による配線４−４．４−５及び表面パッド４
−６を形成してなるものである。絶縁膜４−１．４−２
及び４−３には夫々グイアホール４−７，４−８及び４
−９が形成されておシ、ヴイアホール４−７はスルーホ
ール配線３と第１Ｎ配線４−４とを接続するものであシ
、グイアホール４−８は第１層配線４−４と第２層配線
４−５とを接続するものである。また、グイアホール４
−９は第２層配線４−５と表面パッド４−６の夫々とを
接続するものである。従って、以上述べた第１図および
第２図に関する説明により、多層配線層４によって任意
のり一ドレスチップキャリャ５のチップキャリヤ端子５
−１の各々を相互にかつ任意のチップキャリヤ端子５−
１の各々と任意の入出力端子ビン２の各々とを接続する
ことができる。
第３図は第１，２図に示したマルチチップパッケージの
配線基板の断面図でちり、第１，２図と同一部分は同一
符号により示している。図において、スルーポール配線
３はアルミナセラミック基板１内において、電源配線層
１−１よシ下の部分は断面積を大としている。これは、
入出力端子ビン２から電源配線層１−１に至るまでのス
ルーホール配線３の電気抵抗をできるだけ小とするため
である。一方、電源配線層１−１の内部及びグランド配
線層１−２の内部では、スルーホール配線３−１及び３
−２の断面積をよシ小としている。
配線基板の断面図でちり、第１，２図と同一部分は同一
符号により示している。図において、スルーポール配線
３はアルミナセラミック基板１内において、電源配線層
１−１よシ下の部分は断面積を大としている。これは、
入出力端子ビン２から電源配線層１−１に至るまでのス
ルーホール配線３の電気抵抗をできるだけ小とするため
である。一方、電源配線層１−１の内部及びグランド配
線層１−２の内部では、スルーホール配線３−１及び３
−２の断面積をよシ小としている。
これは、電源配線層１−１及びグランド配線層１−２内
をショートすることなく貫通するとき、電源およびグラ
ンド配線のショート防止のだめのクリアランスホールを
できるだけ小として電源及びグランド配線抵抗の増大を
防止するためである。
をショートすることなく貫通するとき、電源およびグラ
ンド配線のショート防止のだめのクリアランスホールを
できるだけ小として電源及びグランド配線抵抗の増大を
防止するためである。
この様にして、多層アルミナセラミック基板１内におい
て入出力端子ピン２から電源配線層１−１に至るスルー
ホール配線の電気抵抗を低下させることが可能となＪ、
ＩＣチップの高速化につれて消費電力が増大する傾向に
あるマルチチップパッケージにおいて、電源供給能力を
損うことなく高密度化が可能となるのである。
て入出力端子ピン２から電源配線層１−１に至るスルー
ホール配線の電気抵抗を低下させることが可能となＪ、
ＩＣチップの高速化につれて消費電力が増大する傾向に
あるマルチチップパッケージにおいて、電源供給能力を
損うことなく高密度化が可能となるのである。
叙上のように本発明によれば、多層セラミック基板内に
おいてスルーホール配線の断面積を電源及びグランド配
線に関係しない部分を犬とすることにより、高速かつ高
密度のマルチチップパッケージの艙電能力を電圧降下さ
せることなく向上させることが可能となる。
おいてスルーホール配線の断面積を電源及びグランド配
線に関係しない部分を犬とすることにより、高速かつ高
密度のマルチチップパッケージの艙電能力を電圧降下さ
せることなく向上させることが可能となる。
第１図は本発明に係る配線基板を用いたマルチチップパ
ッケージの１部破断部を有する斜視図、第２図は第１図
のマルチチツプノくツケージの多層配線基板の１部破＋
Ｏｒ部を有する斜視図、第３図は第２図の基板の断面図
である。 主要部分の符号の説明
ッケージの１部破断部を有する斜視図、第２図は第１図
のマルチチツプノくツケージの多層配線基板の１部破＋
Ｏｒ部を有する斜視図、第３図は第２図の基板の断面図
である。 主要部分の符号の説明
Claims (1)
- 裏面に複数の入出力ビンが取付けられ内部において複数
の電源用配線層が設けられかつ前記入出力ビンの各々を
前記裏面から表面に導通接続するためのスルーホール配
線が設けられた基板と、前記基板の表面に形成された多
層配線層と、前記多層配線層の表面に形成され回路素子
を搭載接続するための表面パッドとを有する配線基板に
おいて、前記スルーホール配線のうち前記電源用配線層
を貫通する部分の断面積に比し前記電源用配線層以外を
貫通する部分の断面積をよシ大としてなることを特徴と
する配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130675A JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130675A JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022394A true JPS6022394A (ja) | 1985-02-04 |
| JPH025028B2 JPH025028B2 (ja) | 1990-01-31 |
Family
ID=15039924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130675A Granted JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022394A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190337A (ja) * | 1986-02-13 | 1987-08-20 | Fujita Corp | クリ−ンル−ムにおける換気、空調吹出装置 |
| JPH0297052A (ja) * | 1988-10-03 | 1990-04-09 | Toto Ltd | セラミック多層配線基板 |
| US4984132A (en) * | 1988-08-10 | 1991-01-08 | Hitachi, Ltd. | Multilayer wiring substrate |
| JP2019220531A (ja) * | 2018-06-18 | 2019-12-26 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824459U (ja) * | 1981-08-07 | 1983-02-16 | 宮田 浩哉 | エアクリ−ナ |
-
1983
- 1983-07-18 JP JP58130675A patent/JPS6022394A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824459U (ja) * | 1981-08-07 | 1983-02-16 | 宮田 浩哉 | エアクリ−ナ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190337A (ja) * | 1986-02-13 | 1987-08-20 | Fujita Corp | クリ−ンル−ムにおける換気、空調吹出装置 |
| US4984132A (en) * | 1988-08-10 | 1991-01-08 | Hitachi, Ltd. | Multilayer wiring substrate |
| JPH0297052A (ja) * | 1988-10-03 | 1990-04-09 | Toto Ltd | セラミック多層配線基板 |
| JP2019220531A (ja) * | 2018-06-18 | 2019-12-26 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025028B2 (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| EP0176245B1 (en) | Multilayer wiring substrate | |
| JPH0220848Y2 (ja) | ||
| US5889320A (en) | Tape application platform and processes therefor | |
| US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US7161251B2 (en) | Partially populated ball grid design to accommodate landing pads close to the die | |
| WO1984002631A1 (en) | Semiconductor chip package | |
| US5473190A (en) | Tab tape | |
| JPH0477469B2 (ja) | ||
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6888218B2 (en) | Embedded capacitor multi-chip modules | |
| JPS6022394A (ja) | 配線基板 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH06112355A (ja) | セラミックパッケージ | |
| WO1999013509A1 (en) | Semiconductor device | |
| US20050110167A1 (en) | Routing scheme for differential pairs in flip chip substrates | |
| JPS6219072B2 (ja) | ||
| JPS6135703B2 (ja) | ||
| JPH11508409A (ja) | 向上したパッド設計による電子パッケージ | |
| JPS5932898B2 (ja) | 高密度実装構造 | |
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| JPS59178759A (ja) | マルチチツプパツケ−ジ | |
| JPS60154596A (ja) | 多層配線基板 |