JPH025028B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は配線基板に関し、特に多数のIC（集積
回路）チツプを実装した高密度LSI（Large Scale
Integration）パツケージにおける配線基板に関
する。

高密度LSIパツケージとしてマルチチツプパツ
ケージがあり、これは電源（グランドを含む）配
線が印刷されかつ層間接続のためのスルーホール
配線が形成されたアルミナグリーンシートを積層
しかつ焼結してなるアルミナセラミツク基板を有
している。このアルミナセラミツク基板の裏面に
おいては、スルーホール配線に接続された複数の
入出力端子ピンをろう付けして取付け、表面にお
いては多層配線を形成して最上表面に接続される
多数のICチツプの端子相互及びICチツプ端子と
当該入出力端子ピンの各々とを接続可能ならしめ
た構成となつている。

ICチツプが更に高集積化されるに伴い、ICチ
ツプの消費電力が増大するとICチツプに電力を
供給するための電源配線のインピーダンスを小と
する必要が生じる。特に、グリーンシート積層法
による多層配線アルミナセラミツク基板において
は、配線材料としてアルミナセラミツク焼結時の
1500〜1600℃の高温で融解しないような高融点金
属、例えばタングステンやモリブデンが使用され
ているが、これらの金属は電気抵抗が低融点金属
である金や銅等に比し高いことが難点である。

従つて、高電力を供給する必要のあるマルチチ
ツプパツケージのアルミナセラミツク配線基板に
おいて、内部に形成した電源配線の裏面の電源入
力ピンから表面の電源配線の経路において、特に
スルーホール配線部の電気抵抗を小さくする必要
が生じる。その理由は、セラミツク基板内の電源
配線層まで到達すれば、一般に電源配線層では網
目状に配線を並列に走らせることにより、等価的
に電気抵抗を小とすることができるためである。
よつて、電源入力ピンから電源配線層に至るまで
のスルーホール配線の電気抵抗を低減することが
最も効果的となるのである。

そこで、本発明の目的は、アルミナグリーンシ
ート積層法による多層セラミツク基板内部におい
て裏面の入力端子ピンと電源配線層とを接続する
スルーホール配線の断面積を、電源配線層を貫通
する部分のスルーホール配線の断面積よりも大と
することにより電源配線の直流抵抗を低減し、電
圧降下損失の少ない高密度マルチチツプパツケー
ジに適した配線基板を提供することにある。

本発明による配線基板は、裏面に複数の入出力
ピンが取付けられ内部において複数の電源用配線
層（グランド用配線層も含む）が設けられかつこ
の入出力ピンの各々を裏面から表面に導通接続す
るためのスルーホール配線が設けられた基板と、
この基板の表面に形成された多層配線層と、この
多層配線層の表面に形成され回路素子を搭載接続
するための表面パツドとを有する配線基板を対象
とし、その特徴とするところは、当該スルーホー
ル配線のうち電源用配線層を貫通する部分の断面
積に比し電源用配線層以外を貫通する部分の断面
積をより大としてなることにある。

以下に本発明につき図面を参照しつつ説明す
る。

第１図は本発明の配線基板を用いたマルチチツ
プパツケージの１部破断部を有する斜視図であ
る。図において、１はその内部に貫通したスルー
ホール配線３が設けられた多層アルミナセラミツ
ク基板であり、このセラミツク基板１の表面には
多層信号配線層４と、更にこの配線層４の上に接
続された複数のリードレスチツプキヤリヤ５とが
設けられている。多層信号配線層４においては、
多層の信号配線が形成されており、これ等の信号
配線はチツプキヤリヤ５の各々のチツプキヤリヤ
端子５−１相互間を接続し、またチツプキヤリヤ
端子５−１と入出力端子ピン２とをそれぞれ接続
するように配置されている。この入出力端子ピン
２はアルミナセラミツク基板１の裏面に接着して
取付けられている。

また、貫通スルーホール配線３は基板１の裏表
を貫通し、入出力端子ピン２と多層信号配線層４
内の配線との相互を接続するため、更には端子ピ
ン２から供給される電源をICチツプ５−２に供
給するために配線層４を介してチツプキヤリヤ端
子５−１のうちの電源端子に接続するためのもの
である。

第２図は第１図に示したマルチチツプパツケー
ジのアルミナセラミツク基板１及び多層信号配線
層４を更に詳細に示す１部破断部を含む斜視図で
ある。アルミナセラミツク１の内部には、第１図
にても述べた如く、電源配線層１−１及びグラン
ド配線層１−２を有しており、更には基板裏面に
接着された入出力端子ピン２に接続するための貫
通スルーホール配線３を有している。スルーホー
ル配線３のうち入出力端子ピンの電源端子に接続
されるスルーホール配線３−１′は、電源配線層
１−１内の網目状の電源配線に接続され、同様に
入出力端子ピンのグランド端子に接続されるスル
ーホール配線３−２′はグランド配線層１−２の
網目状のグランド配線に接続されている。

多層信号配線層４は、例えば有機高分子材料の
如き成膜に要する温度がアルミナセラミツク基板
１の配線の特性に影響を及ぼさないような低温度
成膜材料を絶縁皮膜４−１，４−２及び４−３と
して用い、これら各表面に夫々薄膜導体による配
線４−４，４−５及び表面パツド４−６を形成し
てなるものである。絶縁膜４−１，４−２及び４
−３には夫々ヴイアホール４−７，４−８及び４
−９が形成されており、ヴイアホール４−７はス
ルーホール配線３と第１層配線４−４とを接続す
るものであり、ヴイアホール４−８は第１層配線
４−４と第２層配線４−５とを接続するものであ
る。また、ヴイアホール４−９は第２層配線４−
５と表面パツド４−６の夫々とを接続するもので
ある。従つて、以上述べた第１図および第２図に
関する説明により、多層配線層４によつて任意の
リードレスチツプキヤリヤ５のチツプキヤリヤ端
子５−１の各々を相互にかつ任意のチツプキヤリ
ヤ端子５−１の各々と任意の入出力端子ピン２の
各々とを接続することができる。

第３図は第１，２図に示したマルチチツプパツ
ケージの配線基板の断面図であり、第１，２図と
同一部分は同一符号により示している。図におい
て、スルーホール配線３はアルミナセラミツク基
板１内において、電源配線層１−１より下の部分
は断面積を大としている。これは、入出力端子ピ
ン２から電源配線層１−１に至るまでのスルーホ
ール配線３の電気抵抗をできるだけ小とするため
である。一方、電源配線層１−１の内部及びグラ
ンド配線層１−２の内部では、スルーホール配線
３−１及び３−２の断面積をより小としている。
これは、電源配線層１−１及びグランド配線層１
−２内をシヨートすることなく貫通するとき、電
源およびグランド配線のシヨート防止のためのク
リアランスホールをできるだけ小として電源及び
グランド配線抵抗の増大を防止するためである。

この様にして、多層アルミナセラミツク基板１
内において入出力端子ピン２から電源配線層１−
１に至るスルーホール配線の電気抵抗を低下させ
ることが可能となり、ICチツプの高速化につれ
て消費電力が増大する傾向にあるマルチチツプパ
ツケージにおいて、電源供給能力を損うことなく
高密度化が可能となるのである。

叙上のように本発明によれば、多層セラミツク
基板内においてスルーホール配線の断面積を電源
及びグランド配線に関係しない部分を大とするこ
とにより、高速かつ高密度のマルチチツプパツケ
ージの給電能力を電圧降下させることなく向上さ
せることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る配線基板を用いたマルチ
チツプパツケージの１部破断部を有する斜視図、
第２図は第１図のマルチチツプパツケージの多層
配線基板の１部破断部を有する斜視図、第３図は
第２図の基板の断面図である。 主要部分の符号の説明、１……アルミナセラミ
ツク基板、２……入出力端子ピン、３……スルー
ホール配線、３−１……電源配線層内のスルーホ
ール配線、３−２……グランド配線層内のスルー
ホール配線、４−６……表面パツド。

Claims (1)

【特許請求の範囲】
1. １ 裏面に複数の入出力ピンが取付けられ内部に
   おいて複数の電源用配線層が設けられかつ前記入
   出力ピンの各々を前記裏面から表面に導通接続す
   るためのスルーホール配線が設けられた基板と、
   前記基板の表面に形成された多層配線層と、前記
   多層配線層の表面に形成され回路素子を搭載接続
   するための表面パツドとを有する配線基板におい
   て、前記スルーホール配線のうち前記電源用配線
   層を貫通する部分の断面積に比し前記電源用配線
   層以外を貫通する部分の断面積をより大としてな
   ることを特徴とする配線基板。