JPH025028B2 - - Google Patents
Info
- Publication number
- JPH025028B2 JPH025028B2 JP58130675A JP13067583A JPH025028B2 JP H025028 B2 JPH025028 B2 JP H025028B2 JP 58130675 A JP58130675 A JP 58130675A JP 13067583 A JP13067583 A JP 13067583A JP H025028 B2 JPH025028 B2 JP H025028B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- wiring layer
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 35
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は配線基板に関し、特に多数のIC(集積
回路)チツプを実装した高密度LSI(Large Scale
Integration)パツケージにおける配線基板に関
する。
回路)チツプを実装した高密度LSI(Large Scale
Integration)パツケージにおける配線基板に関
する。
高密度LSIパツケージとしてマルチチツプパツ
ケージがあり、これは電源(グランドを含む)配
線が印刷されかつ層間接続のためのスルーホール
配線が形成されたアルミナグリーンシートを積層
しかつ焼結してなるアルミナセラミツク基板を有
している。このアルミナセラミツク基板の裏面に
おいては、スルーホール配線に接続された複数の
入出力端子ピンをろう付けして取付け、表面にお
いては多層配線を形成して最上表面に接続される
多数のICチツプの端子相互及びICチツプ端子と
当該入出力端子ピンの各々とを接続可能ならしめ
た構成となつている。
ケージがあり、これは電源(グランドを含む)配
線が印刷されかつ層間接続のためのスルーホール
配線が形成されたアルミナグリーンシートを積層
しかつ焼結してなるアルミナセラミツク基板を有
している。このアルミナセラミツク基板の裏面に
おいては、スルーホール配線に接続された複数の
入出力端子ピンをろう付けして取付け、表面にお
いては多層配線を形成して最上表面に接続される
多数のICチツプの端子相互及びICチツプ端子と
当該入出力端子ピンの各々とを接続可能ならしめ
た構成となつている。
ICチツプが更に高集積化されるに伴い、ICチ
ツプの消費電力が増大するとICチツプに電力を
供給するための電源配線のインピーダンスを小と
する必要が生じる。特に、グリーンシート積層法
による多層配線アルミナセラミツク基板において
は、配線材料としてアルミナセラミツク焼結時の
1500〜1600℃の高温で融解しないような高融点金
属、例えばタングステンやモリブデンが使用され
ているが、これらの金属は電気抵抗が低融点金属
である金や銅等に比し高いことが難点である。
ツプの消費電力が増大するとICチツプに電力を
供給するための電源配線のインピーダンスを小と
する必要が生じる。特に、グリーンシート積層法
による多層配線アルミナセラミツク基板において
は、配線材料としてアルミナセラミツク焼結時の
1500〜1600℃の高温で融解しないような高融点金
属、例えばタングステンやモリブデンが使用され
ているが、これらの金属は電気抵抗が低融点金属
である金や銅等に比し高いことが難点である。
従つて、高電力を供給する必要のあるマルチチ
ツプパツケージのアルミナセラミツク配線基板に
おいて、内部に形成した電源配線の裏面の電源入
力ピンから表面の電源配線の経路において、特に
スルーホール配線部の電気抵抗を小さくする必要
が生じる。その理由は、セラミツク基板内の電源
配線層まで到達すれば、一般に電源配線層では網
目状に配線を並列に走らせることにより、等価的
に電気抵抗を小とすることができるためである。
よつて、電源入力ピンから電源配線層に至るまで
のスルーホール配線の電気抵抗を低減することが
最も効果的となるのである。
ツプパツケージのアルミナセラミツク配線基板に
おいて、内部に形成した電源配線の裏面の電源入
力ピンから表面の電源配線の経路において、特に
スルーホール配線部の電気抵抗を小さくする必要
が生じる。その理由は、セラミツク基板内の電源
配線層まで到達すれば、一般に電源配線層では網
目状に配線を並列に走らせることにより、等価的
に電気抵抗を小とすることができるためである。
よつて、電源入力ピンから電源配線層に至るまで
のスルーホール配線の電気抵抗を低減することが
最も効果的となるのである。
そこで、本発明の目的は、アルミナグリーンシ
ート積層法による多層セラミツク基板内部におい
て裏面の入力端子ピンと電源配線層とを接続する
スルーホール配線の断面積を、電源配線層を貫通
する部分のスルーホール配線の断面積よりも大と
することにより電源配線の直流抵抗を低減し、電
圧降下損失の少ない高密度マルチチツプパツケー
ジに適した配線基板を提供することにある。
ート積層法による多層セラミツク基板内部におい
て裏面の入力端子ピンと電源配線層とを接続する
スルーホール配線の断面積を、電源配線層を貫通
する部分のスルーホール配線の断面積よりも大と
することにより電源配線の直流抵抗を低減し、電
圧降下損失の少ない高密度マルチチツプパツケー
ジに適した配線基板を提供することにある。
本発明による配線基板は、裏面に複数の入出力
ピンが取付けられ内部において複数の電源用配線
層(グランド用配線層も含む)が設けられかつこ
の入出力ピンの各々を裏面から表面に導通接続す
るためのスルーホール配線が設けられた基板と、
この基板の表面に形成された多層配線層と、この
多層配線層の表面に形成され回路素子を搭載接続
するための表面パツドとを有する配線基板を対象
とし、その特徴とするところは、当該スルーホー
ル配線のうち電源用配線層を貫通する部分の断面
積に比し電源用配線層以外を貫通する部分の断面
積をより大としてなることにある。
ピンが取付けられ内部において複数の電源用配線
層(グランド用配線層も含む)が設けられかつこ
の入出力ピンの各々を裏面から表面に導通接続す
るためのスルーホール配線が設けられた基板と、
この基板の表面に形成された多層配線層と、この
多層配線層の表面に形成され回路素子を搭載接続
するための表面パツドとを有する配線基板を対象
とし、その特徴とするところは、当該スルーホー
ル配線のうち電源用配線層を貫通する部分の断面
積に比し電源用配線層以外を貫通する部分の断面
積をより大としてなることにある。
以下に本発明につき図面を参照しつつ説明す
る。
る。
第1図は本発明の配線基板を用いたマルチチツ
プパツケージの1部破断部を有する斜視図であ
る。図において、1はその内部に貫通したスルー
ホール配線3が設けられた多層アルミナセラミツ
ク基板であり、このセラミツク基板1の表面には
多層信号配線層4と、更にこの配線層4の上に接
続された複数のリードレスチツプキヤリヤ5とが
設けられている。多層信号配線層4においては、
多層の信号配線が形成されており、これ等の信号
配線はチツプキヤリヤ5の各々のチツプキヤリヤ
端子5−1相互間を接続し、またチツプキヤリヤ
端子5−1と入出力端子ピン2とをそれぞれ接続
するように配置されている。この入出力端子ピン
2はアルミナセラミツク基板1の裏面に接着して
取付けられている。
プパツケージの1部破断部を有する斜視図であ
る。図において、1はその内部に貫通したスルー
ホール配線3が設けられた多層アルミナセラミツ
ク基板であり、このセラミツク基板1の表面には
多層信号配線層4と、更にこの配線層4の上に接
続された複数のリードレスチツプキヤリヤ5とが
設けられている。多層信号配線層4においては、
多層の信号配線が形成されており、これ等の信号
配線はチツプキヤリヤ5の各々のチツプキヤリヤ
端子5−1相互間を接続し、またチツプキヤリヤ
端子5−1と入出力端子ピン2とをそれぞれ接続
するように配置されている。この入出力端子ピン
2はアルミナセラミツク基板1の裏面に接着して
取付けられている。
また、貫通スルーホール配線3は基板1の裏表
を貫通し、入出力端子ピン2と多層信号配線層4
内の配線との相互を接続するため、更には端子ピ
ン2から供給される電源をICチツプ5−2に供
給するために配線層4を介してチツプキヤリヤ端
子5−1のうちの電源端子に接続するためのもの
である。
を貫通し、入出力端子ピン2と多層信号配線層4
内の配線との相互を接続するため、更には端子ピ
ン2から供給される電源をICチツプ5−2に供
給するために配線層4を介してチツプキヤリヤ端
子5−1のうちの電源端子に接続するためのもの
である。
第2図は第1図に示したマルチチツプパツケー
ジのアルミナセラミツク基板1及び多層信号配線
層4を更に詳細に示す1部破断部を含む斜視図で
ある。アルミナセラミツク1の内部には、第1図
にても述べた如く、電源配線層1−1及びグラン
ド配線層1−2を有しており、更には基板裏面に
接着された入出力端子ピン2に接続するための貫
通スルーホール配線3を有している。スルーホー
ル配線3のうち入出力端子ピンの電源端子に接続
されるスルーホール配線3−1′は、電源配線層
1−1内の網目状の電源配線に接続され、同様に
入出力端子ピンのグランド端子に接続されるスル
ーホール配線3−2′はグランド配線層1−2の
網目状のグランド配線に接続されている。
ジのアルミナセラミツク基板1及び多層信号配線
層4を更に詳細に示す1部破断部を含む斜視図で
ある。アルミナセラミツク1の内部には、第1図
にても述べた如く、電源配線層1−1及びグラン
ド配線層1−2を有しており、更には基板裏面に
接着された入出力端子ピン2に接続するための貫
通スルーホール配線3を有している。スルーホー
ル配線3のうち入出力端子ピンの電源端子に接続
されるスルーホール配線3−1′は、電源配線層
1−1内の網目状の電源配線に接続され、同様に
入出力端子ピンのグランド端子に接続されるスル
ーホール配線3−2′はグランド配線層1−2の
網目状のグランド配線に接続されている。
多層信号配線層4は、例えば有機高分子材料の
如き成膜に要する温度がアルミナセラミツク基板
1の配線の特性に影響を及ぼさないような低温度
成膜材料を絶縁皮膜4−1,4−2及び4−3と
して用い、これら各表面に夫々薄膜導体による配
線4−4,4−5及び表面パツド4−6を形成し
てなるものである。絶縁膜4−1,4−2及び4
−3には夫々ヴイアホール4−7,4−8及び4
−9が形成されており、ヴイアホール4−7はス
ルーホール配線3と第1層配線4−4とを接続す
るものであり、ヴイアホール4−8は第1層配線
4−4と第2層配線4−5とを接続するものであ
る。また、ヴイアホール4−9は第2層配線4−
5と表面パツド4−6の夫々とを接続するもので
ある。従つて、以上述べた第1図および第2図に
関する説明により、多層配線層4によつて任意の
リードレスチツプキヤリヤ5のチツプキヤリヤ端
子5−1の各々を相互にかつ任意のチツプキヤリ
ヤ端子5−1の各々と任意の入出力端子ピン2の
各々とを接続することができる。
如き成膜に要する温度がアルミナセラミツク基板
1の配線の特性に影響を及ぼさないような低温度
成膜材料を絶縁皮膜4−1,4−2及び4−3と
して用い、これら各表面に夫々薄膜導体による配
線4−4,4−5及び表面パツド4−6を形成し
てなるものである。絶縁膜4−1,4−2及び4
−3には夫々ヴイアホール4−7,4−8及び4
−9が形成されており、ヴイアホール4−7はス
ルーホール配線3と第1層配線4−4とを接続す
るものであり、ヴイアホール4−8は第1層配線
4−4と第2層配線4−5とを接続するものであ
る。また、ヴイアホール4−9は第2層配線4−
5と表面パツド4−6の夫々とを接続するもので
ある。従つて、以上述べた第1図および第2図に
関する説明により、多層配線層4によつて任意の
リードレスチツプキヤリヤ5のチツプキヤリヤ端
子5−1の各々を相互にかつ任意のチツプキヤリ
ヤ端子5−1の各々と任意の入出力端子ピン2の
各々とを接続することができる。
第3図は第1,2図に示したマルチチツプパツ
ケージの配線基板の断面図であり、第1,2図と
同一部分は同一符号により示している。図におい
て、スルーホール配線3はアルミナセラミツク基
板1内において、電源配線層1−1より下の部分
は断面積を大としている。これは、入出力端子ピ
ン2から電源配線層1−1に至るまでのスルーホ
ール配線3の電気抵抗をできるだけ小とするため
である。一方、電源配線層1−1の内部及びグラ
ンド配線層1−2の内部では、スルーホール配線
3−1及び3−2の断面積をより小としている。
これは、電源配線層1−1及びグランド配線層1
−2内をシヨートすることなく貫通するとき、電
源およびグランド配線のシヨート防止のためのク
リアランスホールをできるだけ小として電源及び
グランド配線抵抗の増大を防止するためである。
ケージの配線基板の断面図であり、第1,2図と
同一部分は同一符号により示している。図におい
て、スルーホール配線3はアルミナセラミツク基
板1内において、電源配線層1−1より下の部分
は断面積を大としている。これは、入出力端子ピ
ン2から電源配線層1−1に至るまでのスルーホ
ール配線3の電気抵抗をできるだけ小とするため
である。一方、電源配線層1−1の内部及びグラ
ンド配線層1−2の内部では、スルーホール配線
3−1及び3−2の断面積をより小としている。
これは、電源配線層1−1及びグランド配線層1
−2内をシヨートすることなく貫通するとき、電
源およびグランド配線のシヨート防止のためのク
リアランスホールをできるだけ小として電源及び
グランド配線抵抗の増大を防止するためである。
この様にして、多層アルミナセラミツク基板1
内において入出力端子ピン2から電源配線層1−
1に至るスルーホール配線の電気抵抗を低下させ
ることが可能となり、ICチツプの高速化につれ
て消費電力が増大する傾向にあるマルチチツプパ
ツケージにおいて、電源供給能力を損うことなく
高密度化が可能となるのである。
内において入出力端子ピン2から電源配線層1−
1に至るスルーホール配線の電気抵抗を低下させ
ることが可能となり、ICチツプの高速化につれ
て消費電力が増大する傾向にあるマルチチツプパ
ツケージにおいて、電源供給能力を損うことなく
高密度化が可能となるのである。
叙上のように本発明によれば、多層セラミツク
基板内においてスルーホール配線の断面積を電源
及びグランド配線に関係しない部分を大とするこ
とにより、高速かつ高密度のマルチチツプパツケ
ージの給電能力を電圧降下させることなく向上さ
せることが可能となる。
基板内においてスルーホール配線の断面積を電源
及びグランド配線に関係しない部分を大とするこ
とにより、高速かつ高密度のマルチチツプパツケ
ージの給電能力を電圧降下させることなく向上さ
せることが可能となる。
第1図は本発明に係る配線基板を用いたマルチ
チツプパツケージの1部破断部を有する斜視図、
第2図は第1図のマルチチツプパツケージの多層
配線基板の1部破断部を有する斜視図、第3図は
第2図の基板の断面図である。 主要部分の符号の説明、1……アルミナセラミ
ツク基板、2……入出力端子ピン、3……スルー
ホール配線、3−1……電源配線層内のスルーホ
ール配線、3−2……グランド配線層内のスルー
ホール配線、4−6……表面パツド。
チツプパツケージの1部破断部を有する斜視図、
第2図は第1図のマルチチツプパツケージの多層
配線基板の1部破断部を有する斜視図、第3図は
第2図の基板の断面図である。 主要部分の符号の説明、1……アルミナセラミ
ツク基板、2……入出力端子ピン、3……スルー
ホール配線、3−1……電源配線層内のスルーホ
ール配線、3−2……グランド配線層内のスルー
ホール配線、4−6……表面パツド。
Claims (1)
- 1 裏面に複数の入出力ピンが取付けられ内部に
おいて複数の電源用配線層が設けられかつ前記入
出力ピンの各々を前記裏面から表面に導通接続す
るためのスルーホール配線が設けられた基板と、
前記基板の表面に形成された多層配線層と、前記
多層配線層の表面に形成され回路素子を搭載接続
するための表面パツドとを有する配線基板におい
て、前記スルーホール配線のうち前記電源用配線
層を貫通する部分の断面積に比し前記電源用配線
層以外を貫通する部分の断面積をより大としてな
ることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58130675A JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58130675A JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6022394A JPS6022394A (ja) | 1985-02-04 |
JPH025028B2 true JPH025028B2 (ja) | 1990-01-31 |
Family
ID=15039924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58130675A Granted JPS6022394A (ja) | 1983-07-18 | 1983-07-18 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6022394A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190337A (ja) * | 1986-02-13 | 1987-08-20 | Fujita Corp | クリ−ンル−ムにおける換気、空調吹出装置 |
JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
JPH0297052A (ja) * | 1988-10-03 | 1990-04-09 | Toto Ltd | セラミック多層配線基板 |
JP7237474B2 (ja) * | 2018-06-18 | 2023-03-13 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5824459U (ja) * | 1981-08-07 | 1983-02-16 | 宮田 浩哉 | エアクリ−ナ |
-
1983
- 1983-07-18 JP JP58130675A patent/JPS6022394A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5824459U (ja) * | 1981-08-07 | 1983-02-16 | 宮田 浩哉 | エアクリ−ナ |
Also Published As
Publication number | Publication date |
---|---|
JPS6022394A (ja) | 1985-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5132613A (en) | Low inductance side mount decoupling test structure | |
JPH0220848Y2 (ja) | ||
EP0176245B1 (en) | Multilayer wiring substrate | |
US4744007A (en) | High density LSI package for logic circuits | |
US5854534A (en) | Controlled impedence interposer substrate | |
US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
EP0130207A1 (en) | PACKAGE FOR SEMICONDUCTOR CHIP. | |
JPH06103704B2 (ja) | 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法 | |
JPH06163809A (ja) | 集積回路素子およびその製造方法 | |
JPH0477469B2 (ja) | ||
US4546406A (en) | Electronic circuit interconnection system | |
JPH04233258A (ja) | 超小型電子回路パッケージ | |
JPH09508760A (ja) | 薄膜再分配域を備えた多層モジュール | |
JPS6022396A (ja) | 回路基板 | |
US6888218B2 (en) | Embedded capacitor multi-chip modules | |
JPH025028B2 (ja) | ||
JPH04290258A (ja) | マルチチップモジュール | |
US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
JP4128440B2 (ja) | 部品内蔵モジュール | |
US5527999A (en) | Multilayer conductor for printed circuits | |
JPH06112355A (ja) | セラミックパッケージ | |
JPS6219072B2 (ja) | ||
JPS6135703B2 (ja) | ||
JP4099072B2 (ja) | 部品内蔵モジュール | |
JPH0513560B2 (ja) |