JP2019220531A

JP2019220531A - セラミック配線基板およびプローブ基板

Info

Publication number: JP2019220531A
Application number: JP2018115430A
Authority: JP
Inventors: 戸田　芳宏; Yoshihiro Toda; 芳宏戸田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2018-06-18
Filing date: 2018-06-18
Publication date: 2019-12-26
Anticipated expiration: 2038-06-18
Also published as: JP7237474B2

Abstract

【課題】電気特性に優れたセラミック配線基板およびプローブ基板を提供する。【解決手段】セラミック配線基板１０は、複数のセラミック層１ａ〜１ｄが積層されてなるセラミック基板１と、セラミック基板１に設けられた配線導体と、を備えている。配線導体のうち、線状の信号配線２は、セラミック層１ｂ、１ｃ間に設けられており、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含む。信号配線２が設けられているのと同じセラミック層１ｂ、１ｃ間には電源配線３が設けられており、電源配線３は、低抵抗金属および高融点金属を含み、並列に接続されている複数の線状の導体である。【選択図】図１

Description

本発明は、セラミック配線基板およびこれを用いたプローブ基板に関するものである。

半導体素子の電気的検査に用いられるプローブカードは、プローブピンを備えたプローブ基板と、プローブ基板と接続され、外部回路と接続される回路基板とを備えている。プローブ基板としてはセラミック基板に配線を形成したセラミック配線基板が用いられている。

近年、半導体素子に形成された集積回路の配線微細化に伴って、プローブカードの単位面積当たりのプローブピン数を多くすることが求められ、またセラミック配線基板に形成される信号配線もより微細化することが求められている。そして、配線の微細化に伴う配線の電気抵抗（配線抵抗）の増大を解消するために、比較的強度の高いアルミナ質焼結体などからなるセラミック基板の表面および内部に、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの低抵抗金属とモリブデン（Ｍｏ）、タングステン（Ｗ）などの高融点金属との複合導体からなる配線が形成されたセラミック配線基板を用いることが提案されている（特許文献１を参照。）。

また、近年、低消費電力化の目的のために半導体素子の駆動電圧が小さくなってきており、プローブカードを用いた電気検査時の半導体素子への印加電圧も小さくなってきている。このとき、セラミック配線基板の電源導体の抵抗が大きいと、電源導体への入力電圧に対して半導体素子への印加電圧（電源導体からの出力電圧）が大きく低下して検査が正確に行なわれない場合があるので、電源導体にも低抵抗化が要求されるようになってきている。電源導体は、セラミック基板の平面視形状と同程度の大きさのいわゆるベタ状の導体層でセラミック層間に設けられることが多い。このようなベタ状の電源導体を電源導体の低抵抗化のために増やすと、セラミック層の層数が増えて信号配線長が長くなるので電気特性が低下してしまうおそれがあった。これに対して、信号配線と電源配線とを同じセラミック層間に混在させることが行なわれている（特許文献２を参照。）。

特開２０１０−０８０６７７号公報特開平６−１６３７４０号公報

しかしながら、信号配線を設けるセラミック層間にも電源配線を設けるだけでは、電源導体の抵抗の低減は十分なものではなかった。複数の信号配線の間に電源配線を設ける際に、線状の信号配線に対して幅広の帯状の配線にしても、ベタ状のような大面積の場合に比較して抵抗が大きくなるためである。

本開示のセラミック配線基板は、複数のセラミック層が積層されてなるセラミック基板と、該セラミック基板に設けられた配線導体と、を備えており、該配線導体のうち、線状の信号配線は、前記セラミック層間に設けられており、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含み、前記信号配線が設けられているのと同じ前記セラミック層間には電源配線が設け
られており、該電源配線は、前記低抵抗金属および前記高融点金属を含み、並列に接続されている複数の線状の導体である。

また、本開示のプローブ基板は、上記のセラミック配線基板と、該セラミック配線基板の前記信号配線に電気的に接続されたプローブピンとを備える。

本開示のセラミック配線基板によれば、信号配線が設けられているのと同じセラミック層間には電源配線が設けられており、電源配線は低抵抗金属および高融点金属を含むことから低抵抗となって電気特性に優れたものとなるとともに、その形状は幅広の帯状ではなく複数の線状の導体が並列に接続されたものであることからセラミック層との間に生じる熱応力によって電源配線の剥がれやセラミック層のクラック等の不具合が発生する可能性が低減され、信頼性の高いものとなる。

また、このようなセラミック配線基板を用いた本開示のプローブ基板によれば、電気特性および信頼性に優れたセラミック配線基板を備えているので、半導体素子の検査を正確に行なうことができるものとなる。

（ａ）はセラミック配線基板の一例を模式的に示す断面図であり、（ｂ）は（ａ）における１つのセラミック層間を示す平面図である。（ａ）はセラミック配線基板の他の一例を模式的に示す断面図であり、（ｂ）は（ａ）における１つのセラミック層間を示す平面図である。（ａ）はセラミック配線基板の他の一例を模式的に示す断面図であり、（ｂ）は（ａ）における１つのセラミック層間を示す平面図である。（ａ）および（ｂ）はいずれもプローブ基板の一例を模式的に示す断面図である。

以下、セラミック配線基板１０およびプローブ基板１００の実施形態について図面を参照しながら説明する。

図１（ａ）はセラミック配線基板の一例を模式的に示す断面図であり、図１（ｂ）は図１（ａ）における１つのセラミック層間を示す平面図である。より詳細には、図１（ｂ）は図１（ａ）に示すセラミック配線基板１０におけるセラミック層１ａ，１ｂ（セラミック層１ｂより上の部分）を取り除いて平面視した例であり、セラミック層１ｂ、１ｃ間における信号配線２および電源配線３を示している。なお、図１（ａ）は図１（ｂ）におけるＡ−Ａ線の位置における断面図である。図２および図３は図１と同様の図面であり、（ａ）はセラミック配線基板の他の一例を模式的に示す断面図であり、（ｂ）は（ａ）における１つのセラミック層間を示す平面図である。図１（ｂ）、図２（ｂ）および図３（ｂ）は断面図ではないが、区別しやすいように信号配線２および副導体８にはハッチングを施し、電源配線３および電源配線３の接続導体３１は太い実線で示している。

本開示のセラミック配線基板１０は、複数のセラミック層１ａ〜１ｄが積層されてなるセラミック基板１と、セラミック基板１に設けられた配線導体と、を備えている。配線導体のうち、線状の信号配線２は、セラミック層１ｂ、１ｃ間に設けられており、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含んでいる。また、信号配線２が設けられているのと同じセラミック層１ｂ、１ｃ間には電源配線３が設けられている。電源配線３は、低抵抗金属および高融点金属を含み、並列に接続されている複数の線状の導体である。

セラミック配線基板１０は、図１に示す例においては、４つのセラミック層１ａ〜１ｄが積層されたセラミック基板１を備えている。図１は簡略化して示す模式図であるので、セラミック層の数が４層しかないが、プローブ基板１００に用いるセラミック配線基板１０においては、測定対象物である半導体素子の数、ウエハの大きさ等にもよるが、例えば、２０層〜５０層とすることができる。

セラミック配線基板１０はまた、外部回路と半導体素子とを電気的に接続するための配線を備えている。配線としては、信号配線２、電源配線３、電源導体４および接地導体５を備えている。図１（ａ）における一番上のセラミック層１ａと２番目のセラミック層１ｂとの層間には、いわゆるベタ状の電源導体４が設けられている。３番目のセラミック層１ｃと４番目（最下層）のセラミック層１ｄとの層間には、いわゆるベタ状の接地導体５が設けられている。そして、２番目のセラミック層１ｂと３番目のセラミック層１ｃとの層間に信号配線２および電源配線３が設けられている。上述したように、セラミック層が２０層〜５０層である場合には、信号配線２、電源配線３、電源導体４および接地導体５もそれぞれ複数のセラミック層間に設けられる。

信号配線２は、セラミック配線基板１０をプローブカードに用いた場合に、半導体素子の回路と外部回路との間で検査用の信号が伝送される配線である。図１〜図３に示す例においては、セラミック配線基板１０は１４本の信号配線２を有している。また、図１〜図３に示す例においては、信号配線２は１本の線状の導体からなるものであるが、例えば差動線路（差動ペア配線）のような２本の平行配線で構成されるものであってもよい。信号配線２は、低抵抗金属を含んでおり、微細な配線であっても電気抵抗が小さいものとなり、信号の遅延が発生し難いので、プローブカードに用いた場合には半導体素子の検査を正確に行なうことができる。

電源配線３は、信号配線２が設けられているセラミック層１ｂ、１ｃ間に設けられており、信号配線２同士を短絡させないようにしなければならないので、電源導体４のようなベタ状とすることはできない。また、図１〜図３においては図示を省略しているが、このセラミック層１ｂ、１ｃ間以外のセラミック層間に設けられた信号配線２、電源配線３、電源導体４および接地導体５は互いに貫通導体７で電気的に接続されているので、信号配線２の周りにも多数の貫通導体７が配置されている。これら多数の貫通導体７のうちの一部は電源配線３と接続されるが、それ以外とは接続されない。そのため、電源配線３は信号配線２および貫通導体７を避けて配置される。つまり、電源配線３の寸法（幅）には制約がある。このような制約の中でできるだけ電気抵抗の小さい電源配線３とするために、電源配線３の導体材料の比抵抗を小さくするとよい。このようなことから、電源配線３は信号配線２と同様の導体材料を用いている。すなわち、電源配線３は、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含んでいる。

このような低抵抗金属と高融点金属とを含む導体材料は、電気抵抗が小さいものとなる一方で、高融点金属のみを含む導体材料およびセラミック基板１に比較して熱膨張係数が大きい。そのため、低抵抗金属を含む配線で幅広の配線を形成すると、配線とセラミック基板１との間に発生する熱応力によって、配線が剥がれてしまったり、あるいはセラミック基板１における配線の周囲にクラックが発生してしまったりする場合があり、信頼性の低い配線基板となってしまう。信号配線２は幅の小さい線状であり熱応力が小さく抑えられるので、セラミック基板１における信号配線２の周囲においてこのような不具合が発生し難い。

そのため、電源配線３は幅広の帯状ではなく線状としており、さらに複数の線状の導体
（以下、線状導体とも呼ぶ）が並列に接続されたものである。これにより、セラミック基板１との間の熱応力を小さく抑えつつ電気抵抗をより低減させている。電源配線３は、基本的には複数の同程度の長さの線状導体が平行に同程度の間隔で配置されて両端部において互いに接続されているものとすればよい。しかしながら、上述したように貫通導体７を避けて配置されるため、必ずしもこのようにはならない場合が多い。例えば、図１（ｂ）に示す例においては、右上の電源配線３ａは５本の線状導体が等間隔で平行に配列され両端部が互いに接続されている。これに対してその左隣の電源配線３ｂでは、セラミック基板１（セラミック層１ｃ）の平面視における外縁部では６本の線状導体が等間隔に配列され、中央部では５本の線状導体が等間隔で配列されており、いずれも右上の電源配線３ａの線状導体の間隔よりも小さい。また、上側中央の電源配線３ｃは、外縁部では線状導体が平行に配列されておらず、中央部側の３／４程度の部分においては線状導体が平行に配列されているが、その間隔は同じではなく、大きいものと小さいものが混在している。そして外縁部から中央部にかけて線状導体の数が段階的に少なくなっている。

このような電源配線３を有しているセラミック配線基板１０は、電気特性および信頼性に優れており、プローブカードに用いた場合には半導体素子の検査を正確に行なうことができる。

図１に示す例のセラミック配線基板１０では、複数の線状の導体は両端部で並列に接続されて１つの電源配線３となっている。これに対して、図２および図３に示す例のセラミック配線基板１０では、両端部だけでなく長さ方向の複数個所で並列に接続されている。すなわち、図２および図３に示す例のセラミック配線基板１０の電源配線３は、複数の線状の導体を並列に接続する複数の接続導体３１を備えている。複数の線状の導体が複数の接続導体３１で並列に接続されていることから、電源配線３全体としてはより低抵抗なものとなる。

また、線状の導体は低融点金属を含んでいるが、セラミック配線基板１０の製造工程のうち焼成工程において、配線の低抵抗金属がセラミック基板１内に拡散してしまう場合がある。つまり、配線中の低抵抗金属の割合が減ってしまい、電気抵抗が増大してしまうことがある。これは、配線幅の小さい線状の導体において発生しやすいものである。電源配線３の線状導体は比較的小さい間隔で配列されているので、セラミック配線基板１０の製造工程中において、線状の導体中の低抵抗金属がセラミック基板１中に拡散して電気抵抗が大きくなってしまうことが比較的抑えられたものとなる。これは、線状導体が比較的近接して存在していることから、セラミック基板１における２つの線状導体に挟まれた部分においては２つの線状導体それぞれから低抵抗金属が拡散するので、１つの線状導体からの拡散が少なくなるためである。図２および図３に示す例のセラミック配線基板１０においては、隣り合う２つの線状導体の間にこれらを接続する接続導体３１が存在するので、線状導体からセラミック基板１への低抵抗金属の拡散がさらに抑えられ、電源配線３の電気抵抗がより小さいものとなる。

接続導体３１もまた幅の小さい線状の導体である。接続導体３１の数が多過ぎると幅広の導体のようになって上述したような剥がれやクラックが発生する可能性が高まる。そのため、線状の導体（電源配線３）の長さ方向における接続導体３１の間隔は適宜設ける必要がある。そのため、接続導体３１を有する電源配線３は全体として網目状となる。上述したように貫通導体７が多数配置されており、電源配線３が接続されないものも多いので、接続導体３１はこれらを避けて配置される。また、低抵抗金属の拡散の抑制の観点からは、線状導体の間隔に応じて接続導体３１の間隔を設定することができる。すなわち、２つの線状導体の間隔が小さい場合にはこの２つの線状導体を接続する接続導体３１の間隔は大きく、線状導体の間隔が大きい場合には接続導体３１の間隔を小さくすることができる。そのため、電源配線３の網目の大きさおよび形状は同じとはならない。例えば、図２
および図３における右上の電源配線３ａは、網目の形状および大きさはほぼ同じである。接続導体３１は電源配線３ａの幅方向の全体に渡って一直線に伸びるものではなく、幅方向に隣り合う接続導体３１は電源配線３ａ（線状導体）の長さ方向における位置が異なっている。そのため、線状導体と接続導体３１とで格子にはなっていない。これに対してその左隣の電源配線３ｂでは、セラミック基板１の外縁部でも中央部でも線状導体と接続導体３１とで格子になっている。外縁部と中央部とでは、線状導体の間隔および接続導体３１の間隔のいずれも異なっているので、格子の大きさ（網目の大きさ）も異なっている。また、上側中央の電源配線３ｃでは、外縁部から中央部にかけての線状導体が平行に配列されている部分は、線状導体の間隔の異なるものが混在しているので、接続導体３１の間隔も異なっている。

低抵抗金属のセラミック基板１内への拡散による電気抵抗の増大は、電源配線３の線状導体と同様に配線幅の小さい信号配線２においても発生する可能性がある。そのため、信号配線２が設けられているセラミック層１ｃ、１ｄ間に、信号配線２の長さ方向に沿っている、低抵抗金属を含む複数の副導体８が設けられているセラミック配線基板１０とすることができる。信号配線２に沿って近接して副導体８が設けられていることから、セラミック配線基板１０の製造工程中において、信号配線２中の低抵抗金属がセラミック基板中に拡散して信号配線２の電気抵抗が大きくなってしまうことが抑えられたものとなる。

信号配線２が上述したような差動ペア配線である場合でも低抵抗金属の拡散による電気抵抗の増加は発生するが、シングル配線に比較すると小さいものである。これは、ペア配線は２本の配線が近接して平行に設けられているものであるので、互いに近くに他の配線が存在しているため、２つの配線間への低抵抗金属の拡散が抑えられるためである。そのため、信号配線２の全てに沿うように副導体８を設ける必要はなく、信号配線２のうち少なくとも、１本の線状の導体だけで構成されているもの（シングル配線）に沿って副導体８を設けてもよい。図３に示す例においては、信号配線２は全てシングル配線であるので、全ての信号配線２に沿って副導体８が設けられている。信号配線２に沿った低抵抗金属を含む副導体８を設けることで、信号配線２の近くに低抵抗金属を含む副導体８が存在し、信号配線２と副導体８との間には副導体８からも低抵抗金属が拡散するので、信号配線２から副導体８側への低抵抗金属の拡散が抑えられる。その結果として、信号配線２の電気抵抗が小さいものとなり、信号の遅延が発生し難いので、プローブカードに用いた場合には半導体素子の検査を正確に行なうことができる。

信号配線２に沿って副導体８を設けることで差動ペア配線と類似の形状となるが、１本の信号配線２で信号を伝送し、１本の信号配線２でインピーダンス整合等がなされているものであり、副導体８は信号の伝送への関与は極めて小さいものである。そのため、例えば、図３に示す例における右上の信号配線２ａと副導体８ａのように、これらの間隔は、差動ペア配線のように一定である必要はない。他の配線および貫通導体７等と短絡しないように適宜引き回して、信号配線２と副導体８との間隔を、信号配線２の長さ方向の位置によって異ならせることができる。また、同じく信号配線２aに沿って設けられた副導体
８ａのようにその幅も一定である必要はない。

また、信号配線２の長さ方向の全域に沿って副導体８が設けられなくてもよい点においても差動ペア配線とは異なるものである。例えば、図３に示す例における右下の信号配線２ｂに沿って設けられた副導体８ｄは信号配線２ｂより長さが短いものである。そのため信号配線２の外側の端部から半分程度の長さまでの部分に沿うように副導体８ｄが設けられている。この信号配線２ｂの中央部側の部分は、他の配線（電源配線３ｄ）に近接している。そのため、信号配線２ｂの中央部側の部分も低抵抗金属のセラミック基板１への拡散は低減されている。同様に、図３に示す例における中央上方の信号配線２ｃに対しては、その長さ方向の全域にわたって電源配線３ｅが沿っている。そのため、この信号配線２
ｃに沿って副導体８は設けられていない。

また、信号配線２と副導体８とは、差動ペア配線のように連続して平行になっていなくてもよい。また、信号配線２の長さ方向の全域にわたって同じ側に副導体８が設けられていなくてもよい。例えば、図３に示す例における右上の信号配線２ａに対して、副導体８は３つ設けられており、１つの副導体８ａは信号配線２ａの外側部分に沿って下方に設けられ、もう１つの副導体８ｃは信号配線２ａの中央側部分に沿って上方に設けられ、さらに１つの副導体８ｂがこれらの間で信号配線２ａに沿って上方に設けられている。

上述したように、副導体８は信号配線２とは電気的に独立したものである。そのため、１つの副導体８が複数の信号配線２に沿って設けられていてもよい。言い換えれば、１つの信号配線２と１つの副導体８とで対をなしていなくてもよい。例えば、図３に示す例における左側中央の副導体８ｃは、外縁部において信号配線２ｅの全域に沿っており、中央側の端部は信号配線２ａの中央側の端部に沿っており、この間の部分は信号配線２ｄの中央側の端部に沿っており、またその全域にわたって信号配線２ｆの全域に沿っている。

また、副導体８もまた信号配線２および電源配線３と同様の低抵抗金属を含む導体であるが、副導体８もまた幅の小さい線状の導体であるので、上述したような剥がれやクラックが発生する可能性が低減されている。副導体８の形状は幅の小さい線状であればよく、上述した副導体８ｃのように枝分かれしたような形状であってもよい。

副導体８が信号配線２に近接して配置されることで信号配線２から低抵抗金属のセラミック基板１への拡散を低減させることができる。図３に示す例では、副導体８は信号配線２の片側に沿って設けられているが、低抵抗金属の拡散は信号配線２の全周にわたって発生するので、信号配線２の両側に設ける、あるいは信号配線２を取り囲むように設けると、低抵抗金属の拡散がより低減される。

副導体８は、信号配線２とは電気的に接続されていないものであるが、接地導体５に接続することができる。信号配線２を挟んだり取り囲んだりしている副導体８が接地電位であることで、副導体８がシールド導体として機能し、信号配線２に電磁波のノイズ信号が侵入し難くなる。そのため、配線基板１をプローブカードに用いた場合には半導体素子の検査をより正確に行なうことができる。

図４（ａ）および図４（ｂ）はいずれもプローブ基板の一例を模式的に示す断面図である。図４（ａ）に示す例のプローブ基板１００は、上記のようなセラミック配線基板１０にプローブピン１１が接続されたものである。図４（ｂ）に示す例のプローブ基板１００は、上記のようなセラミック配線基板１０の上にさらに薄膜配線基板１２を設けてプローブピン１１を接続したものである。

すなわち、プローブ基板１００は、上記のようなセラミック配線基板１０と、セラミック配線基板１０の信号配線２に電気的に接続されたプローブピン１１とを備える。このようなプローブ基板１００によれば、上記のようなセラミック配線基板１０を用いているので、電気特性および信頼性に優れたセラミック配線基板１０を備えているので、半導体素子の検査を正確に行なうことができるものとなる。

セラミック基板１は、セラミック配線基板１０の基本的な構成要素であり、セラミック基板１に設けられている配線間の絶縁性を確保するための絶縁体でもある。セラミック基板１は、アルミナ質焼結体またはムライト質焼結体からなる板状の基板である。セラミック基板１は、アルミナ質焼結体またはムライト質焼結体からなる複数のセラミック層１ａ〜１ｄが積層されてなる多層セラミック基板とすることができる。ここでいうアルミナ質
焼結体は、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含んでいる配線導体と同時焼成できるものである。ＭｎおよびＳｉを焼結助剤として含有させることにより、従来のアルミナ質焼結体よりも２００℃以上低い１５００℃以下の温度で焼結したものである。セラミック基板１としてムライト質焼結体を用いると、セラミック基板１はシリコンウエハとの熱膨張係数が近似するものとなる。そのため、セラミック配線基板１０にプローブピン１１を設けたプローブ基板１００を備えたプローブカードを用いてバーンインテストを行なうと、高温（例えば１２５℃）と低温（例えば−４０℃）でのテストを行う場合でも、セラミック配線基板１０上のプローブピン１１の先端の位置がシリコンウエハ上の端子からずれにくいものとなる。また、アルミナなどと比較すると、低温で焼成することができるので、配線導体に低抵抗な銅を含むものを使用することができるので、電源特性や高周波特性等の電気的な特性に優れたセラミック配線基板１０、プローブ基板１００となる。

セラミック基板１の平面視の形状は、例えば、正方形状、長方形状および八角形状のような多角形板状、あるいは円形状である。例えば、厚さが３ｍｍ〜１０ｍｍで、方形の場合であれば５０ｍｍ×５０ｍｍ〜３００ｍｍ×３００ｍｍとすることができ、円形状の場合であれば直径１００ｍｍ〜３００ｍｍとすることができる。セラミック基板１の主面は研磨によって平坦化された平坦面とすることができる。平坦化されていると、セラミック配線基板１０をプローブカードに用いた場合に、セラミック配線基板１０上の表層配線６と回路基板およびシリコンウエハ上の半導体素子のような検査対象物との電気的接続が良好になる。

セラミック基板１には配線導体が設けられている。配線導体には、セラミック基板１の内部（セラミック層１ａ〜１ｄの層間）に設けられた、信号配線２、電源配線３、電源導体４および接地導体５、セラミック基板１の表面（主面）に設けられた表層配線６、これらを電気的に接続するための、セラミック層を貫通する貫通導体７等がある。

配線導体は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銅（Ｃｕ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）および銀（Ａｇ）等の金属材料によって形成されている。また、配線導体は、これらの金属材料の合金材料からなるものであってもよい。これらの金属材料（合金材料）は、例えばメタライズ導体（厚膜導体）、薄膜導体またはめっき導体等の形態でセラミック基板１に設けられている。配線導体のうち、少なくともセラミック基板１の内部に設けられるものはメタライズ導体であり、セラミック基板１と同時焼成により形成される。そして、信号配線２および電源配線３は、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含むものである。このような高融点金属と低抵抗金属とを含む配線導体は、上記のようなセラミック基板１と同時焼成により形成できるとともに、電気抵抗が比較的小さいものである。信号配線２に接続される貫通導体７も同様に電気抵抗を小さくするために低抵抗金属を含むものであってもよい。これにより信号配線２から貫通導体７への低抵抗金属の移動（拡散）を抑えることもできる。電源導体４および接地導体５は低抵抗金属を含まず、ＷおよびＭｏの少なくとも１種の高融点金属を含むものである。あるいは、信号配線２および電源配線３よりも低抵抗金属の含有割合が小さいものとすることができる。これにより、電源導体４および接地導体５がベタ状の比較的大きいものであってもセラミック基板１との熱膨張差による熱応力を抑えつつ、電気抵抗を低減することができる。表層配線６は、メタライズ導体であってもよいし薄膜導体またはめっき導体であってもよい。表層配線６もまた、メタライズ導体である場合には信号配線２と同様の材料で構成することもできる。

副導体８は、信号配線２および電源配線３と同様の材料で構成される。信号配線２に沿って設けられる副導体８が信号配線２と同じ低抵抗金属を含むことで、信号配線２から、
信号配線２と副導体８との間のセラミック基板１内への低抵抗金属の拡散が抑えられる。副導体８と信号配線２との間隔は、信号配線２の種類にもよるが、例えば２２５μｍ〜１０００μｍ程度とすることができる。これにより、低抵抗金属の信号配線２からセラミック基板１への拡散が効果的に抑えられるとともに、副導体８を接地導体５に接続した場合などにも信号配線２との結合等による信号の伝送への影響が小さいものとなる。

上記のようなセラミック配線基板１０の製造方法の一例について説明する。

セラミック基板１は、セラミック層となるグリーンシートを複数枚積層して焼成することによって作製することができる。セラミック基板１がアルミナ質焼結体からなる場合であれば、グリーンシートの作製においては、まず、主原料であるアルミナ（Ａｌ_２Ｏ_３）粉末と添加剤として、Ｍｎ_２Ｏ_３粉末およびＳｉＯ_２粉末等を添加した混合粉末に対して有機バインダ、溶媒を添加してボールミル等を用い十分に混合、分散させることでスラリーを作製する。このときのアルミナ粉末は、例えば平均粒径が０．５〜２．５μｍ、特に１．０〜２．０μｍの粉末を用いる。これは、平均粒径を０．５μｍ以上とすることでシート成形性を良好なものとし、２．５μｍ以下とすることで１４２０℃以下の温度での焼成によっても緻密化を促進させるためである。また、アルミナ粉末は９０〜９５質量％で残りがＭｎ_２Ｏ_３粉末およびＳｉＯ_２粉末等の添加剤である。このスラリーをドクターブレード法、射出法などの成形方法によってグリーンシートを作製することができる。あるいは、混合粉末に有機バインダを添加し、プレス成形、圧延成形等の方法により所定の厚みのグリーンシートを作製することもできる。なお、グリーンシートの厚みはたとえば５０〜３００μｍとすることができるが、特に限定されない。

このグリーンシートに対して、例えば、金型パンチング、マイクロドリル、レーザー等の孔形成方法により貫通孔を形成する。この貫通孔は、配線導体の貫通導体７となる部分に設ける。

また、グリーンシートに対して、導体ペーストを、例えばスクリーン印刷により貫通導体７用の貫通孔内に充填し、スクリーン印刷、グラビア印刷などの印刷方法により、セラミック層間の配線導体の形状でグリーンシートの主面に印刷塗布する。導体ペーストは、例えば、低抵抗金属である銅（Ｃｕ）粉末と高融点金属であるタングステン（Ｗ）粉末またはモリブデン（Ｍｏ）粉末とを所定の比率となるように混合した混合金属粉末に対して有機バインダ、溶媒等を添加して三本ミル等を用いて十分に混合させることで調製することができる。混合金属粉末は、例えば低抵抗金属が４０〜６０体積％、高融点金属が４０〜６０体積％である。なお、この導体ペースト中には、セラミック基板１との密着性を高めるために、上記の金属粉末以外にアルミナ粉末あるいはセラミック基板１と同一組成物の混合粉末を添加してもよく、さらにはＴｉ等の活性金属あるいはそれらの酸化物を添加してもよい。

なお、導体ペーストは、すべて同一の組成である必要はなく、必要とされる配線抵抗や電気特性に応じて、部分的に組成を変えても構わない。例えば、配線導体において、径が３０〜１００μｍ程度ある貫通導体７は、一般的に厚みが５〜２０μｍ程度で幅が２０〜１００μｍ程度のセラミック層間の信号配線２に比べて断面積が大きくなる傾向があるので、貫通導体や幅の広いセラミック層間の膜状（ベタ状）の導体については部分的にタングステン（Ｗ）、モリブデン（Ｍｏ）やその合金で形成しても構わない。

その後、導体ペーストを印刷塗布したグリーンシートを含む複数のグリーンシートを位置合わせして積層圧着して積層体を作製する。

積層体を、非酸化性雰囲気（窒素雰囲気あるいは窒素と水素との混合雰囲気）中で、例
えば最高温度１３８０℃〜１４２０℃で６時間〜１０時間焼成することで、配線導体を備えたセラミック配線基板１０となる。このセラミック配線基板１０の第１の主面を研磨して主面を平坦にしてもよい。

セラミック基板１の主面上の表層配線６は、例えば以下のようにして作製することができる。例えばスパッタ法等の薄膜形成法を用いて、まず、セラミック基板１の内部に配線導体を有するセラミック配線基板１０の主面の全面に０．１〜３μｍ程度のチタンやクロム等の接合金属層を形成する。次に、この接合金属層の全面に２〜１０μｍ程度の銅等の主導体層を形成して、導電性薄膜層を形成する。必要に応じてバリア層等を形成してもよい。そして、フォトリソグラフィーにより導電性薄膜層をパターン加工することで薄膜の表層配線６を形成することができる。

表層配線６の表面には、１〜１０μｍ程度のニッケル膜および０．１〜３μｍ程度の金膜を順に形成して、表層配線６の表面を保護するとともに、ろう材やはんだ等の接合性を高めることができる。ニッケル膜および金膜は、電解めっきによるめっき膜あるいは薄膜で形成することができる。

プローブピン１１は、例えば、ニッケルやタングステンなどの金属からなるものである。プローブピン１１がニッケルからなる場合であれば、例えば、以下のようにして作製される。まず、シリコンウエハの１面にエッチングにより複数のプローブピンの雌型を形成し、雌型を形成した面にめっき法を用いてニッケルから成る金属を被着させる。そして、さらに雌型をニッケルで埋め込み、埋め込まれたニッケル以外のウエハ上のニッケルをエッチング法等の加工を用いて除去して、ニッケル製プローブピンが埋設されたシリコンウエハを作製する。このシリコンウエハに埋設されたニッケル製プローブピンをセラミック基板１の主面上に位置する表層配線６にはんだ等の接合材で接合する。そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、図４（ａ）に示す例のような、セラミック基板１の表層配線６にプローブピン１１が接合されたプローブ基板１００が得られる。プローブピン１１は、表層配線６および貫通導体７等を介して信号配線２に電気的に接続されている。

プローブ基板１００は、図４（ｂ）に示す例のような構成であってもよい。すなわち、上記のようなセラミック配線基板１０の主面上に薄膜配線基板１２を設け、薄膜配線基板１２の表面に設けられた薄膜配線１２ｂに接合されたプローブピン１１を備えるプローブ基板１００である。この例においても、プローブピン１１は、薄膜配線基板１２の上面から下面にかけて設けられた薄膜配線１２ｂを介して、セラミック配線基板１０の信号配線２に電気的に接続されている。

薄膜配線基板１２は、ポリイミド等の樹脂からなる複数の樹脂絶縁層１２ａが積層されてなる樹脂基板と、樹脂基板に設けられた薄膜配線１２ｂとからなるものである。薄膜配線１２ｂは、樹脂基板の表面および内部（樹脂絶縁層１２ａの層間）に設けられた薄膜配線層と、樹脂絶縁層１２ａを貫通して薄膜配線層間を電気的に接続する薄膜貫通導体とを含んでいる。この薄膜配線１２ｂは、フォトリソグラフィー技術によって形成されるので、より微細な配線とすることができる。これによって、薄膜配線基板１２の表面に形成された薄膜配線１２ｂに接続されるプローブピン１１の間隔をより小さいものとすることができる。

１・・・セラミック基板
１ａ〜１ｄ・・・セラミック層
２・・・信号配線
３・・・電源配線
３１・・・接続導体
４・・・電源導体（ベタ状）
５・・・接地導体
６・・・表層配線
７・・・貫通導体
８・・・副導体
１０・・・セラミック配線基板
１１・・プローブピン
１２・・薄膜配線基板
１２ａ・・樹脂絶縁層
１２ｂ・・薄膜配線
１００・・・プローブ基板

Claims

複数のセラミック層が積層されてなるセラミック基板と、
該セラミック基板に設けられた配線導体と、を備えており、
該配線導体のうち、線状の信号配線は、前記セラミック層間に設けられており、Ｃｕ、ＡｕおよびＡｇの群から選ばれる少なくとも１種の低抵抗金属ならびにＷおよびＭｏの少なくとも１種の高融点金属を含み、
前記信号配線が設けられているのと同じ前記セラミック層間には電源配線が設けられており、該電源配線は、前記低抵抗金属および前記高融点金属を含み、並列に接続されている複数の線状の導体であるセラミック配線基板。
前記電源配線は、複数の線状の導体を並列に接続する複数の接続導体を備えている請求項１に記載のセラミック配線基板。
前記信号配線が設けられている前記セラミック層間に、前記信号配線の長さ方向に沿っている、前記低抵抗金属を含む複数の副導体が設けられている請求項１または請求項２に記載のセラミック配線基板。
請求項１乃至請求項３のいずれかに記載のセラミック配線基板と、該セラミック配線基板の前記信号配線に電気的に接続されたプローブピンとを備えるプローブ基板。