JP2008159969A - 回路基板、電子装置および回路基板の製造方法 - Google Patents

回路基板、電子装置および回路基板の製造方法 Download PDF

Info

Publication number
JP2008159969A
JP2008159969A JP2006348931A JP2006348931A JP2008159969A JP 2008159969 A JP2008159969 A JP 2008159969A JP 2006348931 A JP2006348931 A JP 2006348931A JP 2006348931 A JP2006348931 A JP 2006348931A JP 2008159969 A JP2008159969 A JP 2008159969A
Authority
JP
Japan
Prior art keywords
circuit board
hole
conductive member
insulating base
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006348931A
Other languages
English (en)
Inventor
Tomoki Inoue
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006348931A priority Critical patent/JP2008159969A/ja
Publication of JP2008159969A publication Critical patent/JP2008159969A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】絶縁基体に形成した貫通孔を導電部材で充填して成る回路基板において、放熱性が高く、信頼性の高い回路基板を提供すること。
【解決手段】電子部品8が搭載される第1の面と、第1の面の反対側に位置する第2の面とを有する絶縁基体1に、貫通孔2と、第1の面の電子部品8が搭載される領域に対応する第1の面もしくは第2の面の所定の領域に絶縁基体1内に底部を有する穴6とが形成され、かつ絶縁基体1の穴6および貫通孔2に導電部材4がおおよそ充填されていること。
【選択図】図1

Description

本発明は、回路基板、電子装置および回路基板の製造方法に関するものである。
近年の電子部品の著しい小型化、高密度実装化に伴い、電子部品がマウントされる回路基板も高性能化が望まれている。その方法としては、パターン状の回路導体を微細化してサイズを縮小する方法、或いは、回路導体を3次元的に多層化する方法等が採用されている。
回路導体を3次元的に多層化する方法としては、絶縁基体が導電部材によって上下面が電気的に接続された回路基板を複数積層する方法が採用され、各層間での所望の導通を確保することによって小型化、高集積化等に対応すべく回路設計が行われている。
このような3次元高密度配線を有する回路基板は、加工性が良好な樹脂製の基板を用いたプリント配線基板の分野では広く実用化されているが、絶縁特性や放熱特性に優れるセラミック基板(アルミナ質焼結体、窒化アルミニウム質焼結体、炭化ケイ素質焼結体等)においても需要が高まっている。このようなセラミック基板を用いた上記多層回路基板の製造方法に用いられる回路基板の製造方法としては、所謂コファイア法とポストファイア法が知られている。
コファイア法とは、セラミックグリーンシート(以下、グリーンシートともいう)と呼ばれる焼結前のセラミック前駆体に貫通孔を穿孔した後にこの貫通孔に金属粉末を有機バインダー中に分散させたペースト状の物質(以下、金属ペーストともいう)を充填し、ついで脱脂,焼成する方法である。
一方ポストファイア法とは、貫通孔が形成されたセラミック焼結体に金属ペーストを充填して再焼成する方法であり、汎用的な方法としては、グリーンシートを穿孔し、脱脂,焼成した後、セラミック焼結体に直接ドリルを用いて加工し、エッチング法や銅めっき法を用いて導電部材を形成する方法である。
いずれの方法においても、絶縁基体前駆体又は絶縁基体に穿孔した後、上下面の導通のための導電部材を形成する方法である。
上記のような回路基板に搭載される半導体素子において、その発熱量は右肩上がりに増える傾向にある。例えばLEDでは、輝度を上げるための一つの手段として電流注入量を増やすことがなされるが、電流増加に伴い、発熱量も増加する。結果として、回路基板より良好な放熱が得られなければ、LEDの温度が上昇し、LEDが破壊してしまうことになる。このため、より回路基板の放熱性を上げる取組みが検討されている。
セラミック基板を用いた回路基板の場合、より放熱性を上げるために、上下面の導通のために用いられる導電部材を利用することが検討されている。電気的な導通を必要としない部分であっても、導電部材を配置することで、通常セラミック材料より高熱伝導である導電部材のエリアを回路基板中に増やすことで、回路基板としてより放熱性の高いものとなる。
しかしながら、コファイア法によって、導電部材のエリアを増やした場合、焼結時に発生するセラミック材料と導電部材材料との収縮の差によって、回路基板が反ったり、セラミック材料と金属材料とが剥れたりする問題があった。
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は、放熱性のよい、信頼性の高い回路基板を提供することにある。
本発明は、第1の面および第2の面を有する絶縁基体を準備する工程と、前記絶縁基体にブラスト加工を施して、前記絶縁基体の前記第1の面および前記第2の面の間に貫通孔を形成するとともに、前記絶縁基体の内部に底部を有する凹部を前記第2の面に形成する工程と、前記絶縁基体の前記凹部および前記貫通孔に、真空成膜法により接合金属層を被着する工程と、前記接合金属層が被着された前記絶縁基体の前記凹部および前記貫通孔に、めっき法により導電部材を形成する工程とを有する。
本発明は、電子部品が搭載される第1の面と、該第1の面に背向する第2の面とを有しているとともに、前記第1の面および前記第2の面の間に設けられた貫通孔と、前記第1の面の前記電子部品が搭載される領域に対応して前記第2の面に設けられた凹部とを有する絶縁基体と、前記絶縁基体の前記凹部および前記貫通孔に設けられた導電部材とを有する。
本発明は、上述の構成により、工程を大幅に増大させることなく、熱伝導性を向上させた電子装置を実現することができる。
本発明の回路基板を図1、図2に基づいて詳細に説明する。図1は本発明の回路基板の実施の形態の例を示す断面図を示す。図1において1は絶縁基体、2は貫通孔、3は接合金属層、4は導電部材、5は配線導体層、6は穴を示す。
絶縁基体1は、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミック絶縁材料等から成り、絶縁基体1が例えば酸化アルミニウム質焼結体から成る場合、先ずアルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1600℃の温度で焼成することにより製作される。また、その後、必要に応じて絶縁基体1の主面に研磨加工を施す場合もある。
なお、絶縁基体1の材料として、特に酸化アルミニウム質焼結体や窒化アルミニウム質焼結体を用いた場合には、これらの材料の熱伝導率が40W/m・K以上と高いため、高放熱性という観点から、LD(レーザダイオード),LED(Light Emitting Diode),高速CPU(Central Processing Unit)等の発熱量の大きい各種半導体素子を搭載する回路基板に好適に使用することができる。
貫通孔2および穴6は、例えば絶縁基体1の第1の面および第2の面にレジスト層をコーティング法によって形成し、貫通孔2および穴6の開口部となる部分のレジスト層をフォトリソグラフィ法によって、レジスト層を除去する。これを従来周知のサンドブラスト法により絶縁基体1を研削してやることで貫通孔2および穴6を形成することが出来る。
穴6は第1の面に形成しても、第2の面に形成しても良い。また、サンドブラスト法で貫通孔2や穴6を形成すると、絶縁基体1の中心から開口に向かうほど暫時大きくなっている形状に形成できるので後工程で形成される接合金属層3のつき回り性が良好となる。
また、図2の様に、貫通孔2および穴6をサンドブラスト法で形成する時にサンドブラストを1段で行わず、最初にレジスト層に大き目の貫通孔2および穴6の開口を形成して浅くサンドブラストをかけ、その後再度レジスト層を形成し、凹部の底に貫通孔2の貫通部および穴6の底部となる部分のレジストを剥離して、再度サンドブラストすることで、穿孔を2段階に行うことで貫通孔2の高さ方向の中央部が内側に突出した段差部7を有するとともに、貫通孔2の内径が段差部7から開口に向かうほど漸次大きくなっている形状となる。
また、段差部7は貫通孔2の全周にわたって形成されていてもよく、部分的に形成されていてもよい。導電部材4の上下方向の熱膨張をより有効に抑制するという観点からは、貫通孔2の全周にわたって形成されているのがよい。
段差部7の内側の径は20〜100um以内とすることが好ましい。20μm未満の場合は、熱や電気の抵抗値が大きくなる傾向があり、100μmを超える場合は、絶縁基体1にクラックが発生しやすくなる傾向がある。
接続金属層3は、例えば密着金属層と導体層からなるのが好ましい。密着金属層は絶縁基体1との密着性の点で、Ti,Cr,Ta,Nb,Ni−Cr合金,Ta2N等の少なくとも1種より成るのが良い。導体層は電気抵抗の小さいAu,Cu,Ni,Ag等より成るのが良い。そして密着金属層としてチタンを用い導体層として銅を連続してスパッタリング法により順次成膜するのがより好ましい。これらの金属により貫通孔2内壁面に形成された接続金属層3は、導電部材4と絶縁基体1との密着金属として、および導電部材4をめっきにより充填する際の導通膜として用いられる。この場合、接続金属層3のチタンの厚みは0.05〜0.4μmが良い。これを下回る場合は絶縁基体1との密着性が低下しやすくなり、上回る場合は、接続金属層3であるチタン等が導電部材4中へ拡散し、導通抵抗にバラツキが発生しやすくなる。また、接続金属3の銅の厚みは0.1〜2μmが良い。0.1μmを下回る場合は導電部材4との密着性が低下しやすくなり、2μを超えると成膜時の内部応力によって剥離が生じ易くなる。
導電部材4は例えば、電解めっき法により、貫通孔2内に充填される。この場合、導電部材4は銅,銀,およびチタンもしくはこれらの金属を主成分とする合金のうちの少なくとも1種から成るのが良い。そのなかでも銅が最も良い、導電部材4を銅めっきにより貫通孔2内に充填することで、表裏面の電気抵抗が小さく、更には熱放散性の良い回路基板を得ることができる。
好ましくは導電部材4は、めっき法により形成されるのがよい。これにより、貫通孔2の内径の最狭部から上下の開口に、めっき法によって順に導電部材4を形成させることができるので、導電部材4の内部や導電部材4と貫通孔2内面との間にボイドが生じるのを有効に防止することができる。
また、貫通孔2に導電部材4を埋め込んだ後、絶縁基体1の第1の面および第2の面を必要に応じて研磨し、絶縁基体1の第1の面および第2の面に従来周知の薄膜形成技術により配線導体層5を導電部材4と電気的に接続するように形成してもよい。これにより、絶縁基体1の第1の面に形成した電子部品8を搭載するための配線導体層5との接続を良好とすることができ、第2の面に形成した配線導体層5との接続も良好にすることができる。
そして、図3のように、電子部品8を回路基板の搭載部にAuSn等の接合剤を用いて接続し、電子部品8の端子と回路基板の配線導体層5をワイヤーボンディング9で電気的に接続することで、本発明の電子装置となる。
穴6は、貫通孔2と同様な方法で形成するが、第2の面の貫通孔2と穴6とは、1回のブラストにより同時に形成することも可能であるので、工数を増やさずに高放熱の回路基板、電子装置とすることができる。。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等差し支えない。
本発明の回路基板によれば、第1の面の電子部品が搭載される領域に対応する第1の面もしくは第2の面の所定の領域に絶縁基体内に底部を有する穴が設けられ、かつこの穴に導電部材が充填されていることから、熱伝導が向上し、電子部品が発生する熱をより効率よく熱放散させることが可能となる。
さらに、貫通孔の内径は、前記絶縁基体の厚み方向の略中央部から開口部に向かうほど漸次大きくされており、穴の内径は、開口部に向かうほど漸次大きくされていることから、絶縁基体の第1の面および第2の面の両側から、それぞれ真空成膜法により接合金属層を形成する際に、貫通孔および穴の内壁面への接合金属層のつき回りが良好で、電気導通がしっかりされているので、その後のめっき法による導電部材の形成の際に、均一に電解めっきが形成され、導通信頼性の高い回路基板を形成することができる。
また、貫通孔は、絶縁基体の厚み方向の略中央部から開口部の間に、大きな段差を設け、穴は、開口部までの間に、大きな段差を設けることにより、絶縁基体と導電部材との熱膨張差に起因する上下方向の応力を段差部で非常に良好に抑制できるので、導電部材と絶縁基体との間に剥離が発生したり、絶縁基体にクラックが生じるのを有効に防止した導通信頼性の高い回路基板を提供できる。さらにまた、段差部は、絶縁基体が導電部材に食い込んだ形状であるので、機械的衝撃下においても導電部材が脱落することがない高い接続信頼性を有する回路基板を提供することができる。
本発明の回路基板によれば、貫通孔と穴の内面にチタン,クロム,アルミニウム,モリブデン,タングステン,銅およびニッケル−クロム合金のうちの少なくとも1種から成る接合金属層を被着したことから、貫通孔と穴の内壁面と導電部材とを高い強度で密着させることができ、高信頼性の回路基板を得ることができる。
本発明の回路基板によれば、導電部材は、銅,銀,およびチタンのうちの少なくとも1種から成ることから、絶縁基体の上面から下面にかけて導出された導電部材を熱伝導性および電気伝導性の良好な導体で形成できるので、電気抵抗が小さいとともに熱引き特性に優れた高信頼性の回路基板を得ることができる。
本発明の回路基板の製造方法によれば、貫通孔と穴は、ブラスト加工により形成されることから、貫通孔と穴の内壁面を平滑にすることができ、その後の接合金属層の厚みが薄くても良好な電気導通性を確保できるので、導電部材の電解めっきが非常に安定して形成される。さらに、ブラスト法によって、第1の面と第2の面の両側から穴あけ加工をすることで、貫通孔の内径を絶縁基体の厚み方向の中央部から開口部に向かうほど漸次大きくすることが容易にできる。このため、その後に真空成膜法により接合金属層を形成する際に、貫通孔および穴の内壁面への接合金属層のつき回りが良好で、電気導通がしっかりされているので、さらにその後のめっき法による導電部材の形成の際に、均一に電解めっきが形成され、導通信頼性の高い回路基板を形成することができる。
また、貫通孔について、高さ方向の中央部が最も細くなっていると、導電部材をめっき法により形成させる際に、貫通孔の高さ方向の中央部からめっきを良好に成長させ、貫通孔の高さ方向の中央部から上下の開口に順に導電部材を形成させることができるので、導電部材の内部や導電部材と貫通孔の内壁との間にボイドが生じるのを有効に防止することができる。
本発明の電子装置は、回路基板の前記搭載部に前記電子部品が搭載され、前記電子部品の端子と前記回路基板の端子が電気的に接合していることにより、工数を増やすことなしに高放熱の電子装置とすることができる。
本発明の電子装置の製造方法は、回路基板を準備する工程と、前記回路基板の前記搭載部に前記電子部品を搭載する工程と、前記電子部品の端子と前記回路基板の端子を電気的に接合する工程を含むことにより、工数を増やすことなく、高放熱の電子装置とすることができる。
本発明の回路基板の実施の形態の一例を示す断面図である。 本発明の回路基板の実施の形態の他の例を示す断面図である。 本発明の電子装置の実施の形態の一例を示す断面図である。
符号の説明
1 :絶縁基体
2 :貫通孔
3 :接続金属層
4 :導電部材
5 :配線導体層
6 :穴
7 :段差部
8 :電子部品
9 :ワイヤーボンディング

Claims (8)

  1. 第1の面および第2の面を有する絶縁基体を準備する工程と、
    前記絶縁基体にブラスト加工を施して、前記絶縁基体の前記第1の面および前記第2の面の間に貫通孔を形成するとともに、前記絶縁基体の内部に底部を有する凹部を前記第2の面に形成する工程と、
    前記絶縁基体の前記凹部および前記貫通孔に、真空成膜法により接合金属層を被着する工程と、
    前記接合金属層が被着された前記絶縁基体の前記凹部および前記貫通孔に、めっき法により導電部材を形成する工程と、
    を有する回路基板の製造方法。
  2. 電子部品が搭載される第1の面と、該第1の面に背向する第2の面とを有しているとともに、前記第1の面および前記第2の面の間に設けられた貫通孔と、前記第1の面の前記電子部品が搭載される領域に対応して前記第2の面に設けられた凹部とを有する絶縁基体と、
    前記絶縁基体の前記凹部および前記貫通孔に設けられた導電部材と、
    を備えた回路基板。
  3. 前記貫通孔の内径および前記凹部の内径は、前記絶縁基体の厚み方向の中央部から前記絶縁基体の表面に向かうに伴って漸次大きくなっていることを特徴とする請求項2記載の回路基板。
  4. 前記貫通孔および前記凹部は、前記絶縁基体の厚み方向の中央部から前記絶縁基体の表面の間に段差を有していることを特徴とする請求項2記載の回路基板。
  5. 前記貫通孔の内面および前記凹部の内面に、チタン,クロム,アルミニウム,モリブデン,タングステン,銅およびニッケル−クロム合金からなる群のうち少なくとも1種から成る接合金属層が被着されていることを特徴とする請求項2記載の回路基板。
  6. 前記導電部材は、銅,銀またはチタンから成ることを特徴とする請求項2記載の回路基板。
  7. 請求項2乃至6のいずれかに記載の回路基板と、
    前記回路基板の前記貫通孔内の前記導電部材に電気的に接続されており、前記回路基板の前記第1の面に搭載された電子部品と、
    を備えた電子装置。
  8. 前記電子部品が、青色光または紫外光を発生する発光ダイオードであることを特徴とする請求項7記載の電子装置。
JP2006348931A 2006-12-26 2006-12-26 回路基板、電子装置および回路基板の製造方法 Pending JP2008159969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348931A JP2008159969A (ja) 2006-12-26 2006-12-26 回路基板、電子装置および回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348931A JP2008159969A (ja) 2006-12-26 2006-12-26 回路基板、電子装置および回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008159969A true JP2008159969A (ja) 2008-07-10

Family

ID=39660532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348931A Pending JP2008159969A (ja) 2006-12-26 2006-12-26 回路基板、電子装置および回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2008159969A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
JP2017113918A (ja) * 2015-12-22 2017-06-29 セイコーエプソン株式会社 貫通配線、memsデバイス、液体噴射ヘッド、貫通配線の製造方法、memsデバイスの製造方法及び液体噴射ヘッドの製造方法
CN110165223A (zh) * 2018-02-13 2019-08-23 宁德时代新能源科技股份有限公司 集流体、极片、电池及集流体制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
JP2017113918A (ja) * 2015-12-22 2017-06-29 セイコーエプソン株式会社 貫通配線、memsデバイス、液体噴射ヘッド、貫通配線の製造方法、memsデバイスの製造方法及び液体噴射ヘッドの製造方法
CN110165223A (zh) * 2018-02-13 2019-08-23 宁德时代新能源科技股份有限公司 集流体、极片、电池及集流体制作方法

Similar Documents

Publication Publication Date Title
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
US9596747B2 (en) Wiring substrate and electronic device
US20040016570A1 (en) Substrate and method of manufacturing the same
JP6400928B2 (ja) 配線基板および電子装置
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP2006319314A (ja) 回路基板および回路基板の製造方法
JP2006310779A (ja) 回路基板および電子装置
JP4372669B2 (ja) 素子搭載用基板の製造方法
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP2008071842A (ja) 多層セラミック基板及びその製造方法
JP2007250996A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2003124408A (ja) 放熱性基板
JP2006066658A (ja) 回路基板の製造方法
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2008085098A (ja) 配線基板および電子装置
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2003318330A (ja) セラミック回路基板
JP6271882B2 (ja) 配線基板および電子装置
JP4388410B2 (ja) 多数個取り配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2008071843A (ja) 多層セラミック基板及びその製造方法
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP2009158668A (ja) セラミック多層配線基板及びその製造方法