JP2008071843A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2008071843A
JP2008071843A JP2006247408A JP2006247408A JP2008071843A JP 2008071843 A JP2008071843 A JP 2008071843A JP 2006247408 A JP2006247408 A JP 2006247408A JP 2006247408 A JP2006247408 A JP 2006247408A JP 2008071843 A JP2008071843 A JP 2008071843A
Authority
JP
Japan
Prior art keywords
ceramic substrate
laminate
ceramic
multilayer ceramic
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006247408A
Other languages
English (en)
Inventor
Yoshitoshi Nomura
俊寿 野村
Kazue Akita
和重 秋田
Kazuya Nozu
一哉 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006247408A priority Critical patent/JP2008071843A/ja
Publication of JP2008071843A publication Critical patent/JP2008071843A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】機械的強度等に優れる多層セラミック基板を提供すること。
【解決手段】本発明の多層セラミック基板10は、板状のセラミック基板本体11、複数の表面側端子21、複数の裏面側端子22、内層電極31、複数の導通用ビア導体42等を備える。複数の導通用ビア導体42は、セラミック基板本体11の厚さ方向に延びる複数のビア孔41内に配置されている。複数の導通用ビア導体42は、表面側端子21と裏面側端子22との間、内層電極31と表面側端子21との間、あるいは内層電極31と裏面側端子22との間を電気的に接続する。複数の導通用ビア導体42間のスペース43には、複数のガス抜き孔61が形成されている。複数のガス抜き孔61は、セラミック基板本体11の厚さ方向に延び、かつ、表面12及び裏面13の少なくともいずれかにて開口している。
【選択図】 図3

Description

本発明は、多層セラミック基板及びその製造方法に関するものである。
従来、ビア導体、内層電極などを有する多層セラミック基板がよく知られている。この種の多層セラミック基板は、一般的に以下のような手順で製造される。まず、セラミック原料、バインダ、有機溶媒等を混合してなる材料から複数枚のグリーンシートを作製する。次に、これらのグリーンシートに対する穴明けを行った後、ビア孔内にビア導体形成用の導体ペーストを充填印刷するとともに、内部電極形成用の導体ペーストをパターン印刷する。次に、印刷がなされた複数枚のグリーンシートを積み重ねて圧着し、セラミック積層体を作製する。このようにして作製した未焼結のセラミック積層体を高温で脱脂及び焼成する脱バインダ工程を実施して、セラミック及び導体ペーストを焼結させることにより、所望の多層セラミック基板が得られる。さらに、基板表面を研磨した後、必要に応じて端子が形成される場合もある。
脱バインダ工程では、セラミック積層体中に含まれるバインダの熱分解によって、バインダがセラミック積層体中から除去される。その結果、セラミックが緻密化して所望とする機械的強度や電気的特性等が得られるようになっている。ところで、脱バインダ工程の際には二酸化炭素等のバインダ分解ガスが発生するが、このガスが外部に抜けずにセラミック積層体中に留まっていると、焼結体におけるクラック、ハガレ、膨れ等の原因となってしまう。それゆえ従来においては、脱バインダ工程における脱バインダ性を向上させるために、様々な工夫がなされている(例えば、特許文献1〜5参照)。
例えば、特許文献1,2には、セラミック積層体における非製品領域に基板表面にて開口するバインダ抜き孔を設け、この状態で脱バインダ工程を行う多層セラミック基板の製造方法が開示されている。特許文献3には、セラミック積層体における非製品領域にバインダ抜き通路を設け、この状態で脱バインダ工程を行う多層セラミック基板の製造方法が開示されている。具体的には、ベタパターンの銅箔を部分的に除去して小円状パターンを形成し、除去された部分を基板面方向に沿って延びるバインダ抜き通路として機能させている。特許文献4には、セラミック積層体における製品領域の表層部にバインダ無しのグリーンシートを配置し、当該グリーンシートにバインダ抜き孔を開口形成し、この状態で脱バインダ工程を行う多層セラミック基板の製造方法が開示されている。特許文献5には、セラミック積層体における非製品領域にバインダ抜き溝を設け、この状態で脱バインダ工程を行う多層セラミック基板の製造方法が開示されている。
特開平7−45956号公報 特開2005−64022号公報 特開平3−12996号公報 特開平8−46360号公報 特開平9−183112号公報
しかしながら、非製品領域にバインダ抜きのための孔や溝を形成しておく上記従来技術の場合、かかる孔や溝があってもそれらが製品領域における脱バインダ性の向上にはあまり寄与しない。このため、製品領域(特に基板中心部の製品領域)から十分にバインダを抜くことが難しいという欠点がある。しかも、多層セラミック基板のサイズが大型化した場合、この問題はいっそう顕著になる。また、製品領域の表層部にバインダ抜き孔を形成しておいたとしても、基板サイズが大型化した場合には同様の問題が起こる可能性が高い。
そこで、このような脱バインダ性の悪さを補おうとすると、脱バインダ工程の時間を通常の1.5倍〜3倍長くする必要があり、このことが生産性を大幅に低下させる原因となっている。従って、脱バインダ工程の長時間化を伴わずに脱バインダ性を向上しうる何らかの対策が望まれている。
また、非製品領域にバインダ抜き溝を形成しておく上記従来技術の場合、脱バインダ性を高めるためには溝を深く長く加工する必要があり、このことが基板の機械的強度を低下させる原因となっている。
本発明は上記の課題に鑑みてなされたものであり、その目的は、機械的強度等に優れる多層セラミック基板を提供することにある。
また、本発明の別の目的は、基板サイズが大きくても脱バインダ工程の長時間化を伴うことなくセラミック中からバインダを確実に除去でき、上記の優れた多層セラミック基板を効率よく得ることができる多層セラミック基板の製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、表面及び裏面を有する板状のセラミック基板本体と、前記表面上に配置された複数の表面側端子と、前記裏面上に配置された複数の裏面側端子と、前記セラミック基板本体内に形成された内層電極と、前記セラミック基板本体の厚さ方向に延びる複数のビア孔内に配置され、前記表面側端子と前記裏面側端子との間、前記内層電極と前記表面側端子との間、あるいは前記内層電極と前記裏面側端子との間を電気的に接続する複数の導通用ビア導体とを備え、複数の導通用ビア導体間のスペースに、前記セラミック基板本体の厚さ方向に延び、かつ、前記表面及び前記裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されていることを特徴とする多層セラミック基板がある。
従って、手段1の多層セラミック基板は、セラミック基板本体における複数の導通用ビア導体間のスペースに、複数のガス抜き孔を設けた構造を有している。これら複数のガス抜き孔は、脱バインダ工程の際にバインダ分解ガスを抜くための構造として機能したものである。よって、セラミック基板本体中のバインダ残量は極めて少なく、機械的強度等に優れた多層セラミック基板となっている。
手段1の多層セラミック基板は、表面及び裏面を有する板状のセラミック基板本体を構成要素としている。セラミック基板本体は、複数のセラミック層を積層してなるものである。ここでセラミック基板本体の主材料となるセラミックの具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が挙げられる。このほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が挙げられる。
セラミック基板本体は板状であって、平面視で例えば矩形状を呈している。セラミック基板本体の寸法は特に限定されるべきではないが、例えば一辺の長さが50mm以上かつ厚さが3mm以上であってもよい。即ち、基板がこのように大型化した場合にはバインダが抜け難くなることから、複数のガス抜き孔を設ける意義が大きくなるからである。
多層セラミック基板を構成する複数の内層電極は、セラミック基板本体内に形成されていて、具体的にはセラミック層同士の界面に配置されている。複数の内層電極を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合には、内層電極形成用材料として、さらに銅や銀などの使用が可能となる。複数の内層電極の数やレイアウトは特に限定されず、任意に設定することができる。
多層セラミック基板を構成する複数の表面側端子はセラミック基板本体の表面上に配置され、複数の裏面側端子はセラミック基板本体の裏面上に配置される。表面側端子及び裏面側端子は、ニッケル、モリブデン、タングステン、チタン等のようにセラミックと同時に焼結しうる金属を用いて同時焼成により形成されてもよいほか、セラミックの焼成後に各種方法(例えばスパッタ、めっき、CVD、印刷等)により別個に形成されてもよい。表面側端子及び裏面側端子の数やレイアウトは、その多層セラミック基板の用途に応じて適宜設定される。例えば、多層セラミック基板がIC検査装置用の多層セラミック基板である場合には、検査対象であるICの端子に対応した数及びレイアウトとなるように複数の表面側端子が形成される。
多層セラミック基板を構成する複数の導通用ビア導体は、セラミック基板本体の厚さ方向に延びる複数のビア孔内に配置されている。ここでビア孔は、セラミック基板本体の表面及び裏面のうちの少なくともいずれかにおいて開口している。従って、そのビア孔内に形成された導通用ビア導体の端面は、セラミック基板本体の表面及び裏面のうちの少なくともいずれかと面一の状態になっている。複数の導通用ビア導体は、異なる層にある導体間の導通を図るための構造物であって、具体的には、表面側端子と裏面側端子との間、内層電極と表面側端子との間、あるいは内層電極と裏面側端子との間を電気的に接続している。
複数のビア孔の基板厚さ方向に垂直な断面の形状は特に限定されないが、例えば略円形状であることがよく、その場合における内径は0.10mm以上0.30mm以下であることがよい。また、複数のビア孔のピッチ(即ち、隣接する複数のビア孔同士の中心間距離)は特に限定されないが、例えば1.0mm以上2.0mm以下に設定される。なお、多層セラミック基板の用途にもよるが、複数のビア孔は等しいピッチで格子状に配置されることがよい。
複数の導通用ビア導体を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、導通用ビア導体の形成用材料として、さらに銅や銀などの使用が可能となる。
セラミック基板本体において複数の導通用ビア導体間のスペースには、複数のガス抜き孔が形成されている。かかる複数のガス抜き孔は、セラミック基板本体の厚さ方向に延びている。また、複数のガス抜き孔は、セラミック基板本体の表面及び裏面の少なくともいずれにおいて開口している。
複数のガス抜き孔の基板厚さ方向に垂直な断面の形状及び内径は特に限定されないが、生産性向上及び製造コスト低減の観点から、複数のビア孔の形状及び内径と等しくなるように設定されることが好ましい。従って、例えば複数のビア孔の断面が略円形状かつ内径が0.10mm以上0.30mm以下である場合には、複数のガス抜き孔の断面も略円形状かつ内径が0.10mm以上0.30mm以下とすることが好適である。また、複数のガス抜き孔のピッチ(即ち、隣接する複数のガス抜き孔同士の中心間距離)は特に限定されないが、生産性向上及び製造コスト低減の観点から、複数のビア孔のピッチと等しくなるように設定されることが好ましい。従って、例えば複数のビア孔のピッチが例えば1.0mm以上2.0mm以下である場合には、複数のガス抜き孔のピッチも1.0mm以上2.0mm以下とすることが好適である。
複数のガス抜き孔は例えばメタライズ金属等の充填材で埋められた充填孔であってもよく、あるいは何も埋められていない非充填孔であってもよい。メタライズ金属等からなる充填材は焼成前において完全に緻密な状態ではなく、粒子間に隙間があるため、そこをバインダ分解ガスが通過できるからである。ここで、充填孔を採用する利点は、非充填孔を採用した場合に比べて基板の機械的強度の向上が図りやすい点である。ここで、充填材として上述した導通用ビア導体の形成用材料を用いれば、製造コスト高を回避することができる。非充填孔を採用する利点は、充填孔を採用した場合に比べてバインダ分解ガスの通過抵抗を小さくできる点である。従って、この場合には脱バインダ性を確実に向上させることができる。
複数のガス抜き孔は複数のセラミック層を貫通することで複数層にわたり連続していることが好適であるが、必ずしも複数層にわたり連続していなくてもよい。複数のガス抜き孔を内層にて非連続にした場合、例えば内層にて導体層を引き回す際にガス抜き孔が邪魔にならないので、導体配線の設置を容易に行うことができる。
また、複数のガス抜き孔は、セラミック基板本体の表面上における複数の表面側端子がある位置、裏面上における複数の裏面側端子がある位置を避けて配置されることが好ましい。仮に表面側端子や裏面側端子に対応してガス抜き孔を配置してしまうと、表面側端子や裏面側端子がガス抜き孔から抜け出そうとするバインダ分解ガスを妨げてしまう可能性があり、好ましくないからである。
また、上記課題を解決するための別の手段(手段2)としては、手段1の多層セラミック基板の製造方法であって、積層体表面及び積層体裏面を有し、複数の未焼結セラミック層を積み重ねた構造のセラミック積層体本体と、前記セラミック積層体本体内に形成された内層電極形成層と、前記セラミック積層体本体の厚さ方向に延びる複数のビア孔内に配置され、前記内層電極形成層と電気的に接続する複数の導通用ビア導体形成部とを備え、複数の導通用ビア導体形成部間のスペースに、前記セラミック積層体本体の厚さ方向に延び、かつ、前記積層体表面及び前記積層体裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されているセラミック積層体を準備する積層体準備工程と、前記セラミック積層体を加熱して前記セラミック積層体中に含まれるバインダを除去する脱バインダ工程とを含むことを特徴とする多層セラミック基板の製造方法がある。
従って、手段2の製造方法によると、積層体準備工程において複数の導通用ビア導体形成部間のスペースにあらかじめ複数のガス抜き孔が設けられ、この状態でセラミック積層体に対する脱バインダ工程が実施される。それゆえ、脱バインダ工程において発生するバインダ分解ガスは、そのガス抜き孔を通って基板外部に抜け出ることができる。このため、基板サイズが大きくても、比較的短時間の脱バインダ工程によって、確実にかつ効率よくセラミック中からバインダを除去することができる。以上のように、本実施形態の製造方法によれば、基板サイズが大きくても脱バインダ工程の長時間化を伴うことなくセラミック中からバインダを確実に除去でき、上記の優れた多層セラミック基板を効率よく得ることができる。
[第1実施形態]
以下、本発明の多層セラミック基板及びその製造方法を具体化した第1実施形態を図1〜図5に基づき詳細に説明する。
図1〜図3に示す本実施形態の多層セラミック基板10は、複数箇所にICが形成されたシリコンウェハの電気検査を行うための装置の一部に使用される部品である。多層セラミック基板10を構成するセラミック基板本体11は、複数のセラミック層(深部セラミック層14と浅部セラミック層15)を積層してなるアルミナの焼結体であって、平面視で略正方形状の外形を呈する板状物である。この多層セラミック基板10は比較的大型の基板であって、一辺の長さが65mm以上250mm以下に設定され、かつ厚さが3mm以上6mm以下に設定されている。なお、多層セラミック基板10の表面12は、使用時において検査対象であるウェハ(図示略)側に向けて配置されるようになっている。
セラミック基板本体11の内部において、セラミック層14,14同士の界面には、タングステンのメタライズ層からなる複数の内層電極31が形成されている。また、セラミック基板本体11の表面12上には、複数の表面側端子21がほぼ全域にわたって格子状に形成されている。同様にセラミック基板本体11の裏面13上には、複数の裏面側端子22がほぼ全域にわたって格子状に形成されている(図1参照)。複数の表面側端子21上には、ウェハ上に形成された各ICの端子群に対して当接可能な金属製のプローブピン(図示略)がそれぞれ取り付けられる。一方、複数の裏面側端子22上には、通常この種のプローブピンは取り付けられないが、必要に応じて外部接続端子用のピン(図示略)を取り付けた構成としてもよい。なお、本実施形態においては複数の表面側端子21及び複数の裏面側端子22は、タングステンのメタライズ層ではなく、複数種の導電性金属薄膜を積層してなる構造となっている。表面側端子21及び裏面側端子22の平面視での形状は円形状であって、その直径は0.3mm〜0.5mm程度に設定されている。
セラミック基板本体11において表面側端子21及び裏面側端子22が形成された箇所の内部には、セラミック基板本体11の厚さ方向に延びる複数のビア孔41が形成されている。これらのビア孔41の基板厚さ方向に垂直な断面の形状は円形状であり、その内径は0.15mmに設定されている。図3では、表面12及び裏面13の両方にて開口するビア孔41が示されているが、表面12のみまたは裏面13のみにて開口するビア孔41が存在していてもよい。そして、複数のビア孔41内には、タングステンのメタライズからなる導通用ビア導体42が配置されている。導通用ビア導体42のうち表面12側にて露出する端面は、表面側端子21と接合されている。導通用ビア導体42のうち裏面13側にて露出する端面は、裏面側端子22と接合されている。また、導通用ビア導体42はセラミック基板本体11の内部において内層電極31と接合されている。従って、複数の導通用ビア導体42によって、表面側端子21と裏面側端子22との間、内層電極31と表面側端子21との間、あるいは内層電極31と裏面側端子22との間が電気的に接続されている。
セラミック基板本体11において複数の導通用ビア導体42,42間のスペース43には、セラミック基板本体11の厚さ方向に延びる複数のガス抜き孔61が形成されている。このようなガス抜き孔61は、セラミック基板本体11のほぼ全域にわたって均等に存在するとともに、表面12上にて複数の表面側端子21がある位置、裏面13上にて複数の裏面側端子22がある位置を避けて配置されている。各々のガス抜き孔61は、複数の深部セラミック層14及び浅部セラミック層15を貫通することで複数層にわたり連続して形成されている。従って、各々のガス抜き孔61は、セラミック基板本体11の表面12及び裏面13の両方において開口した状態となっている。
これらのガス抜き孔61の基板厚さ方向に垂直な断面の形状は円形状であり、その内径は0.15mmに設定されている。つまり、複数のガス抜き孔61は、複数のビア孔41と形状及びサイズが等しくなっている。また、複数のガス抜き孔61のピッチは、複数のビア孔41のピッチと等しく、約1.8mmに設定されている。隣接するガス抜き孔61−ビア孔41間のピッチは、約1.3mmに設定されている。
次に、上記の多層セラミック基板10の製造方法を図4,図5に基づいて説明する。
(1)積層体準備工程
この製造方法では、積層体準備工程を行って所望構造のセラミック積層体110を準備するが、具体的には以下のようにする。
a)まず、セラミック原料であるアルミナ粉末、有機溶剤、有機バインダ等をポットで湿式混合することにより、グリーンシート114,115(未焼結セラミック層)の形成に用いるスラリーを得る。次に、このグリーンシート形成用スラリーを原料とし、従来周知のキャスティング装置を用いて、所定のシートの上に同スラリーを薄く均一な厚さでキャスティングする。その後、シート状にキャスティングされたスラリーを加熱乾燥し、グリーンシートを形成する。このようなシート成形法に代えて、プレス成形法により同様のグリーンシートを作製することもできる。なお、グリーンシートは所定の長さにカットされ、複数枚のグリーンシート114,115とされる。
b)次に、このようにして得られた複数枚のグリーンシート114,115に対し、レーザー照射加工、パンチング加工、ドリリング加工等による穴明けを行って、所定の位置に複数の貫通孔を多数形成する。ここで後に深部セラミック層14となるべきグリーンシート114及び浅部セラミック層15となるべきグリーンシート115には、ビア孔41の形成位置及びガス抜き孔61の形成位置の両方に貫通孔が形成される。本実施形態では、後にビア孔41またはガス抜き孔61となるべき貫通孔を同じ工程にて形成していることから、工数が増加することもなく、生産性向上及び製造コスト低減を達成しやすくなる。
c)次に、穴明け後のグリーンシート114,115に対し、あらかじめ用意しておいた内部電極形成用のタングステンペーストを従来周知のペースト印刷装置を用いてパターン印刷する。その結果、後に内層電極31となるべき内層電極形成層131が所定位置に形成される。また、あらかじめ用意しておいたビア導体形成用のタングステンペーストを従来周知のペースト圧入充填装置を用いて、ビア孔41となるべき貫通孔内に圧入充填する。その結果、ビア孔41内に後に導通用ビア導体42となるべき導通用ビア導体形成部142が形成される。本実施形態では、ガス抜き孔61となるべき貫通孔に当該タングステンペーストが充填されないようにするため、例えばマスクを用いて充填作業を行う。なお、ペーストパターン印刷及びペースト圧入充填の順序は逆にしてもよい。
d)ペースト乾燥後、複数枚のグリーンシート114の外側にグリーンシート115を積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシート114,115を圧着、一体化してセラミック積層体110を形成する。その結果、複数の導通用ビア導体形成部142間のスペース43に、複数のガス抜き孔61が形成されたセラミック積層体110が得られる(図4参照)。各々のガス抜き孔61は、セラミック積層体本体111の厚さ方向に延びているとともに、積層体表面112及び積層体裏面113の両方において開口した状態となっている。
e)上述したa〜dの手順に代え、先にグリーンシート114,115のシート圧着工程を実施し、その後でセラミック積層体110にビア孔41を貫通形成し、そこにタングステンペーストの圧入充填を行ってもよい。
(2)脱バインダ工程
積層体準備工程の後、セラミック積層体110を大気中にて200〜300℃で20〜60時間加熱することで脱脂を行い、セラミック積層体110中に含まれるバインダを分解除去する。そして、この工程にて発生したバインダ分解ガスは、ガス抜き孔61を通過して基板外部に抜け出ることができ、その結果としてセラミック積層体110内におけるバインダ残量が徐々に少なくなる。ちなみに、脱脂時間はとりわけ長時間に設定しているわけではなく、通常どおりで足りる。
脱脂後、セラミック積層体110を焼成装置に移し、アルミナが焼結しうる温度(約1600℃)で約24時間加熱して焼成を行う。その結果、アルミナ及びペースト中のタングステンが同時焼結する(図5参照)。この焼成により、グリーンシート114,115がセラミック層14,15となり、導通用ビア導体形成部142が導通用ビア導体42となり、内層電極形成層131が内層電極31となる。なお、セラミック積層体110は、焼結により緻密化して機械的強度が高くなる。また、セラミック積層体110には好適な電気的特性(絶縁特性)が付与される。
(3)研磨工程
この後、焼結したセラミック積層体110(多層セラミック基板10)の表面12及び裏面13を従来周知の表面研磨装置を用いて研磨し、表面12及び裏面13の平坦度を高くする。本実施形態では、平坦度が150μm以下かつ表面粗さRaが0.5μm以下となるように研磨を行う。
(4)端子形成工程
研磨工程後、セラミック基板本体11の表面12にて露出する導通用ビア導体42の表面側端面の上に、導通用ビア導体42の直径よりも大きい円形状の表面側端子21をそれぞれ形成する。同様に、セラミック基板本体11の裏面13にて露出する導通用ビア導体42の裏面側端面の上に、導通用ビア導体42の直径よりも大きい円形状の裏面側端子22をそれぞれ形成する。その具体的な手順を以下に示す。
まず、セラミック基板本体11の表面12の全体及び裏面13の全体に、導電性金属からなる1層または2層以上の下地金属層を形成する。下地金属層として使用可能な金属の例を挙げると、チタン、モリブデン、クロム、コバルト、タングステン、ニッケル、タンタル、ニオブ等がある。本実施形態ではチタン及びモリブデンからなる2層構造の下地金属層を選択するとともに、これらをスパッタで形成している。次いで、下地金属層上に所定のめっきレジストを設けた状態で電解銅めっきを行って銅めっき層を形成した後、そのめっきレジストを除去し、さらにエッチングを行って下地金属層の露出部分を除去する。その結果、導通用ビア導体42の表面側開口部及び裏面側開口部に対応した箇所に、チタンスパッタ層、モリブデンスパッタ層及び銅めっき層からなる複数の積層金属部が形成される。次に、電解ニッケルめっきを行って積層金属部を覆うニッケルめっき層を形成し、さらに電解金めっきを行ってニッケルめっき層を覆う金めっき層を形成する。その結果、複数の表面側端子21及び複数の裏面側端子22を備える多層セラミック基板10が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の多層セラミック基板10は、セラミック基板本体11における複数の導通用ビア導体42間のスペース43に、複数のガス抜き孔61を設けた構造を有している。これら複数のガス抜き孔61は、脱バインダ工程の際にバインダ分解ガスを抜くための構造として機能したものである。よって、セラミック基板本体11中のバインダ残量は極めて少なく、機械的強度及び電気的特性(絶縁特性)に優れた多層セラミック基板10となっている。また、複数のガス抜き孔61は、平面視でほぼ均等に点在しているため、例えば平面視で連続しているガス抜き溝とは異なり、特定の部位に大きな応力が集中しにくいという利点がある。このことも機械的強度の向上に寄与している。
(2)本実施形態の製造方法によると、積層体準備工程において複数の導通用ビア導体形成部142間のスペース43にあらかじめ複数のガス抜き孔61が設けられ、この状態でセラミック積層体110に対する脱バインダ工程が実施される。それゆえ、脱バインダ工程において発生するバインダ分解ガスは、そのガス抜き孔61を通って基板外部に抜け出ることができる。このため、基板サイズが大きくても、比較的短時間の脱バインダ工程によって、確実にかつ効率よくセラミック中からバインダを除去することができる。以上のように、本実施形態の製造方法によれば、基板サイズが大きくても脱バインダ工程の長時間化を伴うことなくセラミック中からバインダを確実に除去でき、上記の優れた多層セラミック基板10を効率よく得ることができる。
[第2の実施形態]
次に、第2の実施形態の多層セラミック基板10A及びその製造方法について以下に説明する。
第1の実施形態の多層セラミック基板10では複数のガス抜き孔61が非充填孔であったのに対し、本実施形態の多層セラミック基板10Aでは、複数のガス抜き孔61がその内部にメタライズ金属層54を充填してなる充填孔となっている。ここでは、メタライズ金属層54として、導通用ビア導体42と同じ導電性金属(即ちタングステン)が選択されている。
このような多層セラミック基板10Aは、基本的に第1の実施形態と同様の製造方法を経て製造することが可能である。特に本実施形態では、積層体準備工程にてビア導体形成用のタングステンペーストを圧入充填する際に、併せて当該ペーストをガス抜き孔61となるべき貫通孔内にも圧入充填するようにしている。従って、わざわざ2種類のペーストを用意する必要がなく、生産性低下及び製造コスト高を回避することができる。
なお、充填材であるタングステンペーストは焼成前において完全に緻密な状態ではなく、その粒子間にはいくぶん隙間が存在している。よって、脱バインダ工程を実施した場合には、その隙間をバインダ分解ガスが通過することができ、バインダを十分に除去することができる。
[第3の実施形態]
次に、第3の実施形態の多層セラミック基板10B及びその製造方法について以下に説明する。
図7に示されるように、本実施形態の多層セラミック基板10Bは、ガス抜き孔61A,61Bの構造が第1の実施形態のときと若干異なっている。即ち、第1の実施形態においてはガス抜き孔61がセラミック層14,15の全層にわたり連続していたのに対し、本実施形態ではガス抜き孔61A,61Aが非連続状態になっている。このような構造を採った場合、その非連続部分を何らかの導体の形成のために利用することが可能となる。ここでは、内層にある非連続部分にファンアウト用の導体配線71を配置しているが、その引き回しの際にガス抜き孔61A,61Aが邪魔にならないので、導体配線71の設置を比較的容易に行うことができる。また、同じく図7に示されるガス抜き孔61B,61Bも非連続状態になっている。
なお、本発明は上記の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内において任意に変更することができる。
・本発明の製造方法はサイズの大きい多層セラミック基板の製造方法として具体化されるばかりでなく、サイズの比較的小さい多層セラミック基板の製造方法として具体化されてもよい。
・上記各実施形態では、加工容易性の観点から、ビア孔41及びガス抜き孔61,61A,61Bの断面形状を円形状としたが、それ以外の形状(例えば長方形状、正方形状、六角形状、楕円形状など)にすることも許容される。
・第2の実施形態では、ビア導体形成用のタングステンペーストを充填材として用いてそれをガス抜き孔61内にも充填したが、タングステン以外の金属を含むペーストをガス抜き孔61内に充填するようにしてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)表面及び裏面を有する板状のセラミック基板本体と、前記表面上に配置された複数の表面側端子と、前記裏面上に配置された複数の裏面側端子と、前記セラミック基板本体内に形成された内層電極と、前記セラミック基板本体の厚さ方向に延びる複数のビア孔内に配置され、前記表面側端子と前記裏面側端子との間、前記内層電極と前記表面側端子との間、あるいは前記内層電極と前記裏面側端子との間を電気的に接続する複数の導通用ビア導体とを備え、複数の導通用ビア導体間のスペースに、前記セラミック基板本体の厚さ方向に延び、かつ、前記表面及び前記裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されるとともに、前記複数のガス抜き孔が前記複数の導通用ビア導体と同程度の密度で点在していることを特徴とする多層セラミック基板。
(2)上記(1)に記載の多層セラミック基板の製造方法であって、積層体表面及び積層体裏面を有し、複数の未焼結セラミック層を積み重ねた構造のセラミック積層体本体と、前記セラミック積層体本体内に形成された内層電極形成層と、前記セラミック積層体本体の厚さ方向に延びる複数のビア孔内に配置され、前記内層電極形成層と電気的に接続する複数の導通用ビア導体形成部とを備え、複数の導通用ビア導体形成部間のスペースに、前記セラミック積層体本体の厚さ方向に延び、かつ、前記積層体表面及び前記積層体裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されるとともに、前記複数のガス抜き孔が前記複数の導通用ビア導体と同程度の密度で点在しているセラミック積層体を準備する積層体準備工程と、前記セラミック積層体を加熱して前記セラミック積層体中に含まれるバインダを除去する脱バインダ工程とを含むことを特徴とする多層セラミック基板の製造方法。
本発明を具体化した第1の実施形態の多層セラミック基板を示す概略底面図。 図1の多層セラミック基板を示す部分拡大底面図。 第1の実施形態の多層セラミック基板を示す要部拡大断面図。 第1の実施形態の多層セラミック基板の製造方法を説明するための要部拡大断面図。 第1の実施形態の多層セラミック基板の製造方法を説明するための要部拡大断面図。 第2の実施形態の多層セラミック基板を示す要部拡大断面図。 第3の実施形態の多層セラミック基板を示す要部拡大断面図。
符号の説明
10,10A,10B…多層セラミック基板
11…セラミック基板本体
12…表面
13…裏面
15…セラミック層
21…表面側端子
22…裏面側端子
31…内層電極
41…ビア孔
42…導通用ビア導体
43…スペース
61,61A,61B…ガス抜き孔
54…充填材としてのメタライズ金属層
110…セラミック積層体
111…セラミック積層体本体
112…積層体表面
113…積層体裏面
114,115…未焼結セラミック層
131…内層電極形成層
142…導通用ビア導体形成部

Claims (7)

  1. 表面及び裏面を有する板状のセラミック基板本体と、
    前記表面上に配置された複数の表面側端子と、
    前記裏面上に配置された複数の裏面側端子と、
    前記セラミック基板本体内に形成された内層電極と、
    前記セラミック基板本体の厚さ方向に延びる複数のビア孔内に配置され、前記表面側端子と前記裏面側端子との間、前記内層電極と前記表面側端子との間、あるいは前記内層電極と前記裏面側端子との間を電気的に接続する複数の導通用ビア導体と
    を備え、複数の導通用ビア導体間のスペースに、前記セラミック基板本体の厚さ方向に延び、かつ、前記表面及び前記裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されていることを特徴とする多層セラミック基板。
  2. 前記複数のビア孔及び前記複数のガス抜き孔は、厚さ方向に垂直な断面の形状が略円形状であり、かつ、内径が0.10mm以上0.30mm以下であることを特徴とする請求項1に記載の多層セラミック基板。
  3. 前記複数のビア孔及び前記複数のガス抜き孔は、等しいピッチで格子状に配置されていることを特徴とする請求項1または2に記載の多層セラミック基板。
  4. 一辺の長さが50mm以上かつ厚さが3mm以上であることを特徴とする請求項1乃至3のいずれか1項に記載の多層セラミック基板。
  5. 前記複数のガス抜き孔は充填材で埋められていない非充填孔であること特徴とする請求項1乃至4のいずれか1項に記載の多層セラミック基板。
  6. 前記複数のガス抜き孔は充填材で埋められた充填孔であること特徴とする請求項1乃至4のいずれか1項に記載の多層セラミック基板。
  7. 請求項1乃至6のいずれか1項に記載の多層セラミック基板の製造方法であって、
    積層体表面及び積層体裏面を有し、複数の未焼結セラミック層を積み重ねた構造のセラミック積層体本体と、
    前記セラミック積層体本体内に形成された内層電極形成層と、
    前記セラミック積層体本体の厚さ方向に延びる複数のビア孔内に配置され、前記内層電極形成層と電気的に接続する複数の導通用ビア導体形成部と
    を備え、複数の導通用ビア導体形成部間のスペースに、前記セラミック積層体本体の厚さ方向に延び、かつ、前記積層体表面及び前記積層体裏面の少なくともいずれかにおいて開口する複数のガス抜き孔が形成されているセラミック積層体を準備する積層体準備工程と、
    前記セラミック積層体を加熱して前記セラミック積層体中に含まれるバインダを除去する脱バインダ工程と
    を含むことを特徴とする多層セラミック基板の製造方法。
JP2006247408A 2006-09-12 2006-09-12 多層セラミック基板及びその製造方法 Withdrawn JP2008071843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006247408A JP2008071843A (ja) 2006-09-12 2006-09-12 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006247408A JP2008071843A (ja) 2006-09-12 2006-09-12 多層セラミック基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008071843A true JP2008071843A (ja) 2008-03-27

Family

ID=39293199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006247408A Withdrawn JP2008071843A (ja) 2006-09-12 2006-09-12 多層セラミック基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008071843A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081425A1 (ja) * 2010-12-13 2012-06-21 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2014131015A (ja) * 2012-11-30 2014-07-10 Kyocera Corp セラミック焼結体、これを用いた流路部材ならびに半導体検査装置および半導体製造装置
WO2020045495A1 (ja) * 2018-08-30 2020-03-05 京セラ株式会社 セラミックス構造体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321898A (ja) * 1986-07-16 1988-01-29 富士通株式会社 多層セラミツク回路基板の製造方法
JPH03241788A (ja) * 1990-02-20 1991-10-28 Matsushita Electric Ind Co Ltd 多層基板
JPH0745956A (ja) * 1993-07-29 1995-02-14 Ibiden Co Ltd 多層セラミックス基板の製造方法
JPH10294561A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 高脱バインダ性多層配線基板およびその製法
JP2004087989A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP2004253512A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321898A (ja) * 1986-07-16 1988-01-29 富士通株式会社 多層セラミツク回路基板の製造方法
JPH03241788A (ja) * 1990-02-20 1991-10-28 Matsushita Electric Ind Co Ltd 多層基板
JPH0745956A (ja) * 1993-07-29 1995-02-14 Ibiden Co Ltd 多層セラミックス基板の製造方法
JPH10294561A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 高脱バインダ性多層配線基板およびその製法
JP2004087989A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP2004253512A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 多層配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081425A1 (ja) * 2010-12-13 2012-06-21 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2012129238A (ja) * 2010-12-13 2012-07-05 Tokuyama Corp セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
CN102986024A (zh) * 2010-12-13 2013-03-20 株式会社德山 陶瓷通孔基板、金属化陶瓷通孔基板、它们的制造方法
US9215801B2 (en) 2010-12-13 2015-12-15 Tokuyama Corporation Via-holed ceramic substrate, metallized via-holed ceramic substrate, and method for manufacturing the same
JP2014131015A (ja) * 2012-11-30 2014-07-10 Kyocera Corp セラミック焼結体、これを用いた流路部材ならびに半導体検査装置および半導体製造装置
WO2020045495A1 (ja) * 2018-08-30 2020-03-05 京セラ株式会社 セラミックス構造体
JPWO2020045495A1 (ja) * 2018-08-30 2021-08-26 京セラ株式会社 セラミックス構造体
JP7242684B2 (ja) 2018-08-30 2023-03-20 京セラ株式会社 セラミックス構造体

Similar Documents

Publication Publication Date Title
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
JP3716832B2 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
EP1986231A1 (en) Metallized ceramic board incorporating lead and package
JP4639174B2 (ja) ウェハ電気検査装置用の多層セラミック基板及びその製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP2006319314A (ja) 回路基板および回路基板の製造方法
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2008071843A (ja) 多層セラミック基板及びその製造方法
JP2006156470A (ja) 素子搭載用基板およびその製造方法
JP4957117B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JP5184924B2 (ja) 多層セラミック基板及びその製造方法
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP4616230B2 (ja) Ic検査装置用基板
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2005093846A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
JP4711667B2 (ja) セラミック基板の製造方法
JP2011018783A (ja) 多層セラミック基板の製造方法
JP2005268692A (ja) 多層基板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2009152352A (ja) 電子部品検査治具用多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20091222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101018