JP2009152352A - 電子部品検査治具用多層セラミック基板の製造方法 - Google Patents

Abstract

【課題】電子部品の電極端子の微細化および電子部品集合体の大型化に対応可能な高寸法精度、高強度の電子部品検査治具用多層セラミック基板を得る。
【解決手段】第１のセラミックグリーンシート１１を第１の温度で焼成して第１の焼成済み基板１２を作製した後、焼成済み基板１２にビアホール１３を形成し、次いで、ビアホール１３に前記第１の温度より低い第２の温度で焼成可能な導電ペースト１４を充填する工程（ａ）と、前記第２の温度で焼成可能な第２のセラミックグリーンシート１６Ａ〜１６Ｄを積層した積層体の一主面に、導電ペースト１４を充填した第１の焼成済み基板１２を積層して複合積層体を得る工程（ｂ）と、前記複合積層体を前記第２の温度で焼成する工程（ｃ）と、前記焼成した複合積層体の第１の焼成済み基板１２の非積層側表面に電極２１を形成する工程（ｄ）とを有する電子部品検査治具用多層セラミック基板１００の製造方法である。
【選択図】図１

Description

本発明は、電子部品検査治具用多層セラミック基板の製造方法に関する。

従来より、電子部品の一つであるＩＣ（Integrated Circuit）の導通や機能等を検査するために、ＩＣの各端子にプローブを接触させて検査を行うＩＣ検査用治具が用いられている。この種のＩＣ検査用治具としては、多層セラミック基板の一方の面にプローブ用電極を設け、他方の面にビアを介してプローブ用電極に電気的に接続される電極を設けたものが知られている。前記多層セラミック基板においては、ＩＣ端子の繰り返し接触に耐え得る高い強度とＩＣ端子とブローブとを確実に接触させ得る高い寸法精度が要求される。

近時、ＩＣの微細化に伴いＩＣ端子のサイズや間隔が縮小化する傾向がある一方、シリコンウエハの大型化が進み、最近では１２インチ（約３００ｍｍ）サイズのウエハが出現してきている。そして、ＩＣ検査は、このように大型化したシリコンウエハ単位で行う要求が高まっている。このため、多層セラミック基板に要求される特性はますます厳しくなってきており、ＩＣの微細化およびウエハの大型化に十分対応可能な高い寸法精度と高い強度を有する多層セラミック基板が求められてきている。

一般に、ＩＣ検査用治具に用いる多層セラミック基板は、導電性ペーストを充填、塗付したセラミックグリーンシートを複数枚積層し、一体に焼成することにより製造されている。しかしながら、このような方法では、焼成時の各セラミックグリーンシートの収縮にバラツキが生じるため、ＩＣ端子への接続に必要な寸法精度を得ることが困難であった。

そこで、より高い寸法精度を得るため、いわゆる無収縮焼成技術と称する製造技術が提案されてきている（例えば、特許文献１、２参照。）。この技術は、焼成したセラミック基板に未焼成のセラミックグリーンシートを積層した後、一体に焼成するもので、焼成したセラミック基板がセラミックグリーンシートの収縮時のＸＹ方向（平面方向）への収縮を抑制するため、高い寸法精度が得られると考えられる。

しかしながら、これらの技術では、焼成セラミック基板に積層されたセラミックグリーンシートのＸＹ方向の収縮は抑制されるものの、次のような問題があった。すなわち、特許文献１に記載された方法では、焼成したセラミック基板の作製にあたり、第１のセラミックグリーンシートにビアホールを形成した後に焼成を行っている。このため、第１のセラミックグリーンシートはＸＹ方向に収縮しながら焼結するため、高い寸法精度が得られない。その結果、得られた焼成セラミック基板に第２のセラミックグリーンシートを積層して焼成しても、得られる基板の寸法精度は必ずしも十分ではない。また、特許文献２においても、焼成したセラミック基板にビアホールを形成する方法についての記載はなく、焼成したセラミック基板自体の寸法精度については言及されていない。

このように、近時要求されているような高い強度と高い寸法精度を有する多層セラミック基板を製造する技術は未だ確立されていない。
特開２００２−３４４１３８号公報 特開２００３−１５８３７５号公報

本発明は、上記従来技術の課題に対処してなされたものであり、ＩＣ等の電子部品の電極端子の微細化およびウエハ等の電子部品集合体の大型化に十分対応可能な高い寸法精度と高い強度を有する電子部品検査治具用多層セラミック基板を製造することができる方法を提供することを目的とする。

（１）請求項１の発明（電子部品検査治具用多層セラミック基板の製造方法）は、第１のセラミックグリーンシートを第１の温度で焼成して第１の焼成済み基板を作製した後、前記第１の焼成済み基板に第１のビアホールを形成し、次いで、この第１のビアホールに、前記第１の温度より低い第２の温度で焼成可能な導電ペーストを充填する工程（ａ）と、前記第２の温度で焼成可能な第２のセラミックグリーンシートまたは該第２のセラミックグリーンシートを複数枚積層した積層体の一主面に、前記導電ペーストを充填した第１の焼成済み基板を積層して複合積層体を得る工程（ｂ）と、前記複合積層体を前記第２の温度で焼成する工程（ｃ）と、前記焼成した複合積層体の前記第１の焼成済み基板の非積層側表面に電極を形成する工程（ｄ）とを有することを特徴とする。

本発明では、第１の焼成済み基板に第１のビアホールを形成するので、ビアホールの位置および形状が高寸法精度となる。また、このように高寸法精度のビアホールを有する第１の焼成済み基板に第２のセラミックグリーンシートを積層して焼成するため、得られる多層セラミック基板全体の寸法精度も高いものとなる。さらに、第１の焼成済み基板に形成した第１のビアホールの充填する導電ペーストとして、Ａｇ、Ｃｕなどの低抵抗金属系材料を使用することが可能になり、検査精度の向上、消費電力の低減を図ることができる。

（２）請求項２の発明は、前記第１の温度が１３５０℃以上であり、かつ、前記第２の温度が８００〜１０００℃であることを特徴とする。

本発明では、第１の焼成済み基板を焼成する第１の温度と、第２のセラミックグリーンシートと第１の焼成済み基板を積層した複合積層体を焼成する第２の温度を例示したものであり、第１の温度が１３５０℃以上であり、かつ、第２の温度が８００〜１０００℃であると、高強度、高寸法精度で、かつ、ビア抵抗の小さいＩＣ検査治具用多層セラミック基板を容易かつ確実に得ることができる。

（３）請求項３の発明は、前記工程（ｂ）において、予め前記第１の焼成済み基板に充填された導電ペーストは焼成されていることを特徴とする。

本発明では、第１の焼成済み基板に充填された導電ペーストを予め焼成するので、異なった組成および収縮挙動の導体ペーストを第１の焼成済み基板に配置することができ、より信頼性および電気特性の高い導体を配置することが可能となる。

（４）請求項４の発明は、前記第１のビアホールの形成は、レーザ加工により行うことを特徴とする。

本発明では、第１の焼成済み基板の所望の位置に、所望の形状、大きさの第１のビアホールを容易にかつ経済的に形成することができる。

（５）請求項５の発明は、前記第１のビアホールの径が、３０μｍ以上、１００μｍ以下であることを特徴とする。

本発明では、第１のビアホールの径が、３０μｍ以上、１００μｍ以下であるので、ＩＣの微細化に十分に対応可能なビアおよび配線パターンを形成することができる。第１のビアホールの径が３０μｍ未満では、下層に設けられるビアとの僅かな位置ずれによっても接続不良が生ずるおそれがあり、また、ビアホールへの導体の充填も困難になる。また、第１のビアホールの径が１００μｍを超えると、微細な電極パターンを形成することが困難になり、ＩＣの微細化に十分に対応することができなくなる。

（６）請求項６の発明は、前記第１の焼成済み基板の厚みが、０．１ｍｍ以上、０．５ｍｍ以下であることを特徴とする。

本発明では、第１の焼成済み基板の厚みが、０．１ｍｍ以上、０．５ｍｍ以下であるので、第２のセラミックグリーンシートまたはその積層体への積層が容易であるとともに、ビアホールの形成、特にレーザ加工によるビアホールの形成が容易である。第１の焼成済み基板の厚みが０．１ｍｍ未満では、第２のセラミックグリーンシートまたはその積層体への積層が困難になる。また、第１の焼成済み基板の厚みが０．５ｍｍを超えると、所望の大きさ、形状のビアホールの形成が困難になる。

（７）請求項７の発明は、前記導電ペーストは、Ａｇ、Ｃｕ、Ａｕ、ＰｄおよびＰｔの群から選ばれる少なくとも１種を含むことを特徴とする。

本発明では、第１のビアホールに充填される導電ペーストが、Ａｇ、Ｃｕ、Ａｕ、ＰｄおよびＰｔの群から選ばれる少なくとも１種を含んでいるので、第１の焼成済み基板に低抵抗のビア導体を形成することができ、これにより検査精度の向上、消費電力の低減を図ることができる。

（８）請求項８の発明は、前記工程（ｂ）において、前記第１の焼成済み基板に形成された第１のビアホールと連通し、かつ、前記第２の温度で焼成可能な導体ペーストが充填された第２のビアホールを有する第２のセラミックグリーンシートが積層されることを特徴とする。

本発明では、焼成後の第２のセラミックグリーンシートに、第１の焼成済み基板に形成されるビアと電気的に確実に接続されたビアを形成することができる。

本発明によれば、ＩＣ（電子部品）の端子電極パターンの微細化およびウエハ（電子部品集合体）の大型化に十分対応可能な高い寸法精度と高い強度を有する電子部品検査治具用多層セラミック基板を製造することができる。

以下、本発明を実施するための形態について、図面を参照して説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。

（第１の実施形態）
図１は本発明の第１の実施形態に係る電子部品（ＩＣ）検査治具用多層セラミック基板の製造方法の工程を示す断面図である。

まず、図１（ａ）に示すように、第１の温度で焼成可能な第１のセラミックグリーンシート１１を用意する。第１の温度は、強度の高い基板を得る観点から、１３５０℃以上であることが好ましく、１３５０〜１６００℃であることがより好ましい。具体的には、アルミナ粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）に、アクリル樹脂（バインダ）、トルエン等の溶剤、およびＤＯＰ（ジオクチルフタレート）等の可塑剤を加え、十分に混合してセラミックスラリーとした後、このスラリーにドクターブレード法を適用して第１のセラミックグリーンシート１１を得る。

次に、図１（ｂ）に示すように、この第１のセラミックグリーンシート１１を、第１の温度、具体的には１４００℃で焼成して第１の焼成済み基板１２を得る。この第１の焼成済み基板１２の厚みは、０．１ｍｍ以上、０．５ｍｍ以下であることが好ましく、０.１５ｍｍ以上、０.３ｍｍ以下であることがより好ましい。厚みが、０．１ｍｍ未満では強度が不十分となって、後述する第２のセラミックグリーンシートとの積層作業が困難になる。また、厚みが０．５ｍｍを超えると、後述するビアホールの形成が困難になる。

次に、図１（ｃ）に示すように、第１の焼成済み基板１２に、レーザを照射して貫通孔であるビアホール（第１のビアホール）１３を形成する。レーザによるビアホール１３の形成には、ＣＯ_２レーザやエキシマレーザ等の気体レーザ、ＹＡＧレーザやＹＶＯ_４レーザ等の固体レーザを用いることができるが、特にこれらに限定されるものではない。また、レーザ加工によらず、ブラスト加工やドリル加工等も適用可能である。しかしながら、ブラスト加工では、微細なビアホール１３の形成が困難であり、一方、ドリル加工では多額の加工費用がかかり非経済的である。このような観点からレーザ加工が好ましい。

第１のビアホール１３の径は、後述する実験からも明らかなように、３０μｍ以上、１００μｍ以下であることが好ましく、５０μｍ以上、８５μｍ以下であることがより好ましい。第１のビアホール１３の径が、３０μｍ未満では導電ペーストの充填性が不良になり、信頼性の高い電気的接続が困難になるおそれがある。また、後述する第２のセラミックグリーンシートに形成されるビアや配線層との位置合わせに非常に高い精度が要求されるようになり、僅かな位置ずれで電気的接続が得られないおそれが生ずる。また、厚みが１００μｍを超えると、微細化されたＩＣへの対応が困難になる。

次に、図１（ｄ）に示すように、第１のビアホール１３に、第１の温度より低温の第２の温度で焼成可能な導電ペースト１４を充填した後、図１（ｅ）に示すように、この導電ペーストを充填した第１の焼成済み基板１２を加熱し、導電ペースト１４を焼成してビア（第１のビア）１５を形成する。第２の温度は、８００〜１０００℃であることが好ましい。ここで、「第１の温度より低温の第２の温度で焼成可能な導電ペースト」とは、第１の温度と第２の温度との間に融点を有する金属粉末を含んでいる導電ペーストをいう。本発明においては、このような条件を満足するもののなかでも、得られるＩＣ検査治具用多層セラミック基板の検査精度の向上や消費電力の低減等の観点から、低抵抗の金属、例えばＡｇ、Ｃｕ、Ａｕ、ＰｄおよびＰｔの群から選ばれる少なくとも１種を含む導電ペーストの使用が好ましい。

次に、図１（ｆ）に示すように、第１の焼成済み基板１２の一方の面に、１枚乃至複数枚（図面の例では４枚）の、第２の温度、好ましくは８００〜１０００℃の温度で焼成可能な第２のセラミックグリーンシート１６Ａ〜１６Ｄを積層する。

具体的には、ＳｉＯ_２、Ａｌ_２Ｏ_３およびＢ_２Ｏ_３を主成分とするホウケイ酸系ガラス粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）と、アルミナ粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）（両成分の重量比１：１）に、アクリル樹脂（バインダ）、トルエン等の溶剤、およびＤＯＰ（ジオクチルフタレート）等の可塑剤を加え、十分に混合してセラミックスラリーとした後、このスラリーにドクターブレード法を適用して第２のセラミックグリーンシート１６Ａ〜１６Ｄを得る。そして、これらの第２のセラミックグリーンシート１６Ａ〜１６Ｄに、パンチングによりビアホール（第２のビアホール）１７を形成し、この第２のビアホール１７に導電ペースト１４を充填する。また、各第２のセラミックグリーンシート１６Ａ〜１６Ｄの表面に、導電ペースト１４と同様な導電ペーストを用いて配線パターン１８を印刷する。その後、各第２のセラミックグリーンシート１６Ａ〜１６Ｄを、第１の焼成済み基板１２の一方の面に順次積層し、複合積層体を得る。第２のセラミックグリーンシート１６Ａ〜１６Ｄを予め積層して積層体とし、これを第１の焼成済み基板１２の一方の面に積層するようにしてもよい。

次に、図１（ｇ）に示すように、上記複合積層体を第２の温度、具体的には８５０℃、１時間で焼成する。この焼成により第２のセラミックグリーンシート１６Ａ〜１６Ｄは、内部にビア（第２のビア）１９が形成された第２の焼成済み基板２０Ａ〜２０Ｄとなる。なお、加圧しながら焼成することも可能である。また、第１の焼成済み基板１２に充填した導電ペースト１４を予め焼成せず、この工程で焼成するようにしてもよい。

次に、図１（ｈ）に示すように、焼成した複合積層体の両面または第１の焼成済み基板１２の表面、つまり非積層面に、スパッタリング、蒸着、電解メッキ、無電解メッキ等により、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉ、Ａｕ等からなる電極２１を形成する。具体的には、スパッタリングにより、Ｔｉ層およびＣｕ層を形成し、次いで、電解メッキによりＣｕ層、Ｎｉ層およびＡｕ層を形成する。これにより、ＩＣ検査治具用多層セラミック基板１００が完成する。

次に、本実施形態により得られた電子部品（ＩＣ）検査治具用多層セラミック基板１００の使用方法を図２を用いて説明する。

図２に模式的に示すように、上記多層セラミック基板１００は、ＩＣ２２の検査に用いられるＩＣ検査用治具２３の基板として用いられ、その一方の表面に形成された電極２１に端子（プローブ）２４が設けられる。

ＩＣ２２の検査を行う場合、それらの端子２４をＩＣ２２の端子２５に接触させ、多層セラミック基板１００の他方の表面の電極２１に、ＩＣ電気特性検査装置２６を接続し、ＩＣ２２の検査を行う。

本実施形態においては、第１の焼成済み基板１２にビアホール１３を形成するため、第１の焼成済み基板１２自体（特に、ビア１５の位置や形状）が高寸法精度となる。さらに、この高寸法精度の第１の焼成済み基板１２に第２のセラミックグリーンシート１６Ａ〜１６Ｄを積層して焼成するため、得られる多層セラミック基板１００も高寸法精度となる。したがって、第１の焼成済み基板１２の一方の表面に形成された電極２１に端子（プローブ）２４を介してＩＣ２２の端子２５を接触させて検査する場合に、電極２１とＩＣ２２の端子２５と確実に電気的に接続させることができる。

また、第１の焼成済み基板１２が、アルミナ成分９５重量％という高強度基板からなるため、プローブを介したＩＣ端子２５との繰り返し接触にも十分耐えることができる。

（第２の実施形態）
図３は、本発明の第２の実施形態に係るＩＣ検査治具用多層セラミック基板の製造方法の工程を示す断面図である。ここでは、重複する説明を避けるため、第１の実施形態と共通する点については説明を省略し、相違点を中心に説明する。

本実施形態においては、まず、図３（ａ）に示すように、第１の実施形態と同様な材料を用いて２枚の第１のセラミックグリーンシート１１Ａ、１１Ｂを作製する。

次に、図３（ｂ）に示すように、これらの２枚の第１のセラミックグリーンシート１１Ａ、１１Ｂを焼成して、２枚の第１の焼成済み基板１２Ａ、１２Ｂを得る。

次に、図３（ｃ）に示すように、各第１の焼成済み基板１２Ａ、１２Ｂにビアホール（第１のビアホール）１３を形成する。

次に、図３（ｄ）に示すように、第１のビアホール１３に導電ペースト１４を充填した後、図３（ｅ）に示すように、この導電ペースト１４を充填した各第１の焼成済み基板１２Ａ、１２Ｂを加熱し、導電ペースト１４を焼成してビア１５を形成する。なお、第１の実施形態の場合と同様、導電ペースト１４の焼成は後の工程で行ってもよい。

次に、図３（ｆ）に示すように、２枚の第１の焼成済み基板１２Ａ、１２Ｂと、１枚乃至複数枚（図面の例では４枚）の第２のセラミックグリーンシート１６Ａ〜１６Ｄを、第１の焼成済み基板１２Ａ、１２Ｂが第２のセラミックグリーンシート１６Ａ〜１６Ｄの両側に配置されるように積層し、複合積層体を得る。

次に、図３（ｇ）に示すように、上記複合積層体を加圧焼成し、さらに、図３（ｈ）に示すように、焼成した複合積層体の片面または両面に電極２１を形成する。これにより、ＩＣ検査治具用多層セラミック基板２００が完成する。

本実施形態においては、第１の実施形態と同様の効果を得ることができるうえに、第２のセラミックグリーンシート１６Ａ〜１６Ｄの両側に第１の焼成済み基板１２Ａ、１２Ｂを配置して焼成しているので、第２のセラミックグリーンシート１６Ａ〜１６Ｄ焼成時の変形がより抑制され、ビア１５，１９による電気的接続の信頼性をさらに向上させることができる。

なお、本実施形態では、第２のセラミックグリーンシート１６Ａ〜１６Ｄの両側に第１の焼成済み基板１２、つまり、同じ材料、同じ方法で作製された焼成済み基板を配置しているが、一方に第１の焼成済み基板１２を配置し、他方に第１の焼成済み基板１２と異なる材料、方法で作製された第３の焼成済み基板を使用することも可能である。しかしながら、本発明の目的のためには、第２の温度より少なくとも高い温度、好ましくは第１の焼成済み基板１２の場合と同様、１３５０℃以上の温度で焼成された基板を使用することが好ましい。また、このような基板に形成されたビアホールに充填する導電ペーストも、ビアの低抵抗化のためには、導電ペースト１４として例示したような低抵抗の導電ペーストを用いることが好ましい。

次に、本発明の効果を確認するために行った実験およびその結果について記載する。
（実験）
第１の焼成済み基板の厚み／第１の焼成済み基板に設けられたビアホール径の多層セラミック基板の特性（電気接続信頼性および検査用端子（電極）の接着性）に与える影響を調べる実験を行った。

本実験では、表１に示すような第１の焼成済み基板の厚み等の異なる１３種のＩＣ検査治具用多層セラミック基板（試料Ｎｏ．１〜１３）を作製した。
［試料Ｎｏ．１の作製］
アルミナ粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）１ｋｇおよびアクリル樹脂（バインダ）１２０ｇをアルミナ製ポットに入れ、さらに適当量のＭＥＫ（メチルエチルケトン）およびＤＯＰ（可塑剤）を加え、５時間混合してセラミックスラリーを得た。得られたセラミックスラリーを用いてドクターブレード法により厚み０．３０ｍｍのセラミックグリーンシート（第１のセラミックグリーンシート）を得た。

次いで、上記第１のセラミックグリーンシート２枚を１４００℃で１０時間加熱し焼成した。これらの各焼成済み基板（第１の焼成済み基板）に対し、ＣＯ_２レーザを用いて８５μｍ径のビアホールを所要数形成した後、それらのビアホールにＡｇ系導電ペーストを充填し、９００℃で０.５時間加熱して導電ペーストを焼成した。

また、ＳｉＯ_２、Ａｌ_２Ｏ_３およびＢ_２Ｏ_３を主成分とするホウケイ酸系ガラス粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）と、アルミナ粉末（平均粒径３μｍ、比表面積１．０ｍ^２／ｇ）とを、重量比で１：１、総量で１ｋｇとなるように秤量してアルミナ製ポットに入れ、さらに適当量のＭＥＫ（メチルエチルケトン）およびＤＯＰ（可塑剤）を加え、５時間混合してセラミックスラリーを得た。得られたセラミックスラリーを用いてドクターブレード法により厚み０．１５ｍｍのセラミックグリーンシート（第２のセラミックグリーンシート）を得た。

上記第２のセラミックグリーンシート２０枚にそれぞれパンチングにより所要数のビアホールを形成し、このビアホールにＡｇ系導電ペーストを充填するとともに、同種の導電ペーストを用いて常法により配線パターンを形成した。

これらの２０枚の第２のセラミックグリーンシートを積層し、さらにその両面に、導電ペーストを充填し焼成した第１の焼成済み基板を積層して複合積層体とした後、８５０℃で１時間加熱焼成した。

焼成後の複合積層体の両面を研磨した後、スパッタリングと電解メッキにより電極（縦２ｍｍ×横２ｍｍ×厚み０.０１ｍｍ）を形成し、ＩＣ検査治具用多層セラミック基板を製造した。

［試料Ｎｏ．２〜１３の作製］
第１の焼成済み基板の製造に用いる原料粉末の種類、グリーンシートの厚み、ビアホール径、および、導体材料を、表１に示すように変えた以外は試料Ｎｏ．１の場合と同様にしてＩＣ検査治具用多層セラミック基板を製造した。なお、原料粉末として、Ｎｏ．８では、窒化珪素（平均粒径１μｍ、比表面積７ｍ^２／ｇ）を、Ｎｏ．９では、ムライト（平均粒径２μｍ、比表面積５ｍ^２／ｇ）を、その他のＮｏ．２〜７およびＮｏ．１０〜１３では、Ｎｏ．１と同様のアルミナを用いた。

［特性評価］
得られたＩＣ検査治具用多層セラミック基板の特性評価を下記に示す方法で行った。結果を表１に併せ示す。
（ａ）電気接続信頼性
ＩＣ検査治具用多層セラミック基板の両面に設けた電極間の導通を確認し、導通が得られた電極の割合を調べた。
（ｂ）電極の接着性
ＩＣ検査治具用多層セラミック基板の一方の面に設けた電極に銅ワイヤーを半田付けし、これを２０ｍｍ／ｍｉｎで引っ張り、基板が破壊したときの荷重（ピール強度）を測定した。

表１から明らかなように、ビアホール径が３０μｍ以上、１００μｍ以下で、かつ、第１の焼成済み基板の厚みが０．１ｍｍ以上、０．５ｍｍ以下である場合に、特に良好な結果が得られている。

なお、本発明は以上説明した実施形態等に何ら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施し得ることはいうまでもない。

本発明の第１の実施形態に係るＩＣ検査治具用多層セラミック基板の製造方法の工程を示す断面図である。 多層セラミック基板を用いたＩＣ検査用治具の使用方法を模式的に示す図である。 本発明の第２の実施形態に係るＩＣ検査治具用多層セラミック基板の製造方法の工程を示す断面図である。

符号の説明

１１，１１Ａ，１１Ｂ…第１のセラミックグリーンシート、１２，１２Ａ，１２Ｂ…第１の焼成済み基板、１３…（第１の）ビアホール、１４…導電ペースト、１５…（第１の）ビア、１６Ａ〜１６Ｄ…第２のセラミックグリーンシート、１７…（第２の）ビアホール、１９…（第２の）ビア、２０Ａ〜２０Ｄ…第２の焼成済み基板、２１…電極、１００，２００…ＩＣ検査治具用多層セラミック基板。

Claims (8)

1. 第１のセラミックグリーンシートを第１の温度で焼成して第１の焼成済み基板を作製した後、前記第１の焼成済み基板に第１のビアホールを形成し、次いで、この第１のビアホールに、前記第１の温度より低い第２の温度で焼成可能な導電ペーストを充填する工程（ａ）と、
   前記第２の温度で焼成可能な第２のセラミックグリーンシートまたは該第２のセラミックグリーンシートを複数枚積層した積層体の少なくとも一主面に、前記導電ペーストを充填した第１の焼成済み基板を積層して複合積層体を得る工程（ｂ）と、
   前記複合積層体を前記第２の温度で焼成する工程（ｃ）と、
   前記焼成した複合積層体の前記第１の焼成済み基板の非積層側表面に電極を形成する工程（ｄ）と
   を有することを特徴とする電子部品検査治具用多層セラミック基板の製造方法。
2. 前記第１の温度が１３５０℃以上であり、かつ、前記第２の温度が８００〜１０００℃であることを特徴とする請求項１記載の電子部品検査治具用多層セラミック基板の製造方法。
3. 前記工程（ｂ）において、予め前記第１の焼成済み基板に充填された導電ペーストは焼成されていることを特徴とする請求項１または２記載の電子部品検査治具用多層セラミック基板の製造方法。
4. 前記第１のビアホールの形成は、レーザ加工により行うことを特徴とする請求項１乃至３のいずれか１項記載の電子部品検査治具用多層セラミック基板の製造方法。
5. 前記第１のビアホールの径が、３０μｍ以上、１００μｍ以下であることを特徴とする請求項１乃至４のいずれか１項記載の電子部品検査治具用多層セラミック基板の製造方法。
6. 前記第１の焼成済み基板の厚みが、０．１ｍｍ以上、０．５ｍｍ以下であることを特徴とする請求項１乃至５のいずれか１項記載の電子部品検査治具用多層セラミック基板の製造方法。
7. 前記導電ペーストは、Ａｇ、Ｃｕ、Ａｕ、ＰｄおよびＰｔの群から選ばれる少なくとも１種を含むことを特徴とする請求項１乃至６のいずれか１項記載の電子部品検査治具用多層セラミック基板の製造方法。
8. 前記工程（ｂ）において、前記第１の焼成済み基板に形成された第１のビアホールと連通し、かつ、前記第２の温度で焼成可能な導体ペーストが充填された第２のビアホールを有する第２のセラミックグリーンシートが積層されることを特徴とする請求項１乃至７のいずれか１項記載の電子部品検査治具用多層セラミック基板の製造方法。

Images