JP5461902B2 - 電気検査用基板及びその製造方法 - Google Patents

電気検査用基板及びその製造方法 Download PDF

Info

Publication number
JP5461902B2
JP5461902B2 JP2009155263A JP2009155263A JP5461902B2 JP 5461902 B2 JP5461902 B2 JP 5461902B2 JP 2009155263 A JP2009155263 A JP 2009155263A JP 2009155263 A JP2009155263 A JP 2009155263A JP 5461902 B2 JP5461902 B2 JP 5461902B2
Authority
JP
Japan
Prior art keywords
substrate
green sheet
electrical inspection
thermal expansion
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009155263A
Other languages
English (en)
Other versions
JP2010271296A (ja
Inventor
裕之 高橋
千絵 本田
達哉 加藤
智英 山田
茂 多賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009155263A priority Critical patent/JP5461902B2/ja
Publication of JP2010271296A publication Critical patent/JP2010271296A/ja
Application granted granted Critical
Publication of JP5461902B2 publication Critical patent/JP5461902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、例えば、表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能で、しかも、広範囲な温度域(−50〜150℃)での検査においても、回路が形成されたシリコンウェハーの寸法の伸びや収縮に対して、同様な挙動を取ることが可能な多層セラミック基板を用いた電気検査用基板及びその製造方法に関するものである。
近年、IC検査として、シリコンウェハー単位で検査を行う要求が多くなっており、特に、シリコンウェハーの大型化が進む現在では、φ300mm(12inch)のウェハー対応が必要となっている。
また、これらのシリコンウェハーを検査するに当たっては、測定治具にICとコンタクトするような接続端子を形成する必要があり、この接続端子は繰り返し接触するために、強度が必要となる。
更に、最近では、シリコンウェハーの電気検査を行う際に、ウェハー状態で合格品として保証されているKGD(Known Good Die)の必要性が言われている。
このKGDを得る工程として、ウェハー状態で、バーンイン検査(熱及び電気的負荷をかけての選別試験)を行うことが必須となってくる。
しかし、現在使用されているシリコンウェハーの電気検査用治具(ウェハー検査用治具/プローブガード)では、その熱膨張係数がシリコンウェハーとは大きく異なることから、温度が異なった条件で検査を行おうとすると、その温度での熱膨張により、ウェハー検査用治具とシリコンウェハーとの間で寸法の乖離が生じ、シリコンウェハー上のパッドにウェハー検査用治具の接続端子が接触できないといった状態が発生する。
そのため、シリコンウェハーとウェハー検査用治具では、それぞれの熱膨張係数のある程度の調整(合わせ込み)が重要となる。
一方、ウェハー検査用治具内の電気検査用基板に形成される接続端子の繰り返し接触に対する密着強度を確保する上で、セラミック基板を用いた電気検査用基板が要求されるが、通常の製造方法においては、焼成時の収縮バラツキにより、シリコンウェハー上のパッドへの接続に必要な寸法精度を得ることが難しい。
寸法精度を求めるセラミック基板の製造方法としては、無収縮焼成技術が知られている。この無収縮焼成技術とは、グリーンシートの上下面に、グリーンシートが焼成する温度では焼結しない拘束層となるセラミックシートを積層することで、焼成した際に、前記拘束層となるセラミックシートがグリーンシートの収縮時のXY方向(平面方向)への収縮を抑制し、高い寸法精度を実現する手法である。
そして、上述した熱膨張係数の合わせ込み及び高寸法精度を有するセラミック基板を達成するためには、例えば低熱膨張のフィラーを有し、且つ、無収縮焼成技術を適用可能な低温焼成セラミックが有効であると考えられる。
この様な問題に関して、これまでは、低熱膨張化を達成させるためのセラミック組成の検討(特許文献1〜3参照)や、低温焼成セラミックの高寸法精度化(特許文献4参照)の検討がなされていた。
特開昭63−107095号公報 特開2006−232645号公報 特開2006−284541号公報 特許第2617643号公報
しかしながら、従来は、上述の様な部分的な検討はなされていたものの、低熱膨張で、かつ、高寸法精度に必須な無収縮技術を適用するのに最適な低温焼成セラミック組成などの検討や、それを用いた電気検査用基板に用いる多層セラミック基板の検討はなされていないのが現状である。
本発明は、上述した課題を解決するためになされたものであり、例えば、シリコンウェハー上のパッドとの接続に関して十分な寸法精度を有し、なおかつ、検査温度域が広い試験等の場合でも、シリコンウェハー上のパッドと基板上に形成された接続端子との接触不良を無くすことが可能な電気検査用基板及びその製造方法を提供することを目的とする。
(1)前記課題を解決するための本発明(電気検査用基板)は、多層セラミック基板と該多層セラミック基板の表面に形成された電極とを備えた電気検査用基板であって、前記多層セラミック基板は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有するとともに、ムライト及びホウケイ酸系ガラスを含むセラミック層で構成され、前記ホウケイ酸系ガラス中にアルカリ金属の酸化物を0.5〜1.5質量%含むことを特徴とする。
まず、本発明において、多層セラミック基板の熱膨張係数の範囲を前記の様に設定した理由を説明する。
シリコンウェハーの電気検査においては、通常、−50〜150℃の温度範囲にて検査が行われるが、この温度範囲にてシリコンウェハーとシリコンウェハーの電気検査用治具(ウェハー検査用治具)の電気検査用基板の熱膨張係数の差が小さいことが望ましい。
特に、バーンイン検査においては、シリコンウェハーのみが加熱され、その輻射熱によってウェハー検査用治具が熱せられることから、必然的にシリコンウェハーの方がウェハー検査用治具より高温となる。そのため、ウェハー検査用治具の電気検査用基板の熱膨張係数をシリコンウェハーと同じとした場合には、ウェハー検査用治具とシリコンウェハーの収縮又は膨張の挙動が合わなくなることから、ウェハー検査用治具に用いられる電気検査用基板には、所定の上限の範囲内でシリコンウェハーよりも大きな熱膨張係数を持つ必要がある。
具体的には、最も低い温度である−50℃においては、電気検査用基板を構成する多層セラミック基板の熱膨張係数の範囲が、0ppm/℃<α1−α2≦1.5ppm/℃であり、最も高い温度である150℃においては、この範囲が、0.5ppm/℃≦α1−α2≦2.5ppm/℃である。特に、高温時(150℃)に、α1がα2より2.5ppm/℃より大きくなると、シリコンウェハーとウェハー検査用治具に温度差があるとは言え、シリコンウェハーとウェハー検査用治具との熱膨張挙動に乖離が生じ、パッド上へ接続端子を当てることができる寸法より逸脱するので、この様に設定している。なお、低温時(−50℃)についても、同様なことが言える。
ここで、本発明の範囲をグラフで示すと、例えば図1のようになる。本発明の範囲は、グレーで示す範囲、即ち、(温度[℃]、熱膨張係数の差[α1−α2])で示される各座標A(−50、0)、E(−50、2.5)、C(150、2.5)、F(150、0.5)で囲まれる範囲である。また、より好ましい範囲は、同様に、各座標A(−50、0)、B(−50、1.5)、C(150、2.5)、D(150、0.5)で囲まれる範囲(図1の斜線で示す範囲)である。また、同図において、本発明相当品とは本発明の範囲内の1例であり、従来品とは本発明の範囲外の1例である。更に、各温度における熱膨張係数とは、図2に示す様に、温度変化による寸法変化率の各温度における傾き、即ち各温度での接線の傾きを計算したもの(瞬時熱膨張係数)である。なお、同図の試験片とは、電気検査用基板(縦20mm×横4mm×厚み3mm)ないしはシリコンウェハーのロッドの一部(縦20mm×横4.5mm×厚み4.5mm)である。
従って、本発明の電気検査用基板を、シリコンウェハーの電気検査用治具の基板として用いることにより、シリコンウェハーのパッドとの電気的接続の観点からも十分な寸法精度を有する。また、検査等の際に温度を変更した場合でも、シリコンウェハーのパッドと電気検査用基板に形成された接続端子とが、電気的接続不良無く接続することができる。
つまり、本発明の電気検査用基板は、多層セラミック基板の表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能であり、しかも、バーンインテストのような広範囲の温度領域で行う検査においても、回路が形成されたシリコンウェハーの寸法の伸び縮みに対して、同様な挙動を取ることが可能である。従って、本発明の電気検査用基板は、シリコンウェハーの電気検査用治具の基板として極めて好適なものである。
た、本発明では、多層セラミック基板、ムライト(3Al・2SiO)及びホウケイ酸系ガラスを含むセラミック層で構成され、そのホウケイ酸系ガラス中にアルカリ金属の酸化物(例えば、NaO、KO)を0.5〜1.5質量%含んでいる。
つまり、低熱膨張のムライト及び低温焼成が可能なホウケイ酸系ガラスを含むことにより、低熱膨張及び低温焼成(例えば800〜950℃の焼成温度)可能な電気検査用基板を実現できる。
また、ホウケイ酸系ガラス中に含まれるアルカリ金属の酸化物の含有量を0.5質量%以上とすることにより、ガラスの粘度が過大にならず、例えば加圧焼成を行った場合のガラスの流動性の低下による、緻密化の阻害や焼結温度の上昇を防止できる。また、その含有量を1.5質量%以下とすることにより、内部導体である例えばAgのマイグレーションによる短絡の発生を防止できる。
更に、低熱膨張材であるムライトをフィラー(マトリックス中に分散している骨材)として含有させることにより、−50〜150℃の平均熱膨張係数を3.0〜4.0ppm/℃の範囲とし、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とを、0ppm/℃<α1−α2≦2.5ppm/℃の関係に設定することができる。
ここで、前記ムライト及びホウケイ酸系ガラスの含有量としては、95質量%以上が挙げられるが、ムライト及びホウケイ酸系ガラスのみをセラミック材料とすることが好ましい。なお、ムライトは主結晶である。
ホウケイ酸系ガラスとしては、例えばSiO2−Al23−B23−CaOを採用でき、その含有量(セラミックに対する割合)としては、55〜80体積%の範囲を採用できる。
アルカリ金属の酸化物の例えばNaO、KOの含有量としては、ホウケイ酸系ガラス中、例えばNaO:0.5質量%、KO:0.5質量%を採用できる。
)更に、本発明では、前記アルカリ金属の酸化物のLiOを、0.1質量%以下としてもよい。
つまり、ホウケイ酸系ガラス中のLi2Oの含有量を、0.1質量%以下とすることにより、導体成分であるAgによるマイグレーションが生じ難くなり、電気的信頼性が高くなる。
)その上、本発明では、前記ムライトの含有量を、セラミック全体に対して20〜45体積%(好ましくは35〜45体積%)としてもよい。
つまり、ムライトの含有量を20体積%以上とすることにより、多層セラミック基板の機械的強度を高くすることができる。また、ムライトの含有量を45体積%以下とすることにより、ガラス成分を十分に含有できるので、1000℃以下の低温での焼成が容易になり、例えばAg系の低抵抗導体の同時焼成を容易に行うことができる。
なお、3点曲げの抗折強度(JIS R1601)が200MPa以上である場合には、シリコンウェハーの電気検査用治具を用いて繰り返し検査を行ったときにも、シリコンウェハーの電気検査用治具の接続端子の密着強度や、電気検査用基板自体の機械的強度が十分であり、高い信頼性を確保することができるので好適である。
)また、本発明では、前記多層セラミック基板の内部導体として、Ag、Ag/Pt合金、及びAg/Pd合金のいずれか一種を採用できる。
この導体を使用することにより、低温(例えば800〜950℃)での同時焼成を容易に行うことができる。
)本発明(電気検査用基板の製造方法)は、前記請求項1〜4のいずれか1項に記載の電気検査用基板の製造方法であって、ムライト及びホウケイ酸系ガラスを主成分とする低温焼成セラミックの第1グリーンシートを形成する工程と、前記第1グリーンシートに導体を形成する工程と、前記導体を形成した第1グリーンシートを、所定枚積層してグリーンシート多層体を形成する工程と、前記グリーンシート多層体の両面に、前記第1グリーンシートの焼成温度では焼結しない材質からなる第2グリーンシートを積層して、複合グリーンシート多層体を形成する工程と、前記複合グリーンシート多層体を加圧しながら焼成する工程と、前記焼成後の第2グリーンシートからなる未焼結層を除去し多層セラミック基板を形成する工程と、前記多層セラミック基板の表面に導体を形成する工程と、を有することを特徴とする。
シリコンウェハーの電気検査用治具(ウェハー検査用治具)に用いられる電気検査用基板は、電気的及び機械的特徴などの点から、厚い多層セラミック基板(3mm〜7mm厚)が用いられるのが好ましい。これは、3mmより薄いと、多層セラミック基板の強度が不十分になり、7mmより厚いと、IC検査用治具に組み付けられるスペースが必要以上に大きくなり、検査装置内への取付が困難となるからである。こういった基板においては、基板内に厚み方向に対して1/2以上の長さで導体(層間接続導体)が連続する構造を有するものが多い。
この様な場合には、加圧を施さない無収縮焼成においては、拘束層のみではセラミックのXY方向の収縮挙動を抑制できない上、基板が厚く、層間接続導体もその分長くなることから、層間接続導体である例えばAg系導体とセラミックとの収縮挙動の差による影響がより大きくなり、間隙やクラック等が発生する。
そのためにも、こういった厚く、かつ、基板中に厚み方向に長い層間接続導体を形成した多層セラミック基板を、寸法精度良く作成するために、加圧を施しながら焼成を行う加圧無収縮焼成技術が必要となる。
そこで、本発明者等は、加圧しながら焼成を行う加圧無収縮焼成技術を適用することを目的に、その製造方法に適した上で、例えばバーンイン検査に必要な熱膨張係数及びウェハー検査用治具に適した基板強度を実現するための研究を行い、本発明を完成した。
従って、本発明によれば、上述した加圧無収縮焼成により、例えば3mm以上の厚みを有する電気検査用基板を、隙間やクラックの発生を抑制するとともにその変形も抑制して、好適に製造することができる。
この様にして製造された電気検査用基板を、ウェハー検査用治具の基板として用いた場合には、シリコンウェハーのパッドとの電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、シリコンウェハーのパッドと電気検査用基板上に形成された接続端子とが、電気的接続不良無く接続することが可能である。
ここで、本発明で使用する多層セラミック基板の材料としては、請求項1〜4のいずれかに記載の発明で使用する材料を用いる。具体的には、第1グリーンシートとしては、請求項1〜4のいずれかに記載の発明のセラミック材料を用いる。また、第2グリーンシートとしては、第1グリーンシートが焼結する温度では焼結しない、例えばアルミナ、ムライト、マグネシアを採用することができる。
なお、ホウケイ酸系ガラスとしては、800℃〜1000℃の間で結晶化しないガラスを使用することが望ましい。これは、加圧焼成を実施する際に、焼成途中で結晶化が起こるようなガラスを使用すると、結晶が生成する部分での局所的なガラスの流動性の変化が生じ、加圧焼成の際の加圧力によるガラスの流動を妨げ、内部応力を発生させることにより、基板強度の信頼性を低下させる恐れがあるからである。
また、低温焼成の焼成温度としては、800〜950℃が挙げられる。なお、「複合グリーンシート多層体を加圧しながら焼成する工程」では、前記焼成温度で焼成されるが、そのときは、第1グリーンシートのみが焼成され、拘束シートである第2グリーンシートは未焼結の状態となる。
更に、前記導体としては、例えばAg、Ag/Pd、Ag/Ptを採用できる。
)また、本発明では、前記焼成時に加える圧力として、0.1〜0.5MPaを採用できる。
ここでは、例えばセラミックの変形が少ない好ましい圧力を例示している(図11(a)及び図12(b)〜(d)参照)。
それに対して、加える圧力が0.1MPa未満の場合、厚い基板(例えば3mm以上)では、その厚み方向の略中心部でのXY方向の収縮を抑制することができず、焼成後に寸法バラツキやクラック等の欠陥を生じさせるばかりでなく、厚み方向の長さがセラミック厚みの1/2以上である層間接続導体(ビア)との収縮挙動差が大きくなり、間隙やクラックが発生することがある(図11(b)参照)。更に、ビアの内側への湾曲が大きくなり、ビアの外側に間隙が発生することがある(図12(a)参照)。
また、加える圧力が0.5MPaを超える場合には、焼成時にガラスが軟化した際の収縮しようとする力に対して、加える圧力が過大となり、基板が大きく変形する(つぶれる)ことがある(図11(c)参照)。更に、ビアの外側への湾曲が過大になり、配線の断線が発生することがある(図12(e)及び図13参照)。
本発明の熱膨張係数の範囲を示す説明図である。 本発明の各温度における熱膨張係数の定義を説明するための説明図である。 実施例の電気検査用基板を模式的に示す断面図である。 実施例の電気検査用基板の基板表面の一部を示す平面図である。 IC検査用基板の使用方法を示す説明図である。 実施例の電気検査用基板の製造方法の一部を示す説明図である。 実施例の電気検査用基板の製造方法の一部を示す説明図である。 検査パッドとの整合性を調べるための方法を示す説明図である。 ビア湾曲量の測定のための試料を作製するための方法を示す説明図である。 ビア湾曲量の測定方法を示す説明図である。 加圧力を違えて行った実験結果を示す説明図である。 加圧力を違えて行ったビアの状態の実験結果を示す説明図である。 ビアの湾曲による断線の状態を示す説明図である。
以下、本発明の実施例を、図面を参照しながら説明する。
a)まず、本実施例の電気検査用基板を、図3及び図4に基づいて説明する。
図3に示す様に、本実施例の電気検査用基板1は、ガラスセラミック層3が板厚方向に複数積層された多層セラミック基板4(例えば厚さ5mm×縦300mm×横300mmの直方体の焼結体)と、該多層セラミック基板4の表面に形成された電極5とを有する。
前記ガラスセラミック層3は、例えばガラス成分とセラミック成分との混合物を、例えば800〜1050℃程度の低温にて焼成した低温焼成のガラスセラミックで構成されている。
詳しくは、各ガラスセラミック層3は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなり、ホウケイ酸系ガラス中にアルカリ金属の酸化物(Na2O及び/又はK2O)を0.5〜1.5質量%含んでいる。
なお、ここでは、アルカリ金属の酸化物中のLi2Oは0.1質量%以下であり、フィラーとして添加されるムライトは、20〜45体積%である。
また、前記多層セラミック基板4は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃である特性を有している。
多層セラミック基板4の表裏面には、前記電極5が形成されており、この電極5は、Ti/Cu/Ni/Au層を順に積み重ねた構造を有している。また、多層セラミック基板4の内部(詳しくは各ガラスセラミック層3の境界部分)には、内部配線層7が形成されている。更に、多層セラミック基板4の表面の電極5と裏面の電極5とを、内部配線層7を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体(ビア)9が形成されている。
従って、図4に示す様に、多層セラミック基板4の表面には、多数の電極5が露出している。
なお、電極5を構成する導体としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた物を採用でき、内部配線層7やビア9を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な、Ag、Ag/Pt合金、Ag/Pd合金などの導体が使用できる。
また、図5に示す様に、上述した構成の多層セラミック基板4上の電極5には、導電性のプローブ(接続端子)11が接続されてIC検査用治具(シリコンウェハーの電気検査用治具)13が構成される。
このIC検査用治具13は、例えばφ300mm(12inch)のシリコン(Si)ウェハー15に対応したものであり、(各ICを切り出す前の)シリコンウェハー15におけるICの端子17にプローブ11が接触することにより、一度に多数のICの検査を行うことが可能である。
b)次に、本実施例の電気検査用基板1の製造方法を、図6及び図7に基づいて詳細に説明する。
(1)まず、セラミック原料粉末として、平均粒径:3μm、比表面積:2.0m2/gのSiO2、Al23、B23を主成分とするホウケイ酸系ガラス粉末と、平均粒径:2μm、比表面積:3.0m2/gのムライト粉末とを用意した。
更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で50:50、総量1000g投入するとともに、アクリル樹脂を120g投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、3時間混合することにより、セラミックスラリーを得た。
得られたセラミックスラリーを用いて、ドクターブレード法により、図6(a)に示す様に、厚み0.15mmの(各ガラスセラミック層3用の)第1グリーンシート21を作製した。
(2)また、前記第1グリーンシート21を作製する工程とは別に、拘束シート(第2グリーンシート)23を作製するために、セラミック原料粉末として、平均粒径:2μm、比表面積:1m2/gのアルミナ粉末を用意した。
更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてDOP、溶剤としてMEKを用意した。
そして、前記第1グリーンシート21と同様に、アルミナ製のポットに、アルミナ粉末を1000g、アクリル樹脂を120g投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤(MEK)と可塑剤(DOP)を投入し、3時間混合してスラリーを得た。
このスラリーを用いて、ドクターブレード法により、図6(b)に示す様に、厚み0.30mmの第2グリーンシート23を作製した。
(3)次に、図6(c)に示す様に、前記第1グリーンシート21に、パンチによって、直径0.12mmのビアホール25を形成した。
(4)次に、図6(d)に示す様に、ビアホール25に、例えばAg系ペーストを充填し、(ビア9となる)充填部27を形成した。
(5)また、図6(e)に示す様に、第1グリーンシート21の表面の必要な箇所に、Ag系ペーストを用いて、印刷によって(内部配線層7となる)導電パターン29を形成した。
(6)次に、図6(f)に示す様に、上述した様にして製造した各第1グリーンシート21を、順次積層してグリーンシート多層体31を形成するとともに、グリーンシート多層体31の両側に第2グリーンシート23を積層して、複合グリーンシート多層体33を形成した。
(7)次に、図7(a)に示す様に、プレス機(図示せず)にて、複合グリーンシート多層体33の積層方向の両側から0.2MPaの押圧力を加えながら、850℃にて30分間焼成(脱脂焼成)し、複合積層焼結体35を得た。
(8)次に、図7(b)に示す様に、複合積層焼結体35の両主面に残っている(未焼結の)第2グリーンシート23を、水を媒体として超音波洗浄機により除去し、焼結体本体37を得た。
(9)次に、図7(c)に示す様に、焼結体本体37の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した。
(10)次に、図7(d)に示す様に、研磨した焼結体本体37(即ち多層セラミック基板4)の表面のビア9に対応する位置に、例えばTi薄膜をスパッタ法により形成した後に、順次、Cuメッキ、Niメッキ、Auメッキを施して、電極5を形成し、電気検査用基板1を完成した。
c)この様に、本実施例の電気検査用基板1では、低熱膨張のムライト及び低温焼成が可能なホウケイ酸系ガラスを主成分として含むので、低熱膨張及び低温焼成の電気検査用基板1を実現できる。
また、ホウケイ酸系ガラス中のアルカリ金属の酸化物の含有量が0.5質量%以上であるので、ガラスの粘度が過大にならず、加圧焼成を行った場合のガラスの流動性の低下による、緻密化の阻害や焼結温度の上昇を防止できる。また、その含有量が1.5質量%以下であるので、内部導体であるAgのマイグレーションを防止できる。
更に、本実施例では、多層セラミック基板4は、低熱膨張材であるムライトをフィラーとして含有することにより、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有しているので、この多層セラミック基板を備えた電気検査用基板1を、IC検査用治具13の基板として用いた場合に好適である。
具体的には、シリコンウェハー15のパッド17との電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、シリコンウェハー15のパッド17と基板1上に形成されたプローブ11とが、電気的接続不良無く接続することが可能である。
また、本実施例では、ムライト及びホウケイ酸系ガラスを主成分とする低温焼成セラミックの第1グリーンシート21を、0.1〜0.5MPaの範囲の圧力下で、焼成するので、基板の厚みが例えば3mm以上の大きな場合でも、多層セラミック基板4に隙間やクラックが発生することを抑制するとともにその変形も抑制して、好適に電気検査用基板1を製造することができる。
つまり、本実施例では、適切な組成にて作製した低温焼成セラミックを用いることで、所望の熱膨張特性及び機械的強度を持ったIC検査用治具13に好適な電気検査用基板1を作製することができ、ひいては所望の熱膨張特性及び機械的強度を持ったIC検査用治具13を製造することができる。
<実験例>
次に、本発明の効果を確認するために行った実験例について説明する。
本実験例では、下記表1及び表2に示す材料を使用して、下記の条件にて、平均熱膨張係数、−50℃、30℃、150℃における(α1−α2)、相対密度、抗折強度、寸法バラツキ、検査パッドとの整合性、絶縁抵抗(マイグレーション性)、外観、ビア湾曲量、導通、ビア周囲の隙間を調べた。その結果を、下記表3〜表6に記す。
なお、下記表2のガラスA〜Hは、ホウケイ酸ガラスである。
a)熱膨張係数
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦20mm×横4mm×厚み3mm)を作製した。
そして、熱機械分析装置(TMA)により、各試料の−60〜200℃までの寸法変動率を測定し、測定中の伸び及び測定温度をサンプリングして調べた。具体的には、サンプリングを1.0秒ごとに行って、その測定値をグラフ化(縦軸(伸び)、横軸(温度))し、サンプリング前後での傾きから熱膨張係数を求めた。また、平均熱膨張係数は、−50〜150℃におけるグラフの傾きから求めた。その結果を下記表3に記す。
b)−50℃、30℃、150℃における熱膨張係数の差(α1−α2)
−50℃、30℃、150℃時点での前記多層セラミック基板の熱膨張係数(α1)と、シリコンウェハーのロッドの一部を同様に測定したもののうち、−50℃、30℃、150℃時点の熱膨張係数(α2)とを用い、α1−α2を算出した。その結果を下記表3に記す。
なお、シリコンウェハーのロッドの一部として、縦20mm×横4.5mm×厚み4.5mmの試料を用いた。
c)相対密度(焼成後の焼結性)
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦20mm×横20mm×厚み5mm)を作製した。
この試料の焼成後の比重を、アルキメデス法により測定し、理論比重から相対比重を計算した。その結果を下記表3に記す。
d)抗折強度
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦50mm×横4mm×厚み3mm)を作製した。
この試料を用いて、3点曲げ強度により、JIS R1601に準拠して、抗折強度を測定した。その結果を下記表3に記す。
e)結晶相
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦20mm×横20mm×厚み5mm)を作製した。
この焼成後の試料を粉砕した後、粉末X線回折にて測定して結晶相を判断した。その結果を下記表1に記す。
f)寸法バラツキ
下記表1及び表2の材料を用い、前記実施例と同様な製造方法でグリーンシート多層体の試料(縦100mm×横100mm×厚み7.5mm)を作製した。
そして、この試料の表面の□90mmの角部分に、φ0.5mmのパターンを印刷したものを、前記実施例と同様に、拘束シートで挟み、加圧した状態で、20枚焼成し、焼成後の20枚の寸法バラツキ(3σ)を調べた。その結果を下記表3に記す。
g)検査パッドとの整合性
図8に示す様に、テスト基板として、シリコンウェハー上に80mm離れた位置(中心間距離)に、左右一対の100μm角のパッドを形成するとともに、そのパッドの中心に45μm角の試験用のエリアを設定した。
また、下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦100mm×横100mm×厚み5mm)を作製し、この試料上に、テスト基板のエリアの中心に対応した位置に、接続試験用の端子(プローブ)を左右一対形成した。
そして、テスト基板に対して試料の一対の端子を接触させる接続試験を、−50℃、30℃、150℃にて行った。具体的には、全ての温度にて、左右のエリア内に左右の端子の接触痕がついた場合をOKとし、一つの温度でも、そこから外れた位置に接触痕がついた場合をNGとした。その結果を下記表3に記す。
h)絶縁抵抗
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦50mm×横50mm×厚み5mm)を作製した。
試料中には、一対のAg配線(縦30mm×横30mm×厚み10μm)を、絶縁間隔が0.1mmとなるように厚み方向に形成し、該両Ag配線間に100Vの電圧を印加した際の絶縁抵抗を測定することで、マイグレーション性を評価した。その結果を下記表4及び表5に記す。
i)寸法バラツキ及び外観
下記表1及び表2の材料を用い、加圧条件を変更する以外は、前記実施例と同様な製造方法でグリーンシート多層体(縦100mm×横100mm×厚み5mm)を20枚ずつ作製して焼成した。そして、焼成後の20枚の試料におけるパターン距離(即ち試料の表面の□90mmの角部分に印刷形成されたφ0.5mmのパターン間の距離)の寸法のバラツキ(3σ)並びに外観を調べた。その結果を下記表6に記す。なお、この実験は、請求項7の発明の効果を確認したものである。
j)ビア湾曲量
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦200mm×横200mm×厚み5mm)を作製した。
そして、図9に示す様に、試料の最外周から基板長さの5%以内の距離の位置より、平面方向の内側にて20mm角のサンプルを切り出し、その断面を研磨してビアを断面方向に露出させた。
その後、図10に示す様に、露出されたビアの最上部の基板外周側の上端(A)と最下部の基板外周側の下端(B)とを結んだ直線(X)に対して、最もずれたビアの基板外周側を通る上記直線(X)と平行な直線(Y)との距離(ΔS)を湾曲量として10箇所測定し、その平均を求めた。その結果を下記表6に記す。
k)導通検査
下記表1及び表2の材料を用い、前記実施例と同様な製造方法で多層セラミック基板の試料(縦100mm×横100mm×厚み5mm)を、各1ロット(20個)ずつ作製した。
そして、導通検査として、ビア及び配線導体が2箇所以上接続した配線の導通を確認し、断線の有無を調べた。この導通検査(断線等による導通不良の有無)では、導通装置として、4端子抵抗計(日置電機製 ミリオームテスタ)を用い、1ロット全てに対して導通検査を行った。そして、全く導通しないもの及び導通しても抵抗値が5Ω以上であるものが1個でもあれば、導通不合格とした。その結果を表6に記す。
l)ビア周囲の隙間
前記ビア湾曲量を観察したサンプルを用い、光学顕微鏡で倍率150倍に設定し、ビア導体周囲の間隙の有無を調べた。その結果を下記表6に記す。
Figure 0005461902
Figure 0005461902
Figure 0005461902
この表3から明かな様に、請求項1の発明の発明例1〜12では、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有しているので、検査パッドの整合性が良く好適であった。
それに対して、比較例1、2は、請求項1の発明の条件を満たしていなので、検査パッドの整合性が悪く好ましくない。
Figure 0005461902
この表4から明かな様に、請求項2の発明例1、13、14では、アルカリ金属の酸化物の含有量が適量(0.6〜1.5体積%)であるので、絶縁抵抗が高く(従ってマイグレーションが発生し難く)好適であった。それに対して、請求項2の比較例3では、アルカリ金属の酸化物の量(2体積%)が多いので、絶縁抵抗が低く好ましくない。
Figure 0005461902
この表5から明かな様に、請求項3の発明例1、15では、アルカリ金属の酸化物の含有量が適量(1〜1.1体積%)であり、且つLi2Oの含有量が適量(0.1体積%以下)であるので、絶縁抵抗が高く(即ちマイグレーションが発生し難く)好適であった。それに対して、請求項3の比較例4は、Li2Oの含有量が多い(1体積%)ので、絶縁抵抗が低く好ましくない。
Figure 0005461902
この表6から明かな様に、請求項7の発明例16〜18では、焼成時の加圧力が0.1〜0.5MPaと適正であるので、図11(a)及び図12(b)〜(d)に示す様に、電気検査用基板の変形が小さく、同様に内部のビアの湾曲も小さく好適であった。
それに対して、同比較例5では、加圧力が小さいので、図11(b)及び図12(a)に示す様に、電気検査用基板の中央部が変形し、拘束層に接した面も収縮した。それにより、寸法バラツキが大きく、クラックが発生した。更に、電気検査用基板の変形に伴い、内部に配置されるビアも中心部に向かって湾曲し、基板の外周側のビア側面に隙間を生じた。
また、同比較例6では、加圧力が大きいので、図11(c)及び図12(e)に示す様に、電気検査用基板の中央部が変形し(それによって側面が変形し)、厚みが低下するとともに、内部に配置されるビアも外周部に向かって大きく湾曲した。この湾曲の影響で、図13に示す様に、ビアを接続する内部配線層に変形が生じ、基板内で断線による導通不良等を生じた。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
1…電気検査用基板
3…ガラスセラミック層
4…多層セラミック基板
5…電極
7…内部配線層
9…ビア
13…IC検査用治具(シリコンウェハーの電気検査用治具)
15…シリコンウェハー
21…第1グリーンシート
23…第2グリーンシート(拘束シート)
31…グリーンシート多層体
33…複合グリーンシート多層体
35…複合積層焼結体

Claims (6)

  1. 多層セラミック基板と該多層セラミック基板の表面に形成された電極とを備えた電気検査用基板であって、
    前記多層セラミック基板は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのシリコンウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有するとともに、
    ムライト及びホウケイ酸系ガラスを含むセラミック層で構成され、前記ホウケイ酸系ガラス中にアルカリ金属の酸化物を0.5〜1.5質量%含むことを特徴とする電気検査用基板。
  2. 前記アルカリ金属の酸化物のLiOは、0.1質量%以下であることを特徴とする請求項に記載の電気検査用基板。
  3. 前記ムライトの含有量が、セラミック全体に対して20〜45体積%であることを特徴とする請求項1又は2に記載の電気検査用基板。
  4. 前記多層セラミック基板の内部導体が、Ag、Ag/Pt合金、及びAg/Pd合金のいずれか一種であることを特徴とする請求項1〜のいずれか1項に記載の電気検査用基板。
  5. 前記請求項1〜4のいずれか1項に記載の電気検査用基板の製造方法であって、
    ムライト及びホウケイ酸系ガラスを主成分とする低温焼成セラミックの第1グリーンシートを形成する工程と、
    前記第1グリーンシートに導体を形成する工程と、
    前記導体を形成した第1グリーンシートを、所定枚積層してグリーンシート多層体を形成する工程と、
    前記グリーンシート多層体の両面に、前記第1グリーンシートの焼成温度では焼結しない材質からなる第2グリーンシートを積層して、複合グリーンシート多層体を形成する工程と、
    前記複合グリーンシート多層体を加圧しながら焼成する工程と、
    前記焼成後の第2グリーンシートからなる未焼結層を除去し多層セラミック基板を形成する工程と、
    前記多層セラミック基板の表面に導体を形成する工程と、
    を有することを特徴とする電気検査用基板の製造方法。
  6. 前記焼成時に加える圧力は、0.1〜0.5MPaであることを特徴とする請求項に記載の電気検査用基板の製造方法。
JP2009155263A 2008-06-30 2009-06-30 電気検査用基板及びその製造方法 Active JP5461902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009155263A JP5461902B2 (ja) 2008-06-30 2009-06-30 電気検査用基板及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008170737 2008-06-30
JP2008170737 2008-06-30
JP2009102147 2009-04-20
JP2009102147 2009-04-20
JP2009155263A JP5461902B2 (ja) 2008-06-30 2009-06-30 電気検査用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010271296A JP2010271296A (ja) 2010-12-02
JP5461902B2 true JP5461902B2 (ja) 2014-04-02

Family

ID=41446033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155263A Active JP5461902B2 (ja) 2008-06-30 2009-06-30 電気検査用基板及びその製造方法

Country Status (3)

Country Link
US (1) US8193456B2 (ja)
JP (1) JP5461902B2 (ja)
KR (1) KR101555379B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010025966B4 (de) 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP2013044591A (ja) * 2011-08-23 2013-03-04 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
US9648740B2 (en) * 2013-09-30 2017-05-09 Honeywell Federal Manufacturing & Technologies, Llc Ceramic substrate including thin film multilayer surface conductor
CN104279529B (zh) * 2014-09-24 2017-12-15 惠州市英吉尔光电科技有限公司 一种led小型化电源
EP3406113B1 (en) * 2016-01-20 2020-09-09 Jaquet Technology Group AG Manufacturing method for a sensing element and sensor device
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
JP7189047B2 (ja) * 2019-02-22 2022-12-13 日本特殊陶業株式会社 電気検査用基板
JP7296784B2 (ja) * 2019-05-29 2023-06-23 日本特殊陶業株式会社 電気検査用基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107095A (ja) 1986-10-23 1988-05-12 富士通株式会社 多層セラミツク回路基板
US5085720A (en) 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
JP3241537B2 (ja) 1994-06-27 2001-12-25 株式会社日立製作所 ガラスセラミック基板
EP0697725B1 (en) * 1994-08-19 2002-11-20 Hitachi, Ltd. Ceramic composition for circuit substrat and its fabrication
JP3236759B2 (ja) 1995-07-31 2001-12-10 京セラ株式会社 絶縁性磁器並びにそれを用いた多層配線基板
JP3511982B2 (ja) * 2000-06-14 2004-03-29 株式会社村田製作所 多層配線基板の製造方法
US6756797B2 (en) * 2001-01-31 2004-06-29 Wentworth Laboratories Inc. Planarizing interposer for thermal compensation of a probe card
JP2004327734A (ja) 2003-04-24 2004-11-18 Kyocera Corp セラミック基板の製造方法
JP5383962B2 (ja) 2005-02-28 2014-01-08 京セラ株式会社 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP4583224B2 (ja) 2005-04-05 2010-11-17 京セラ株式会社 測定用配線基板、プローブカード及び評価装置
US8806969B2 (en) * 2006-07-24 2014-08-19 Nhk Spring Co., Ltd. Ceramic member, probe holder, and method of manufacturing ceramic member
JP2008089461A (ja) 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ
JP2008112786A (ja) 2006-10-30 2008-05-15 Tdk Corp 多層セラミックス基板及びその製造方法

Also Published As

Publication number Publication date
KR101555379B1 (ko) 2015-09-23
US20090321114A1 (en) 2009-12-31
KR20100003226A (ko) 2010-01-07
JP2010271296A (ja) 2010-12-02
US8193456B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
JP5461902B2 (ja) 電気検査用基板及びその製造方法
CN110678434B (zh) 多层陶瓷基板及其制造方法
JP5519312B2 (ja) 多層セラミック基板及びその製造方法
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP2008034828A (ja) Ic検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP5084668B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
WO2019059017A1 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5461913B2 (ja) 多層セラミック基板の製造方法
JP5368052B2 (ja) 多層セラミック基板及びその製造方法
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5122935B2 (ja) 電子部品検査治具用多層セラミック基板の製造方法
JP2011208980A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
CN108293302A (zh) 多层陶瓷基板及电子部件
JP5585649B2 (ja) 金属ベース基板およびその製造方法
JP6088129B2 (ja) 多層セラミック基板の製造方法
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP4223242B2 (ja) 導電性ビアペースト及びセラミック配線基板
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP5536942B2 (ja) 多層セラミック基板の製造方法
JP6151548B2 (ja) プローブカード用基板およびプローブカード
JP5455610B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP7296784B2 (ja) 電気検査用基板
JP2010177383A (ja) 多層セラミック基板及びその製造方法並びにプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5461902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250