JP7189047B2 - 電気検査用基板 - Google Patents

電気検査用基板 Download PDF

Info

Publication number
JP7189047B2
JP7189047B2 JP2019030543A JP2019030543A JP7189047B2 JP 7189047 B2 JP7189047 B2 JP 7189047B2 JP 2019030543 A JP2019030543 A JP 2019030543A JP 2019030543 A JP2019030543 A JP 2019030543A JP 7189047 B2 JP7189047 B2 JP 7189047B2
Authority
JP
Japan
Prior art keywords
ceramic
substrate
electrical inspection
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019030543A
Other languages
English (en)
Other versions
JP2020134396A (ja
Inventor
通孝 中村
敬士 加賀
正樹 沓名
達哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019030543A priority Critical patent/JP7189047B2/ja
Publication of JP2020134396A publication Critical patent/JP2020134396A/ja
Application granted granted Critical
Publication of JP7189047B2 publication Critical patent/JP7189047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、セラミック基板を備える電気検査用基板に関する。
特許文献1には、ガラス成分とセラミック成分との混合物を800~1050℃程度の低温にて焼成した低温焼成のガラスセラミックで形成された複数のセラミック層を積層したセラミック基板を備える電気検査用基板が記載されている。
特開2010-271296号公報
しかし、特許文献1に記載の電気検査用基板では、セラミック基板の表面に樹脂層またはスタッドを形成することに起因して発生する応力によって、セラミック基板にクラックが入って破損してしまうことがあった。
本開示は、電気検査用基板の強度を向上させることを目的とする。
本開示の一態様は、複数のセラミック層が積層されたセラミック基板と、セラミック基板における表面および裏面の少なくとも一方に形成された電極とを備える電気検査用基板である。
そして、本開示の電気検査用基板では、複数のセラミック層は、少なくとも、セラミック基板の表面および裏面の少なくとも一方を構成する面セラミック層と、セラミック基板の内部に配置される内部セラミック層とを含む。また、面セラミック層は内部セラミック層より薄く、内部セラミック層には、Agが含まれており、面セラミック層には、Agが含まれていない。
このように構成された本開示の電気検査用基板では、内部セラミック層におけるAgの含有率が、面セラミック層におけるAgの含有率よりも高い。このため、本開示の電気検査用基板では、内部セラミック層の熱膨張が、面セラミック層の熱膨張よりも大きくなり、内部セラミック層が面セラミック層を圧縮する。これにより、本開示の電気検査用基板は、面セラミック層に圧縮応力が発生し、電気検査用基板の表面強度を向上させることができる。このように、本開示の電気検査用基板では、焼成収縮挙動の差によって圧縮応力を生じさせることで、熱膨張係数を上げずに、電気検査用基板の表面強度を向上させることができる。
本開示の一態様では、面セラミック層は、セラミック基板の表面および裏面の両方に配置され、表面に配置される面セラミック層の厚さは、裏面に配置される面セラミック層の厚さに等しいようにしてもよい。これにより、本開示の電気検査用基板は、電気検査用基板の変形を抑制することができる。
本開示の一態様では、セラミック基板における表面および裏面の少なくとも一方には、樹脂層が積層されるようにしてもよいし、スタッドが設置されるようにしてもよい。
電気検査用治具の使用方法を示す図である。 電気検査用基板の断面図である。 プローブおよびスタッドの設置位置を示すセラミック基板および樹脂層の断面図である。 電気検査用基板の製造方法を示すフローチャートである。 積層体および積層焼結体の断面図である。 評価試験の結果を示す図表である。
以下に本開示の実施形態を図面とともに説明する。
本実施形態の電気検査用治具100は、図1に示すように、電気検査用基板1と、導電性の複数のプローブ2とを備える。
電気検査用治具100は、例えば直径が300mmのシリコンウエハSWに対応し、シリコンウエハSWに形成された複数の端子TMにプローブ2を接触させることにより、シリコンウエハSWに形成された複数のデバイスの検査を行う。
電気検査用基板1は、図2に示すように、セラミック基板3と、セラミック基板3の表面および裏面に形成された電極4,5とを備える。
セラミック基板3は、例えば、厚さ5mm×縦300mm×横300mmの直方体状に形成されている。セラミック基板3は、例えば、4層のセラミック層11,12,13,14と、3層の配線層21,22,23とを備える。
セラミック層11~14と、配線層21~23とは、積層方向SDに沿って交互に積層される。これにより、配線層21はセラミック層11とセラミック層12との間に配置され、配線層22はセラミック層12とセラミック層13との間に配置され、配線層23はセラミック層13とセラミック層14との間に配置される。
また、セラミック層11,12,13,14内にはそれぞれ、積層方向SDに延びてセラミック層11,12,13,14を貫通するビア導体31,32,33,34が形成される。これにより、セラミック層11を挟んでセラミック層11の両面に形成されている電極5と配線層21とが電気的に接続される。また、セラミック層12を挟んでセラミック層12の両面に形成されている配線層21と配線層22とが電気的に接続される。また、セラミック層13を挟んでセラミック層13の両面に形成されている配線層22と配線層23とが電気的に接続される。また、セラミック層14を挟んでセラミック層14の両面に形成されている配線層23と電極4とが電気的に接続される。
セラミック層11~14は、ガラス成分とセラミック成分との混合物を焼成したガラスセラミックで形成されている。そして、セラミック層11の厚さは、セラミック層12の厚さとセラミック層13の厚さとの加算値より小さい。同様に、セラミック層14の厚さは、セラミック層12の厚さとセラミック層13の厚さとの加算値より小さい。また、セラミック層11,14には、Agが含まれており、セラミック層12,13には、Agが含まれていない。また、セラミック層11の厚さは、セラミック層14の厚さに等しい。本実施形態では、セラミック層11,14の厚さは例えば0.3mmである。
配線層21~23およびビア導体31~34は、例えば、Ag、Ag/Pt合金、Ag/Pd合金、Cu、Cu合金などの導体で形成されている。
電極4,5は、Ti、Cr、Mo、Cu、NiおよびAuの少なくとも1つの導体で形成されている。
図3に示すように、セラミック基板3の表面および裏面にはそれぞれ、樹脂層6および樹脂層7が形成されている。そして、樹脂層6には複数のスタッド8が設置され、樹脂層7には複数のプローブ2が設置される。スタッド8は、電気検査用基板1を電気検査用治具100に固定するために、電気検査用基板1から突出する部材である。
次に、電気検査用基板1の製造方法を説明する。
電気検査用基板1を製造するためには、図4に示すように、まず、S10にて、内層用グリーンシートを準備する。具体的には、まず、セラミック層12,13を作製するための原料粉末として、平均粒径が3.0μmのSiO、Al、Bを主成分とするホウケイ酸系ガラス粉末と、平均粒径が2.0μmのムライト粉末とを用意する。また、バインダ成分としてのアクリル系バインダと、成形後のグリーンシートに適度な柔軟性を与える可塑剤成分としてのジ・オチクル・フタレート(以下、DOP)と、適当なスラリー粘度とシート強度を持たせる溶剤としてのメチルエチルケトン(以下、MEK)とを用意する。また、添加剤としてAgを用意する。
そして、上記のホウケイ酸系ガラス粉末とムライト粉末とを所定量秤量して、アルミナ製のポットに入れる。本実施形態では、ホウケイ酸系ガラス粉末とムライト粉末との混合割合は質量比で50:50であり、ホウケイ酸系ガラス粉末とムライト粉末との総量が1000gである。また、ポット内のホウケイ酸系ガラス粉末およびムライト粉末に対して外掛けで例えば0.5体積%のAgを上記のポットに入れる。さらに、バインダ、DOPおよびMEKを上記のポットに入れ、5時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、例えばポリエチレンテレフタレートからなるキャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.25mmの内層用グリーンシートを作製する。
次にS20にて、表層用グリーンシートを準備する。具体的には、まず、セラミック層11,14を作製するための原料粉末として、平均粒径が3.0μmのSiO、Al、Bを主成分とするホウケイ酸系ガラス粉末と、平均粒径が2.0μmのムライト粉末とを用意する。また、アクリル系バインダと、DOPと、MEKとを用意する。
そして、上記のホウケイ酸系ガラス粉末とムライト粉末とを所定量秤量して、アルミナ製のポットに入れる。本実施形態では、ホウケイ酸系ガラス粉末とムライト粉末との混合割合は質量比で50:50であり、結晶化ガラス粉末とムライト粉末との総量が1000gである。さらに、バインダ、DOPおよびMEKを上記のポットに入れて5時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、キャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.25mmの表層用グリーンシートを作製する。
次にS30にて、拘束シートを準備する。具体的には、まず、原料粉末として、平均粒径が2.0μmのアルミナ粉末を用意する。また、アクリル系バインダと、DOPと、MEKとを用意する。そして、上記のアルミナ粉末を所定量秤量して、アルミナ製のポットに入れる。本実施形態では、アルミナ粉末の総量が1000gである。さらに、バインダ、DOPおよびMEKを上記のポットに入れて3時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、キャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.50mmの拘束シートを作製する。
次にS40にて、パンチにより、S10で準備した内層用グリーンシートと、S20で準備した表層用グリーンシートとに、例えば直径が0.12mmのビアホールを形成する。
次にS50にて、内層用グリーンシートおよび表層用グリーンシートに形成されたビアホールの内部に、導電性ペーストを充填する。導電性ペーストは、銀粉末100重量部に対して、軟化点が700℃のホウケイ酸系ガラス粉末を2重量部添加した粉末原料に、エチルセルロース樹脂を加えるとともに、溶剤としてターピネオールを加え、3本ロールミルにて混練して作製される。
次にS60にて、内層用グリーンシートおよび表層用グリーンシートの表面における必要な箇所に、導電性ペーストを用いて、印刷によって、配線層21~23となる配線パターンを形成する。
次にS70にて、内層用グリーンシート、表層用グリーンシートおよび拘束シートを積層して、グリーンシート積層体を作製する。具体的には、図5の積層体SB1で示すように、まず、内層用グリーンシートGS1と内層用グリーンシートGS2とを積層することにより、グリーンシート積層体GB1を作製する。さらに、グリーンシート積層体GB1の表面および裏面のそれぞれに、表層用グリーンシートGS3および表層用グリーンシートGS4を積層することにより、グリーンシート積層体GB2を作製する。そして、グリーンシート積層体GB2の表面および裏面のそれぞれに、拘束シートBS1および拘束シートBS2を積層することにより、積層体SB1を作製する。
そして、S70の工程が終了すると、図4に示すように、S80にて、図示しないプレス機により積層体SB1における積層方向SDの両側から積層体SB1を挟んで積層体SB1を0.2MPaの圧力で加圧しながら、積層体SB1を850℃にて30分間焼成(すなわち、脱脂焼成)して、図5に示す積層焼結体SB2を作製する。
そして、S80の工程が終了すると、図4に示すように、S90にて、積層焼結体SB2の表面および裏面に残っている未焼結の拘束シートBS1,BS2を、水を媒体とした超音波洗浄機により除去し、図5に示す積層焼結体SB3を作製する。
そして、S90の工程が終了すると、図4に示すように、S100にて、アルミナ質砥粒を用いたラップ研磨により、積層焼結体SB3の表面および裏面を研磨する。
次にS110にて、研磨した積層焼結体SB3(すなわち、セラミック基板3)の表面および裏面におけるビア導体31,34に対応する位置に、例えばTi薄膜をスパッタ法により形成した後に順次Cuメッキ、NiメッキおよびAuメッキを施して、電極4,5を形成し、電気検査用基板1の製造を終了する。
次に、電気検査用基板1の強度を評価するために実施した評価試験と、その試験結果について説明する。
本評価試験では、セラミック層11,14におけるAgの有無と、セラミック層12,13におけるAgの有無とを変化させて、電気検査用基板1の破壊靭性を評価した。以下、セラミック層11,14を面セラミック層、セラミック層12,13を内部セラミック層という。
本評価試験では、図6に示すように、実施例1および比較例1~3の電気検査用基板を作製した。
実施例1の電気検査用基板では、面セラミック層にAgが含まれておらず、内部セラミック層にAgが含まれている。比較例1の電気検査用基板では、面セラミック層および内部セラミック層にAgが含まれていない。比較例2の電気検査用基板では、面セラミック層および内部セラミック層にAgが含まれている。比較例3の電気検査用基板では、面セラミック層にAgが含まれており、内部セラミック層にAgが含まれていない。
本評価試験では、電気検査用基板の表面を研磨し、各種測定(例えば、ヤング率、比重、ビッカース硬度の測定)を行い、破壊靭性を測定した。本評価試験では、破壊靭性の評価結果として、比較例1を基準にして破壊靭性の向上が見られる場合に「OK」、破壊靭性の向上が見られない場合に「NG」とした。
図6に示すように、実施例1は、破壊靭性において「OK」であった。一方、比較例2,3は、破壊靭性において「NG」であった。
このように構成された電気検査用基板1は、複数のセラミック層11~14が積層されたセラミック基板3と、セラミック基板3における表面および裏面に形成された電極4,5とを備える。
そして電気検査用基板1では、セラミック層11,14は、セラミック基板3の表面および裏面を構成する。セラミック層12,13は、セラミック基板3の内部に配置される。また、セラミック層11,14はセラミック層12,13より薄く、セラミック層12,13には、Agが含まれており、セラミック層11,14には、Agが含まれていない。
このように電気検査用基板1では、セラミック層12,13におけるAgの含有率が、セラミック層11,14におけるAgの含有率よりも高い。このため、電気検査用基板1では、セラミック層12,13の熱膨張が、セラミック層11,14の熱膨張よりも大きくなり、セラミック層12,13がセラミック層11,14を圧縮する。これにより、電気検査用基板1は、セラミック層11,14に圧縮応力が発生し、電気検査用基板1の表面強度を向上させることができる。このように、電気検査用基板1では、焼成収縮挙動の差によって圧縮応力を生じさせることで、熱膨張係数を上げずに、電気検査用基板1の表面強度を向上させることができる。
また、セラミック層11,14は、セラミック基板3の表面および裏面の両方に配置され、表面に配置されるセラミック層11の厚さは、裏面に配置されるセラミック層14の厚さに等しい。これにより、電気検査用基板1は、電気検査用基板1の変形を抑制することができる。
以上説明した実施形態において、セラミック層11,14は面セラミック層に相当し、セラミック層12,13は内部セラミック層に相当する。
以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。
例えば上記実施形態では、セラミック基板3における表面および裏面に電極4,5が形成されている形態を示したが、セラミック基板3における表面および裏面の何れか一方に電極が形成されているようにしてもよい。
また上記実施形態では、セラミック層11,14にAgが含まれていない形態を示したが、セラミック層11,14の何れか一方においてAgが含まれていないようにしてもよい。
また上記実施形態では、セラミック層11,14の厚さが互いに等しい形態を示したが、セラミック層11,14の厚さが互いに異なっているようにしてもよい。
また、上記実施形態における1つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を1つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。
1…電気検査用基板、3…セラミック基板、4,5…電極、11~14…セラミック層

Claims (4)

  1. 複数のセラミック層が積層されたセラミック基板と、前記セラミック基板における表面および裏面の少なくとも一方に形成された電極とを備える電気検査用基板であって、
    複数の前記セラミック層は、少なくとも、前記セラミック基板の前記表面および前記裏面の少なくとも一方を構成する面セラミック層と、前記セラミック基板の内部に配置される内部セラミック層とを含み、
    前記面セラミック層は前記内部セラミック層より薄く、
    前記内部セラミック層には、Agが含まれており、
    前記面セラミック層には、Agが含まれていない電気検査用基板。
  2. 請求項1に記載の電気検査用基板であって、
    前記面セラミック層は、前記セラミック基板の前記表面および前記裏面の両方に配置され、
    前記表面に配置される前記面セラミック層の厚さは、前記裏面に配置される前記面セラミック層の厚さに等しい電気検査用基板。
  3. 請求項1または請求項2に記載の電気検査用基板であって、
    前記セラミック基板における前記表面および前記裏面の少なくとも一方には、樹脂層が積層される電気検査用基板。
  4. 請求項1~請求項3の何れか1項に記載の電気検査用基板であって、
    前記セラミック基板における前記表面および前記裏面の少なくとも一方には、スタッドが設置される電気検査用基板。
JP2019030543A 2019-02-22 2019-02-22 電気検査用基板 Active JP7189047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019030543A JP7189047B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030543A JP7189047B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Publications (2)

Publication Number Publication Date
JP2020134396A JP2020134396A (ja) 2020-08-31
JP7189047B2 true JP7189047B2 (ja) 2022-12-13

Family

ID=72278410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030543A Active JP7189047B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Country Status (1)

Country Link
JP (1) JP7189047B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000185972A (ja) 1998-12-21 2000-07-04 Murata Mfg Co Ltd セラミック組成物及びセラミック多層基板
JP2010185869A (ja) 2009-01-15 2010-08-26 Ngk Spark Plug Co Ltd 半導体素子検査用基板
JP2010271296A (ja) 2008-06-30 2010-12-02 Ngk Spark Plug Co Ltd 電気検査用基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JP2009074823A (ja) * 2007-09-19 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
JP2016050815A (ja) * 2014-08-29 2016-04-11 株式会社村田製作所 積層配線基板およびこの積層配線基板を備えるプローブカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000185972A (ja) 1998-12-21 2000-07-04 Murata Mfg Co Ltd セラミック組成物及びセラミック多層基板
JP2010271296A (ja) 2008-06-30 2010-12-02 Ngk Spark Plug Co Ltd 電気検査用基板及びその製造方法
JP2010185869A (ja) 2009-01-15 2010-08-26 Ngk Spark Plug Co Ltd 半導体素子検査用基板

Also Published As

Publication number Publication date
JP2020134396A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
KR101073873B1 (ko) 다층 세라믹 기판과 그 제조 방법, 및 전자 부품
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
JP4876493B2 (ja) 多層セラミック基板および電子部品
JP2015018891A (ja) 積層セラミックコンデンサ
JP5796602B2 (ja) セラミック電子部品およびその製造方法
JP2014222812A (ja) 発振デバイス
JPWO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2008053525A (ja) 多層セラミック基板およびその製造方法
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
JP7189047B2 (ja) 電気検査用基板
JPWO2018037842A1 (ja) セラミック基板及び電子部品内蔵モジュール
JPWO2014148457A1 (ja) セラミックパッケージ及び電子部品
JP7294827B2 (ja) 電気検査用基板
JP2020030127A (ja) 電気検査用基板およびその製造方法
JPH05152463A (ja) ムライト−アルミナ多層基板及びその製造方法並びにセラミツクパツケージ
JP7296784B2 (ja) 電気検査用基板
JP6195479B2 (ja) 多層セラミック基板およびその製造方法
JP6088129B2 (ja) 多層セラミック基板の製造方法
JP5671237B2 (ja) 半導体素子検査用基板
JP2021190636A (ja) 電気検査用基板
JP4773485B2 (ja) セラミックス積層体の製造方法
JP5536942B2 (ja) 多層セラミック基板の製造方法
JP5947018B2 (ja) 多層セラミック基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211224

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221201

R150 Certificate of patent or registration of utility model

Ref document number: 7189047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150