JP2016050815A - 積層配線基板およびこの積層配線基板を備えるプローブカード - Google Patents

積層配線基板およびこの積層配線基板を備えるプローブカード Download PDF

Info

Publication number
JP2016050815A
JP2016050815A JP2014175382A JP2014175382A JP2016050815A JP 2016050815 A JP2016050815 A JP 2016050815A JP 2014175382 A JP2014175382 A JP 2014175382A JP 2014175382 A JP2014175382 A JP 2014175382A JP 2016050815 A JP2016050815 A JP 2016050815A
Authority
JP
Japan
Prior art keywords
wiring board
metal film
wall surface
recess
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014175382A
Other languages
English (en)
Inventor
竹村 忠治
Tadaharu Takemura
忠治 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014175382A priority Critical patent/JP2016050815A/ja
Publication of JP2016050815A publication Critical patent/JP2016050815A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】プローブカードが備える積層配線基板において、コア基板と、該コア基板の主面から突出して設けられるスタッドとの接合強度の向上を図る。
【解決手段】プローブカード1が備える積層配線基板2aは、その一方主面がプローブカード1のマザー基板3に対向するように配置され、その他方主面に複数の検査用プローブピン5が接続されるコア基板8と、該コア基板8の一方主面から一端側が突出して設けられるスタッド13と、コア基板8の一方主面に形成されてスタッド13の他端が配置される凹部14と、該凹部14の内壁面14a,14bに形成された金属膜15とを備え、コア基板8の一方主面側はセラミック層で形成され、スタッド13の他端と金属膜15とが、凹部14に設けられたろう材15により接合されている。
【選択図】図1

Description

本発明は、プローブカードの検査ピンが接続される積層配線基板およびこれを備えるプローブカードに関する。
LSIなどの半導体素子の電気検査に使用されるプローブカードでは、マザー基板の外部電極とプローブピンとの間の接続配線を形成する基板として複数のセラミック層の積層体から成る積層配線基板が広く採用されている。また、近年では、半導体素子の高集積化により、その端子数の増加や、端子の狭ピッチ化が進んでいるため、積層配線基板の一部の層を、微細な配線形成が容易なポリイミドなどの樹脂層に置き換えた複合配線基板も用いられるようになっている。
この種のプローブカードでは、各プローブピンの先端の位置調整を行うための突出部材(スタッド)が、積層配線基板のプローブピンが実装される主面と反対側の主面に設けられる場合がある。例えば、特許文献1に記載の積層配線基板100は、図9に示す通り、低温同時焼成セラミック(LTCC)で形成された複数のセラミック層101aの積層体から成るコア基板101を有する。コア基板101の一方主面には、検査用のプローブピンを実装するための複数の接続電極102が形成されるとともに、他方主面には、マザー基板との接続用の複数の外部電極103が形成される。各接続電極102は、コア基板101内に形成された配線電極104やビア導体105により所定の外部電極103にそれぞれ接続されている。コア基板101の他方主面には、複数の外部電極103とは別にスタッド106の接合用の金属膜107が形成され、スタッド106と金属膜107とがAu−Sn系のろう材108により接合されている。
特開2011−165945号公報(段落0045〜0060、図3等参照)
このような積層配線基板100では、例えば、スタッド106に外部応力が作用した場合に、コア基板101とスタッド106との間で剥がれ等が発生するおそれがある。この場合、LTCCで形成されたコア基板101は、Au−Sn系のろう材108よりも強度面で劣るため、このような剥がれは、金属膜107とろう材108との接合面の端縁が起点となり、コア基板101が抉れて剥がれる(破断する)場合が多い。そこで、スタッド106とコア基板101との間の接合強度を上げるために、金属膜107の面積を増やしてろう材108との接合面積を増やすことが考えられるが、Au−Sn系のろう材108は、金属膜107への濡れ性が半田と比較して悪い。そのため、金属膜107の面積を広げて、ろう材108と金属膜107との接合面積を増やすのにも限界がある。また、金属膜107の面積を広げた場合、コア基板101の他方主面に形成する外部電極103や他の配線電極の設計自由度が悪くなる。
本発明は、上記した課題に鑑みてなされたものであり、プローブカードが備える積層配線基板において、コア基板と、該コア基板の主面から突出して設けられるスタッドとの接合強度の向上を図ることを目的とする。
上記した目的を達成するために、本発明の積層配線基板は、被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、その一方主面が前記プローブカードのマザー基板に対向するように配置され、その他方主面に複数の検査用プローブピンが接続されるコア基板と、前記コア基板の一方主面から一端側が突出して設けられる突出部材と、前記コア基板の一方主面に形成されて前記突出部材の他端が配置される凹部と、前記凹部の内壁面に形成された金属膜とを備え、前記コア基板の一方主面側はセラミック層で形成され、前記突出部材の前記他端と前記金属膜とが、前記凹部に設けられたろう材により接合されていることを特徴としている。
この場合、突出部材と、コア基板の凹部の内壁面に形成された金属膜とがろう材により接合されることで、突出部材がコア基板に固着される。そうすると、例えば、突出部材に外部応力が作用した場合に、その応力が凹部内で分散されるため、突出部材がコア基板から剥がれるのを抑制できる。換言すれば、コア基板と突出部材との接合強度を向上することができる。
また、前記突出部材の前記他端にフランジ部が形成され、前記フランジ部が前記ろう材に埋もれた状態で前記突出部材と前記金属膜とが前記ろう材により接合されていてもよい。このようにすると、突出部材とろう材との接合面積が増加して、両者の接合強度が向上するため、コア基板と突出部材との接合強度を向上することができる。
また、前記凹部は、底部側に向かって裾広がりに拡開した形状を有していてもよい。このようにすると、突出部材に外部応力が作用した場合に、その応力が凹部内で分散されるため、突出部材がコア基板から剥がれるのを抑制することができる。また、外部応力で突出部材がコア基板から剥がれる際の破断領域(コア基板のセラミックが抉れる領域)を増やすことができるため、突出部材がコア基板から剥がれるのに必要な応力を増やすことができる。換言すれば、コア基板と突出部材との接合強度を向上することができる。また、コア基板と突出部材との接合強度を確保しつつ、凹部の開口部を狭くすることができるため、コア基板の一方主面の配線電極等の設計自由度を向上することもできる。
また、前記凹部の拡開形状が、底部側に向かうに連れて段階的に拡開していてもよい。このようにすると、突出部材に外部応力が作用した場合に、その応力が凹部内で分散されるため、突出部材がコア基板から剥がれるのを抑制できる。
また、前記凹部の前記内壁面は、底壁面と側壁面とで構成され、前記金属膜は、前記凹部の前記底壁面と前記側壁面の少なくとも一部とを被覆して設けられていてもよい。この場合、金属膜の凹部の底壁面を被覆する部分と側壁面を被覆する部分の両方をろう材との接続面として利用することができるため、両者の接続面積を容易に増やすことができる。具体的には、凹部にろう材を充填すると、金属膜の凹部の底壁面を被覆する部分と側壁面を被覆する部分の両方でろう材が濡れ広がるため、例えば、Au−Sn系のろう材のように、金属膜に対する濡れ性が悪い場合であっても、金属膜とろう材との接合面積を増やすことができ、これにより、突出部材とコア基板との接合強度を向上することができる。
また、前記ろう材は、前記金属膜の前記凹部の前記底壁面を被覆する部分、および、前記側壁面を被覆する部分の少なくとも一部に接するように前記凹部に設けられていてもよい。この場合、金属膜の全体に万遍なくろう材を濡れ広がらせることができるため、確実に突出部材とコア基板との接合強度を向上することができる。
また、前記金属膜が、前記コア基板内に形成された内部電極に接続されていてもよい。このようにすると、内部電極も突出部材とコア基板との接合強度の向上に寄与させることができるため、突出部材とコア基板との接合強度をさらに向上することができる。
また、これらの積層配線基板を被検査物の電気検査に使用するプローブカードに使用してもよい。この場合、突出部材とコア基板との接合強度が強いプローブカードを提供することができる。
本発明によれば、突出部材と、コア基板の凹部の内壁面に形成された金属膜とがろう材により接合されることで、突出部材がコア基板に固着される。そうすると、例えば、突出部材に外部応力が作用した場合に、その応力が凹部内で分散されるため、コア基板と突出部材との接合強度を向上することができる。
本発明の第1実施形態にかかるプローブカードの断面図である。 図1の積層配線基板の断面図である。 図1の積層配線基板の変形例を示す図である。 図1の積層配線基板の他の変形例を示す図である。 本発明の第2実施形態にかかる積層配線基板の断面図である。 本発明の第3実施形態にかかる積層配線基板の断面図である。 本発明の第4実施形態にかかる積層配線基板の断面図である。 本発明の第5実施形態にかかる積層配線基板の断面図である。 従来の積層配線基板の断面図である。
<第1実施形態>
本発明の第1実施形態にかかるプローブカード1について、図1および図2を参照して説明する。なお、図1はプローブカード1の断面図、図2は図1の積層配線基板2aの断面図である。なお、図2では構成の一部を図示省略している。
本発明にかかるプローブカード1は、複数の半導体素子が形成されたICウェハ4等の被検査物の電気検査に使用されるもので、図1に示すように、マザー基板3と、その一方主面がマザー基板3に対向するように配置された積層配線基板2aと、該積層配線基板2aの他方主面に接続された複数の検査用プローブピン5と、マザー基板3と積層配線基板2aとの間に配設されたインターポーザ基板6とを備える。
マザー基板3は、例えば、ガラスエポキシ樹脂等で形成されたプリント基板であり、積層配線基板2aに対向する主面には、複数のパッド電極7が形成される。
積層配線基板2aは、例えば、複数のセラミック層の積層体から成り、その一方主面がマザー基板3に対向するように配置されるコア基板8を有する。コア基板8の他方主面には、所定の検査用プローブピン5に接続される複数の接続電極9が形成されるとともに、一方主面には、複数の外部電極10が形成される。各接続電極9には、例えば、Au−Sn系のろう材により検査用プローブピン5が接合される。また、各接続電極9は、コア基板8の内部に形成された配線電極(図示せず)やビア導体(図示せず)により所定の外部電極10に接続される。
なお、コア基板8を形成する材料としては、例えば、低温同時焼成セラミック(LTCC)や高温焼成セラミック(HTCC)など種々のセラミック材料を使用することができる。また、コア基板8を複合配線基板として、コア基板8のマザー基板3側を複数のセラミック層の積層体で構成し、コア基板8のICウェハ4側を、例えばポリイミドで形成された複数の樹脂層の積層体で構成してもよい。このようにすると、樹脂層側で配線パターンの細線化が容易になるため、検査用プローブピン5を狭ピッチで配置しつつ、外部電極10間のピッチを広げる再配線構造を容易に形成することができる。
インターポーザ基板6は、例えば、ガラスエポキシ樹脂など、配線基板に使用する一般的な材料で形成される。このインターポーザ基板6の両主面それぞれには、検査用プローブピン5と同種の複数の中間ピン11が接続されている。ここで一方主面側に接続された各中間ピン11のそれぞれは、他方主面側の1つの中間ピン11と対を成しており、対を成す中間ピン11同士がインターポーザ基板6の内部配線を介して電気的に接続されている。
また、インターポーザ基板6の両主面に接続された各中間ピン11のうち、積層配線基板2a側の各中間ピン11は、インターポーザ基板6に接続する端部とは反対側の端部で、積層配線基板2aの所定の外部電極10にそれぞれ接続される。マザー基板3側の各中間ピン11は、インターポーザ基板6に接続する端部とは反対側の端部で、マザー基板3の所定のパッド電極7にそれぞれ接続される。このような接続構成により、各検査用プローブピン5それぞれが、マザー基板3の所定のパッド電極7に電気的に接続される。
なお、このようなプローブカード1では、各検査用プローブピン5をICウェハ4の所定の端子12に接触させて電気検査を行うため、各検査用プローブピン5の先端が同一平面にあって、かつ、この平面がICウェハ4の面と平行であることが望ましい。そこで、この実施形態では、その一端がコア基板8の一方主面から突出するスタッド13(本発明の「突出部材」に相当)を設け、各検査用プローブピン5の先端の位置調整ができるように構成されている。
具体的には、図2に示すように、コア基板8の一方主面(マザー基板3側)の中央部にはスタッド13の他端が配置される縦断面矩形状の凹部14が設けられ、該凹部14の内壁面には金属膜15が形成される。
スタッド13は、例えば、コバール(鉄にニッケル、コバルトを配合した合金)にAuめっきが施されて成る。また、一端側にねじ溝が形成され、他端側にフランジ部13aが形成されている。金属膜15は、例えば、コア基板8の凹部14形成後、スパッタによりCu膜を形成し、その後、Cu、Ni、Auの順にめっき膜を積層することで形成することができる。なお、この実施形態では、金属膜15は凹部14の内壁面の全面に形成されている。
凹部14の内壁面は、底壁面14aと側壁面14bとで構成されており、その形状は、上記したように、開口部から底部に至るまで開口面積が略等しく形成された縦断面矩形状を成している。さらに、凹部14の開口幅は、スタッド13のフランジ部13aの最大幅よりも大きく形成されている。
スタッド13と凹部14に形成された金属膜15とは、凹部14に設けられたろう材16により接合される。この場合、ろう材16は、凹部14に充填されている。すなわち、金属膜15の凹部14の底壁面14aを被覆する部分と、凹部14の側壁面14bを被覆する部分に接するように設けられる。また、スタッド13のフランジ部13aの一部が凹部14内に入り込んだ状態で配置される。そして、金属膜15の全面とろう材16との間、および、スタッド13のフランジ部13aとろう材16との間それぞれに金属間化合物が形成されることで、金属膜15とスタッド13とがろう材16により接合される。なお、ろう材16を形成する材料として、例えば、Au−Sn系やAg−Sn系の合金を用いることができる。
このように、積層配線基板2aに固着されたスタッド13は、その一端がマザー基板3のねじ孔に挿通し、裏側からナット17で締められる(図1参照)。このナット17の締め具合などにより、各検査用プローブピン5の先端の位置調整が行われる。
したがって、上記した実施形態によれば、スタッド13のフランジ部13aと、コア基板8の凹部14の内壁面(底壁面14aおよび側壁面14b)に形成された金属膜15とがろう材16により接合されることで、スタッド13がコア基板8に固着される。そうすると、例えば、スタッド13(突出部材)に外部応力が作用した場合に、その応力が凹部内で分散されるため、コア基板8とスタッド13との接合強度を向上することができる。
また、金属膜15は、凹部14の底壁面14aのみならず側壁面14bも被覆して設けられるため、金属膜15の凹部14の底壁面14aを被覆する部分と側壁面14bを被覆する部分の両方をろう材16との接合面として利用することができる。この場合、金属膜15とろう材16との接合面積を容易に増やすことができ、スタッド13とコア基板8との接合強度を向上することができる。
すなわち、従来の積層配線基板100のように、コア基板101の主面に金属膜107を形成する場合は、ろう材108の濡れ性が金属膜107とろう材108との接合面積に影響する。一方、この実施形態のように、金属膜15の凹部14の底壁面14aを被覆する部分と側壁面14bを被覆する部分とに接するようにろう材16を配置すれば、これらの接した部分で金属間化合物が形成され、両者(金属膜15とろう材16)の接合面とすることができる。したがって、金属膜15が凹部14の側壁面14bも被覆することで、例えば、Au−Sn系のろう材のように、金属膜15に対する濡れ性が悪い場合であっても、金属膜15とろう材16との接合面積を容易に増やすことができる。
なお、図2に示す破線は、スタッド13に外部応力が作用してスタッド13がコア基板8から剥がれた場合を想定した、破断領域(コア基板8のセラミックが抉れる部分)を示している。この場合、従来の積層配線基板100と比較して、凹部14を設けた分、破断領域がコア基板8の厚み方向に広がっており、破断に至るエネルギーが従来の積層配線基板100よりも多く必要となることが分かる。これはすなわち、本願の構造であれば、従来の積層配線基板100と比較して、コア基板8と突出部材13との接続強度が向上していることを示している。
また、このような積層配線基板2aをプローブカード1に採用することで、スタッド13とコア基板8との接合強度が強いプローブカード1を提供することができる。
(積層配線基板の変形例)
次に、この実施形態にかかる積層配線基板1aの変形例について、図3および図4を参照して説明する。なお、図3および図4それぞれは、積層配線基板1aの変形例を示す図であり、スタッド13が配置される凹部14の周辺部の断面図である。
上記した第1実施形態では、ろう材16が凹部14の全領域を埋めるように配置する場合について説明したが、例えば、図3に示すように、ろう材16が凹部14の途中までを満たすようにしてもよい。つまり、ろう材16が、金属膜15の底壁部分と側壁部分の一部とを被覆するように配置されていてもよい。また、図4に示すように、金属膜15は、凹部14の底壁面14aと側壁面14bの一部とを被覆するように形成されていてもよい。これらの変形例のように構成しても、第1実施形態の積層配線基板2aと同様の効果が得られる。また、スタッド13のフランジ部13aを凹部14内に配置することで、スタッド13の位置ずれを防止することもできる。
<第2実施形態>
本発明の第2実施形態にかかる積層配線基板2bについて、図5を参照して説明する。なお、図5は積層配線基板2bの断面図である。
この実施形態にかかる積層配線基板2bが、図1および図2を参照して説明した第1実施形態の積層配線基板2aと異なるところは、図5に示すように、フランジ部13aがろう材16に埋もれた状態でスタッド13と金属膜15とが接合されていることである。その他の構成は、第1実施形態の積層配線基板2aと同じであるため、同一符号を付すことにより説明を省略する。
この構成によると、スタッド13とろう材16との接合面積が増加して、両者の接合強度が向上するため、コア基板8とスタッド13との接合強度を向上することができる。
<第3実施形態>
本発明の第3実施形態にかかる積層配線基板2cについて、図6を参照して説明する。なお、図6は積層配線基板2cの断面図である。
この実施形態にかかる積層配線基板2cが、図5を参照して説明した第2実施形態の積層配線基板2bと異なるところは、図6に示すように、凹部14が、底部側に向かって裾広がりに拡開した形状を有することである。その他の構成は、第2実施形態の積層配線基板2bと同じであるため、同一符号を付すことにより説明を省略する。
この場合、凹部14が底部側に向かって裾広がりに拡開した形状を有することで、凹部14内の空間が錐台状を成している。この構成によると、第2実施形態の積層配線基板2bと比較して、スタッド13に外部応力が作用して剥がれる際の破断領域(図6の破線参照)を増やすことができるため、スタッド13がコア基板8から剥がれるのに必要な応力を増やすことができる。したがって、コア基板8とスタッド13との接合強度を向上することができる。また、凹部14開口部側が狭くなっているため、スタッド13が凹部14から抜け落ちるのを防止することもできる。
また、凹部14の開口部を狭くすることができるため、コア基板8とスタッド13との接合強度を確保しつつ、コア基板8の一方主面の配線電極等(例えば、外部電極10)の設計自由度を向上することもできる。
<第4実施形態>
本発明の第4実施形態にかかる積層配線基板2dについて、図7を参照して説明する。なお、図7は積層配線基板2dの断面図である。
この実施形態にかかる積層配線基板2dが、図6を参照して説明した第3実施形態の積層配線基板2cと異なるところは、図7に示すように、凹部14の拡開形状が、底部側に向かうに連れて段階的に拡開していることである。その他の構成は、第3実施形態の積層配線基板2cと同じであるため、同一符号を付すことにより説明を省略する。
このような構成にしても、第3実施形態の積層配線基板2cと同様の効果を得ることができる。
<第5実施形態>
本発明の第5実施形態にかかる積層配線基板2eについて、図8を参照して説明する。なお、図8は積層配線基板2eの断面図である。
この実施形態にかかる積層配線基板2eが、図1および図2を参照して説明した第1実施形態の積層配線基板2aと異なるところは、図8に示すように、金属膜15がコア基板8内に形成された内部電極に接続されていることである。その他の構成は、第1実施形態の積層配線基板2aと同じであるため、同一符号を付すことにより説明を省略する。
具体的には、内部電極として、凹部14の真下に配置された面内導体18と、複数のビア導体19がコア基板8の内部に設けられ、金属膜15と面内導体18とが、複数のビア導体19により接続される。このようにすると、内部電極(面内導体18,ビア導体19)もスタッド13とコア基板8との接合強度の向上に寄与させることができるため、スタッド13とコア基板8との接合強度をさらに向上することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、スタッド13がフランジ部13aを有していなくてもよい。
また、本発明は、検査用のプローブビンが接続される積層配線基板およびこの積層配線基板を備える種々のプローブカードに広く適用することができる。
1 プローブカード
2a〜2e 積層配線基板
3 マザー基板
4 ICウェハ(被検査物)
5 検査用プローブピン
8 コア基板
13 スタッド(突出部材)
14 凹部
14a 底壁面
14b 側壁面
15 金属膜
16 ろう材

Claims (8)

  1. 被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、
    その一方主面が前記プローブカードのマザー基板に対向するように配置され、その他方主面に複数の検査用プローブピンが接続されるコア基板と、
    前記コア基板の一方主面から一端側が突出して設けられる突出部材と、
    前記コア基板の一方主面に形成されて前記突出部材の他端が配置される凹部と、
    前記凹部の内壁面に形成された金属膜とを備え、
    前記コア基板の一方主面側はセラミック層で形成され、
    前記突出部材の前記他端と前記金属膜とが、前記凹部に設けられたろう材により接合されていることを特徴とする積層配線基板。
  2. 前記突出部材の前記他端にフランジ部が形成され、
    前記フランジ部が前記ろう材に埋もれた状態で前記突出部材と前記金属膜とが前記ろう材により接合されていることを特徴とする請求項1に記載の積層配線基板。
  3. 前記凹部は、底部側に向かって裾広がりに拡開した形状を有することを特徴とする請求項1または2に記載の積層配線基板。
  4. 前記凹部の拡開形状が、底部側に向かうに連れて段階的に拡開していることを特徴とする請求項3に記載の積層配線基板。
  5. 前記凹部の前記内壁面は、底壁面と側壁面とで構成され、
    前記金属膜は、前記凹部の前記底壁面と前記側壁面の少なくとも一部とを被覆して設けられていることを特徴とする請求項1ないし4のいずれかに記載の積層配線基板。
  6. 前記ろう材は、前記金属膜の前記凹部の前記底壁面を被覆する部分、および、前記側壁面を被覆する部分の少なくとも一部に接するように前記凹部に設けられていることを特徴とする請求項5に記載の積層配線基板。
  7. 前記金属膜が、前記コア基板内に形成された内部電極に接続されていることを特徴とする請求項1ないし6のいずれかに記載の積層配線基板。
  8. 請求項1ないし7のいずれかに記載の積層配線基板を備え、被検査物の電気検査に使用されることを特徴とするプローブカード。

JP2014175382A 2014-08-29 2014-08-29 積層配線基板およびこの積層配線基板を備えるプローブカード Pending JP2016050815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014175382A JP2016050815A (ja) 2014-08-29 2014-08-29 積層配線基板およびこの積層配線基板を備えるプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175382A JP2016050815A (ja) 2014-08-29 2014-08-29 積層配線基板およびこの積層配線基板を備えるプローブカード

Publications (1)

Publication Number Publication Date
JP2016050815A true JP2016050815A (ja) 2016-04-11

Family

ID=55658429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175382A Pending JP2016050815A (ja) 2014-08-29 2014-08-29 積層配線基板およびこの積層配線基板を備えるプローブカード

Country Status (1)

Country Link
JP (1) JP2016050815A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201017A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード
JP2019049498A (ja) * 2017-09-12 2019-03-28 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2020134396A (ja) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 電気検査用基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425063A (ja) * 1990-05-16 1992-01-28 Nec Kyushu Ltd 半導体装置用セラミックパッケージ
JPH0637414A (ja) * 1992-07-14 1994-02-10 Toshiba Corp セラミックス回路基板
JPH09102560A (ja) * 1995-10-05 1997-04-15 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部リードピン接合構造
JP2000200856A (ja) * 1999-01-07 2000-07-18 Shinko Electric Ind Co Ltd 半導体パッケ―ジ
JP2007290027A (ja) * 2006-03-28 2007-11-08 Kyocera Corp セラミック部材と金属部材との接合体
JP2011165945A (ja) * 2010-02-10 2011-08-25 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
US20120118620A1 (en) * 2010-11-17 2012-05-17 Samsung Electro-Mechanics Co., Ltd. Lead pin for printed circuit board and printed circuit board using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425063A (ja) * 1990-05-16 1992-01-28 Nec Kyushu Ltd 半導体装置用セラミックパッケージ
JPH0637414A (ja) * 1992-07-14 1994-02-10 Toshiba Corp セラミックス回路基板
JPH09102560A (ja) * 1995-10-05 1997-04-15 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部リードピン接合構造
JP2000200856A (ja) * 1999-01-07 2000-07-18 Shinko Electric Ind Co Ltd 半導体パッケ―ジ
JP2007290027A (ja) * 2006-03-28 2007-11-08 Kyocera Corp セラミック部材と金属部材との接合体
JP2011165945A (ja) * 2010-02-10 2011-08-25 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
US20120118620A1 (en) * 2010-11-17 2012-05-17 Samsung Electro-Mechanics Co., Ltd. Lead pin for printed circuit board and printed circuit board using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201017A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード
JP7093227B2 (ja) 2017-05-29 2022-06-29 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード
JP2019049498A (ja) * 2017-09-12 2019-03-28 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2020134396A (ja) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 電気検査用基板

Similar Documents

Publication Publication Date Title
US7884484B2 (en) Wiring board and method of manufacturing the same
US8058721B2 (en) Package structure
US9137904B2 (en) Module and method of manufacturing the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JPWO2007086481A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US9161438B2 (en) Stress buffer layer and method for producing same
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
WO2014188760A1 (ja) モジュール
JP2009141169A (ja) 半導体装置
JPWO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2016050815A (ja) 積層配線基板およびこの積層配線基板を備えるプローブカード
KR102165507B1 (ko) 전자부품 검사장치용 배선기판
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
US20180160547A1 (en) Method of manufacturing substrate and substrate
WO2019111873A1 (ja) モジュール
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
JP2006339277A (ja) 接続用基板及びその製造方法
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP4654971B2 (ja) 積層型半導体装置
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
US20150282315A1 (en) Printed circuit board and method of manufacturing the same
WO2014024250A1 (ja) 配線基板およびその製造方法ならびに半導体装置
WO2016203927A1 (ja) 複合型半導体装置およびその製造方法
JP2006040995A (ja) 配線板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180828