JP5671237B2 - 半導体素子検査用基板 - Google Patents

半導体素子検査用基板 Download PDF

Info

Publication number
JP5671237B2
JP5671237B2 JP2010004970A JP2010004970A JP5671237B2 JP 5671237 B2 JP5671237 B2 JP 5671237B2 JP 2010004970 A JP2010004970 A JP 2010004970A JP 2010004970 A JP2010004970 A JP 2010004970A JP 5671237 B2 JP5671237 B2 JP 5671237B2
Authority
JP
Japan
Prior art keywords
substrate
protruding member
metallized layer
semiconductor element
stud
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010004970A
Other languages
English (en)
Other versions
JP2010185869A (ja
Inventor
尚慶 神谷
尚慶 神谷
友昭 水谷
友昭 水谷
奈須 孝有
孝有 奈須
達哉 加藤
達哉 加藤
智英 山田
智英 山田
高橋 裕之
裕之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010004970A priority Critical patent/JP5671237B2/ja
Publication of JP2010185869A publication Critical patent/JP2010185869A/ja
Application granted granted Critical
Publication of JP5671237B2 publication Critical patent/JP5671237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子検査用装置に取り付けるための基板表面から突出する突出部材を備えた半導体素子検査用基板に関するものである。
近年、IC検査として、Siウェハー単位で検査を行う要求が多くなっており、特に、Siウェハーの大型化が進む現在では、例えばφ300mm(12inch)のウェハー対応が必要となっている。
これらのウェハーを検査するに当たっては、強度や絶縁性等の観点から、セラミック製の半導体素子検査用基板が開発されており、半導体素子検査用基板は基板保持装置に固定されて用いられる(特許文献1参照)。
前記半導体素子検査用基板は、内部に導電層を有する多層セラミック基板の表面に、ICとコンタクトする接続端子を備えるとともに、半導体素子検査用基板を基板保持装置に固定するために、基板表面から突出する突出部材(スタッド)を備えている。
この突出部材は、例えば円柱状の金属製の部材であり、多層セラミック基板の表面に形成されたメタライズ層上に、ロウ材により接合されている。
特開2006−343350号公報
しかしながら、従来の技術では、ロウ材によって形成されたフィレットは、メタライズ層の端部と同じ位置まで広がるか、或いは、その端部よりわずかに引き下がった位置まで形成されるだけであるので、また、半導体素子検査用基板を基板保持装置に固定する際には、突出部材及び多層セラミック基板に大きな力が加わるので、特に多層セラミック基板の強度が低い場合には、メタライズ層の端部周辺でセラミック基体本体部にクラック等が入るという問題があった。
本発明は、上述した課題を解決するためになされたものであり、突出部材が接合されたメタライズ層の周辺において、クラック等の破損が生じ難い半導体素子検査用基板を提供することを目的とする。
(1)請求項1の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと、前記ロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)が、前記突出部材の外周の全周にわたって0.65mm以上であることを特徴とする。
本発明では、例えば図6(a)に示す様に、メタライズ層の径方向の長さMLとロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)、即ち、同じ径方向におけるメタライズ層の外周端とロウ材層の外周端との間隔が、突出部材の外周の全周にわたって0.65mm以上である。
この条件が満たされた場合には、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力がメタライズ層中で緩和されることにより、後に実験例の表1及び表4に示す様に、突出部材の接合強度(密着強度)を十分に確保することができる。
なお、前記径方向とは、面積中心を通る(基板表面に直角な)中心軸から直角に(従って基板表面に平行に)外側に向かって伸びる方向であり、突出部材の底面が円の場合は、その半径方向である(以下同様)。
(2)請求項2の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、前記突出部材の外周における前記ロウ材層のフィレットの底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であることを特徴とする。
本発明は、例えば図6(b)に示す様に、フィレット(隅肉)の底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であるので、後の実験例の表1及び表2に示す様に、突出部材の接合強度が高いという効果がある。
ここで、フィレットの底辺の長さFとは、突出部材の外周面に対して垂直方向(突出部材が円形の場合は法線方向)におけるフィレット部分の長さである。
(3)請求項3の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、前記メタライズ層の表面積Mと前記突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であることを特徴とする。
本発明は、例えば図6(c)に示す様に、メタライズ層の表面積Mと突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であるので、後の実験例の表1及び表3に示す様に、突出部材の接合強度が高いという効果がある。
なお、M/Sが、4.0を上回る場合には、突出部材の底面積がメタライズ層の面積に対して必要以上に小さくなり、突出部材自身の強度が、突出部材とメタライズ層並びに多層セラミック基板との接着強度より低下し、十分な機械的強度が得られない。
(4)請求項4の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする。
本発明は、例えば図6(c)に示す様に、メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、例えば図9に示す様に、突出部材の中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、後の実験例に示す様に、突出部材の接合強度が高いという効果がある。
なお、メタライズ層の径方向の長さMLと突出部材の底面の同じ径方向の長さSLとの比(ML/SL)とは、同一の径方向において、前記中心からのメタライズ層の長さと突出部材の長さとの比をとったものである(以下同様)。
(5)請求項5の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記ロウ材層の底面の同じ径方向の長さFLとの比(ML/RL)が1.1以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする。
本発明は、例えば図6(c)に示す様に、メタライズ層の径方向の長さMLとロウ材層の底面の同じ径方向の長さRLとの比(ML/RL)が1.1以上となる範囲が、図9に示す様に、突出部材の中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、後の実験例に示す様に、突出部材の接合強度が高いという効果がある。
(6)請求項6の発明では、前記多層セラミック基板は、ガラスセラミックからなることを特徴とする。
本発明は、多層セラミック基板のセラミック材料を例示したものである。つまり、セラミック成分がガラスセラミックである場合は、ガラスを含まない場合に比べて強度が弱いが、本発明では、そのような強度が弱い材料であっても、クラック等の発生を抑制することができる。
(7)請求項7の発明では、前記スタッドは、前記基板表面に接合される面の面積が60〜110mm2であることを特徴とする。
本発明は、スタッドの基板表面に接合される面の面積を例示している。
以下、前記各請求項の発明の構成について説明する。
・前記突出部材は、多層セラミック基板の表面に接合されてその表面より(例えば垂直に)外側方向に突出する部材であり、その材料としては、例えばコバールなどの金属を採用できる。また、その形状としては、その底面が円形等の柱状(円柱状)の部材を採用できる。
また、この突出部材としては、軸方向に沿って同一の(軸に直角な)断面形状又は径を有する部材に限らず、軸方向に沿って異なる断面形状又は径の部材を採用できる。例えば、多層セラミック基板に接合される例えば円盤状の大径部と、その大径部から(基板から遠ざかるように)突出する例えば円柱状の(大径部より径の小さな)小径部とからなる構成を採用できる。
特に、本発明は、大径部の底面の面積が60〜110mm2(円盤の場合は直径8.7〜12mm)、小径部の(軸に直角な)断面積が7〜20mm2(円柱の場合は直径3〜5mm)の範囲のように、大きさサイズの突出部材を多層セラミック基板に接合する場合に大きな効果が得られる。
・前記多層セラミック基板を構成するセラミック材料としては、例えばアルミナを採用できる。また、例えばムライト(3Al23・2SiO2)及びホウケイ酸系ガラスを主成分とするガラスセラミックを採用できる。
・前記メタライズ層の材料としては、タングステン、モリブデン、銀、銅、或いはそれらの合金を採用できる。
・前記ロウ材の材料としては、Au−Sn系、Ag−Cu系等の材料を採用できる。
第1実施例の半導体素子検査用基板及び基板保持装置を破断して示す説明図である。 半導体素子検査用基板の平面図である。 多層セラミック基板を拡大し破断して示す説明図である。 半導体素子検査用基板のメタライズ層周辺を拡大して示す説明図である。 (a)はメタライズ層に接合されたスタッドを示す平面図、(b)はそのA−A’断面図である。 各寸法等の位置や名称を示す説明図である。 メタライズ層の形成工程を示す説明図である。 スタッドのロウ付け工程を示す説明図である。 請求項4、5の中心角の割合を示す説明図である。
以下、本発明の実施例を、図面を参照しながら説明する。
a)まず、本実施例の半導体素子検査用基板とそれを固定する基板保持装置を、図1に基づいて説明する。
図1に示す様に、本実施例の半導体素子検査用基板1は、半導体素子の一つであるシリコンウェハー(図示せず)の電気検査を行う場合に、基板保持装置3に固定されて使用されるものである。
前記基板保持装置3では、補強板であるドライブボード5に配線ボード7が積層されており、配線ボード7の同図下面側の周囲に、四角枠状のフレーム9が取り付けられている。
一方、半導体素子検査用基板1は、フレーム9の枠内において、配線ボード7の下面側に、板状のインターポーザー11を介して配置されている。
この半導体素子検査用基板1の下面側には、シリコンウェハーに接触する接触端子13が設けられており、インターポーザー11の両側にも、接触端子15、17が設けられている。なお、インターポーザー11の各面側の接触端子15、17は、それぞれ配線ボード7と半導体素子検査用基板1とに接触している。
また、半導体素子検査用基板1の中央には、後に詳述する大径部19と小径部21とを有する円柱状の突出部材(スタッド)23が接合されており、このスタッド23には、同様に大径部25と小径部27とを有する円柱状の延長スタッド29がネジ構造により結合されている。つまり、スタッド23上部のネジ部31と延長スタッド29下部のネジ孔33との螺合により、スタッド23と延長スタッド29とが一体に結合している。
前記延長スタッド29は、ドライブボード5及び配線ボード7の中央にて板厚方向に開けられた貫通孔35を貫くように配置されており、延長スタッド29上部のネジ部37にはナット39が螺合し、ナット39の下側には、貫通孔35の段部41に当接するテーパ状のスプリングワッシャ43がはめ込まれている。
つまり、貫通孔35は、その中央で径が小さくなっており、ドライブボード5の小径部分44の下側にて、延長スタッド29の大径部25の上面が当接し、前記小径部分44の上側(段部41)にて、スプリングワッシャ43が当接している。
従って、ナット39を締め付けることにより、延長スタッド29及びスタッド23(従って半導体素子検査用基板1)が上方に移動し、これにより、半導体素子検査用基板1をドライブボード5に固定することができる。
そして、上述した半導体素子検査用基板1は、例えばφ300mm(12inch)のシリコンウェハーに対応したものであり、(各ICチップを切り出す前の)シリコンウェハーにおけるICチップの端子に接触金具13が接触することにより、一度に多数のICチップの検査を行うことが可能である。
b)次に、前記半導体素子検査用基板1について、図2〜図6に基づいて詳細に説明する。
図2に示す様に、半導体素子検査用基板1は、例えば縦96.25mm×横91.17mm×厚み4.45mmの長方形の板状の多層セラミック基板45を主体とし、この多層セラミック基板45の一方の表面に、前記スタッド23がAgとCuを含むロウ材によってロウ付けされたものである。
このうち、前記多層セラミック基板45は、図3に内部を破断して示す様に、ガラスセラミック層47が板厚方向に複数積層された構造を有している。
このガラスセラミック層47は、例えばガラス成分とセラミック成分との混合物を、例えば800〜1050℃程度の低温にて焼成した低温焼成のガラスセラミックで構成されている。詳しくは、各ガラスセラミック層47(従って多層セラミック基板45のガラスセラミック部分)は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなる。
また、多層セラミック基板45の両表面には、多数の電極49、51が形成され、多層セラミック基板45の内部(詳しくは各ガラスセラミック層47の境界部分)には、内部配線層53が形成されている。更に、多層セラミック基板45の表面の電極49と裏面の電極51とを、内部配線層53を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体(ビア)55が形成されている。
従って、前記図2に示す様に、多層セラミック基板45の表面には、多数の電極49が露出しており、この電極49の表面には、上述した接触端子13(図1参照)が配置されている。
なお、電極49、51としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた導体で構成でき、内部配線層53やビア55を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な、Ag、Ag/Pt合金、Ag/Pd合金などの導体が使用できる。
本実施例では、電極49、51は、Ti層上にCu層、Ni層、Au層を順に形成した多層構造(図示せず)となっている。
更に、前記多層セラミック基板45の表面には、多数の電極49以外に、基板表面の中央と四隅に、メタライズ層57が形成されている。
このメタライズ層57は、図4に拡大して示す様に、縦15.7mm×横17.0mmで、四隅の角部が縦2.5mm×横2.5mmだけ切りかかれた十字形状のパターンである。なお、メタライズ層57は、下層より、Ti/Cu/Ni/Auが順次積層されたものである。
一方、図5に示す様に、前記スタッド23は、例えば外径9.66mm×厚み1.0mmの円盤状の大径部19の上に、例えば外径3.7mm×高さ5.4mmの円柱状の小径部21が同軸に形成された円柱構造を有しており、小径部21の外周はネジ部33とされている。なお、スタッド23の材質としては、例えばコバールを採用できる。また、スタッド23には、ロウ材の濡れ性を向上させるために、NiメッキとAuメッキが施されている。
このスタッド23は、多層セラミック基板45の中央のメタライズ層57上にて、メタライズ層57の中心(面積中心)とスタッド23の中心を一致させるようにして、例えばAu−Sn系のロウ材により接合されている。
つまり、メタライズ層57とスタッド23との間には、ロウ材からなるロウ材層59が形成されており、このロウ材層59は、スタッド23の大径部19の外周側にてフィレット(ロウ材溜部)61を形成している。
特に本実施例では、フィレット61の外周端は、メタライズ層57の外周端より、前記請求項1に示した所定の条件を満たすように、スタッド23の外周の全周にわたって内側に引き下がっている。
即ち、図6(a)に示す様に、スタッド23の底面の面積中心を中心にして、メタライズ層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上である。
また、本実施例では、フィレット61の外周端は、メタライズ層57の外周端より、前記請求項2に示した所定の条件を満たすように、内側に引き下がっている。
即ち、図6(b)に示す様に、フィレット61の底辺の長さFとフィレット61の高さHとの比(F/H)が、4.3以上である。
ここで、フィレット61の底辺の長さFとは、スタッド23の外周面から、その法線方向の外側に張り出す長さ(平均値)であり、フィレット61の高さHとは、メタライズ層57の表面からのフィレット61の高さ(平均値)である。
c)次に、半導体素子検査用基板1の製造方法を、図7及び図8に基づいて詳細に説明する。
(1)まず、多層セラミック基板45の製造方法を説明する。
・セラミック原料粉末として、平均粒径:3μm、比表面積:2.0m2/gのSiO2、Al23、B23を主成分とするホウケイ酸系ガラス粉末と、平均粒径:2μm、比表面積:3.0m2/gのムライト粉末とを用意した。
更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で50:50、総量1000g投入するとともに、アクリル樹脂を120g投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、3時間混合することにより、セラミックスラリーを得た。
得られたセラミックスラリーを用いて、ドクターブレード法により、厚み0.15mmの(各ガラスセラミック層47用の)第1グリーンシートを作製した。
・また、前記第1グリーンシートを作製する工程とは別に、拘束シート(第2グリーンシート)を作製するために、セラミック原料粉末として、平均粒径:2μm、比表面積:1m2/gのアルミナ粉末を用意した。
更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてDOP、溶剤としてMEKを用意した。
そして、前記第1グリーンシートと同様に、アルミナ製のポットに、アルミナ粉末を1000g、アクリル樹脂を120g投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤(MEK)と可塑剤(DOP)を投入し、3時間混合してスラリーを得た。
このスラリーを用いて、ドクターブレード法により、厚み0.30mmの第2グリーンシートを作製した。
・次に、前記第1グリーンシートに、ビアホールを形成し、そのビアホールに、例えばAg系ペーストを充填した。また、第1グリーンシートの表面の必要な箇所に、Ag系ペーストを用いて、印刷によって(内部配線層53となる)導電パターンを形成した。
・次に、各第1グリーンシートを、順次積層し、更にその積層体の両側に第2セラミックシートを積層した。
・次に、プレス機にて、第2セラミックシートを積層した積層体の積層方向の両側から0.2MPaの押圧力を加えながら、850℃にて30分間焼成(脱脂焼成)した。
・この、焼結体の両主面に残っている(未焼結の)第2グリーンシートを、水を媒体として超音波洗浄機により除去し、更に、焼結体の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した。なお、その後、ポリッシュ研磨を行ってもよい。
(2)次に、メタライズ層57の形成方法について説明する。
図7に示す様に、研磨した焼結体の表面に、スパッタによって、Ti薄膜71、Cu薄膜73を順次形成した。
次に、その上に、メタライズ層57のパターン以外を覆う様にレジスト75を形成した。
次に、メタライズ層57のパターンの部分に、電解メッキによってCu層77、Ni層79を形成した。
次に、レジスト75を除去した後に、メタライズ層57のパターン以外の部分のCu薄膜71、Ti薄膜73をエッチングにより除去した。
その後、残ったパターン部分の周囲に、電解メッキによって、Ni層81、Au層83を形成して、メタライズ層57を完成した。
なお、焼結体の表面には、メタライズ層57の形成と同時に、ビア55に対応する位置に、従来と同様に、スパッタ、レジスト、メッキ等により、(上述したTi層、Cu層、Ni層、Au層からなる)電極49、51が形成される。
(3)次に、スタッド23の接合方法について説明する。
図8(b)に示す様に、メタライズ層57の上に、80Au/20Snのロウ材箔(プリフォーム)91を配置し、図8(a)に示す様な、カーボン製のロウ付け治具の容器93内に多層セラミック基板45をセットし、貫通孔95を有するカーボン製の蓋97をした。
次に、図8(b)に示す様に、スタッド23を、蓋97の貫通孔95から入れてロウ材箔91上に載置し、スタッド23上にステンレス製のウエイト99を載置した。
そして、還元雰囲気のベルト炉中にて、ロウ付けした。詳しくは、300℃以上で30分間保持し、その後冷却した。
これにより、メタライズ層57上にスタッド23が接合された半導体素子検査用基板1が完成した。
d)この様にして製造された本実施例の半導体素子検査用基板1においては、スタッド23の底面の面積中心を中心にして、メタライズ層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上であるので、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力がメタライズ層57中で緩和されることにより、後に実験例の表1及び表4に示す様に、スタッド23の接合強度を十分に確保することができる。
また、フィレット61の底辺の長さFとフィレット61の高さHとの比(F/H)が、4.3以上であるので、後述する実験例に示す様に、スタッド23が接合されたメタライズ層57の周辺のガラスセラミック層47において、クラック等の破損が生じ難いという効果が得られる。これにより、スタッド23の接合強度が向上する。
なお、前記比の数値限定の範囲を満たす限りは、メタライズ層57のパターンは、十字形状に限らず、円形など各種の形状を採用でき、同様に、スタッド23の底面の形状も、円形に限らず、各種の形状を採用できる。
本実施例は、前記請求項3の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
特に本実施例では、前記図6(c)に示す様に、メタライズ層の表面積Mとスタッドの底面積Sとの比(M/S)が、1.8以上であるので、後の実験例に示す様に、スタッドの接合強度が高いという効果がある。
本実施例は、前記請求項4の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
本実施例では、メタライズ層の面積中心とスタッドの中心軸を同じ中心とした場合に、前記図6(c)に示す様に、メタライズ層の半径方向の長さ(メタライズ層長さ)MLとスタッドの底面の同じ半径方向の長さ(スタッド底面長さ:半径)SLとの比(ML/SL)が1.4以上となる範囲が、図9に示す様に、スタッドの中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、スタッドの接合強度が高いという効果がある。
なお、メタライズ層も円の場合には、メタライズ層長さMLは半径になり、図6(a)に示す様に、直径は2MLとなる。
本実施例は、前記請求項5の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
本実施例では、メタライズ層の面積中心とスタッドの中心軸を同じ中心とした場合に、前記図6(c)に示す様に、メタライズ層の半径方向の長さ(メタライズ層長さ)MLとロウ材層の底面の同じ半径方向の長さ(ロウ材層底面長さ:半径)RLとの比(ML/RL)が1.1以上となる範囲が、図9に示す様に、スタッドの中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、スタッドの接合強度が高いという効果がある。
<実験例>
次に、本発明の効果を確認するために行った実験例について説明する。
本実験例では、本発明例として、下記表1〜表4に示す寸法にて、それ以外は、前記実施例1と同様な製造方法にて半導体素子検査用基板を製造し、スタッドの接合強度(引張強度)を調べた。その結果を同じく表1〜表4に記す。
但し、本実験例では、実験例1、5〜7のメタライズ層は円形であり、実験例2〜4のメタライズ層は前記実施例1の図4に示す様な十字形(相似形状)である。また、ロウ材層の平面形状及びスタッドの底面は、全ての実施例において円形である。
ここで、表2のデータは、請求項2に対応する値(F/Hが4.3以上)を示しており、表3のデータは、請求項3に対する値(M/Sが1.8以上)を示している。また、表4のデータは、請求項1の発明において、(ML−RL)が0.65mm以上の例を示している。また、同表4のデータは、請求項4の発明において、ML/SLが1.4以上となる範囲が中心角の62%以上の例と、請求項5の発明において、ML/RLが1.1以上となる範囲が中心角の62%以上の例を示している。
なお、表1〜表4における各寸法は、前記図6に示すものであり、複数箇所(9箇所)の平均を求めた値である。また。引張強度は、多層セラミック基板を固定し、スタッドを上方に引っ張った時に、スタッドが剥離した際の強度を、ロードセル(力検出器)により測定したものである。
また、本発明から外れる比較例として、下記表5〜表8に示す寸法にて、前記本発明例と同様にして、半導体素子検査用基板を製造し、スタッドの接合強度(引張強度)を調べた。その結果を同じく表5〜表8に記す。
なお、ここで、表6のデータは、請求項2の比較例に対応する値を示しており、表7のデータは、請求項3の比較例に対する値を示している。また、表8のデータは、請求項1の比較例として、(ML−RL)が0.65mm未満の例を示している。また、同表8のデータは、請求項4の比較例として、ML/SLが1.4未満の例と、請求項5の比較例として、ML/RLが1.1未満の例を示している。なお、比較例のメタライズ層、ロウ材層、スタッドの底面は、全て円形である。
Figure 0005671237
Figure 0005671237
Figure 0005671237
Figure 0005671237
Figure 0005671237
Figure 0005671237
Figure 0005671237
Figure 0005671237
前記表1〜表8から明らかな様に、請求項1〜5の発明の構成を有するものは、比較例に比べて接合強度が高いという顕著な効果を奏する。
尚、本発明は前記実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
1…半導体素子検査用基板
23…スタッド
45…多層セラミック基板
47…ガラスセラミック層
49、51…電極
57…メタライズ層
59…ロウ材層

Claims (7)

  1. 多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、
    前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと、前記ロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)が、前記突出部材の外周の全周にわたって0.65mm以上であることを特徴とする半導体素子検査用基板。
  2. 多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、
    前記突出部材の外周における前記ロウ材層のフィレットの底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であることを特徴とする半導体素子検査用基板。
  3. 多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、
    前記メタライズ層の表面積Mと前記突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であることを特徴とする半導体素子検査用基板。
  4. 多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、
    前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする半導体素子検査用基板。
  5. 多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合され、該突出部材は半導体素子検査用基板を基板保持装置に固定するためのスタッドである半導体素子検査用基板であって、
    前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記ロウ材層の底面の同じ径方向の長さRLとの比(ML/RL)が1.1以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする半導体素子検査用基板。
  6. 前記多層セラミック基板は、ガラスセラミックからなることを特徴とする請求項1〜5のいずれか1項に記載の半導体素子検査用基板。
  7. 前記スタッドは、前記基板表面に接合される面の面積が60〜110mm2であることを特徴とする請求項1〜5のいずれか1項に記載の半導体素子検査用基板。
JP2010004970A 2009-01-15 2010-01-13 半導体素子検査用基板 Active JP5671237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010004970A JP5671237B2 (ja) 2009-01-15 2010-01-13 半導体素子検査用基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009006754 2009-01-15
JP2009006754 2009-01-15
JP2010004970A JP5671237B2 (ja) 2009-01-15 2010-01-13 半導体素子検査用基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014177588A Division JP2015025812A (ja) 2009-01-15 2014-09-02 半導体素子検査用基板

Publications (2)

Publication Number Publication Date
JP2010185869A JP2010185869A (ja) 2010-08-26
JP5671237B2 true JP5671237B2 (ja) 2015-02-18

Family

ID=42766600

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010004970A Active JP5671237B2 (ja) 2009-01-15 2010-01-13 半導体素子検査用基板
JP2014177588A Withdrawn JP2015025812A (ja) 2009-01-15 2014-09-02 半導体素子検査用基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014177588A Withdrawn JP2015025812A (ja) 2009-01-15 2014-09-02 半導体素子検査用基板

Country Status (1)

Country Link
JP (2) JP5671237B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019049498A (ja) * 2017-09-12 2019-03-28 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP7189047B2 (ja) * 2019-02-22 2022-12-13 日本特殊陶業株式会社 電気検査用基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
JPH0777989B2 (ja) * 1989-01-25 1995-08-23 同和鉱業株式会社 セラミックスと金属の接合体の製造法
JP2629635B2 (ja) * 1995-02-23 1997-07-09 日本電気株式会社 放熱用金属板付半導体装置
JP2006337229A (ja) * 2005-06-03 2006-12-14 Micronics Japan Co Ltd 通電試験用プローブ
JP5016342B2 (ja) * 2006-03-27 2012-09-05 京セラ株式会社 太陽電池モジュール

Also Published As

Publication number Publication date
JP2015025812A (ja) 2015-02-05
JP2010185869A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
CN110678434B (zh) 多层陶瓷基板及其制造方法
JP5519312B2 (ja) 多層セラミック基板及びその製造方法
US20090321114A1 (en) Electrical inspection substrate unit and manufacturing method therefore
JP2011061049A (ja) 静電チャック
JP2008034828A (ja) Ic検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP5566271B2 (ja) 配線基板およびその製造方法
JP5671237B2 (ja) 半導体素子検査用基板
JP6406646B2 (ja) セラミックパッケージ及び電子部品
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5461913B2 (ja) 多層セラミック基板の製造方法
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP2005191065A (ja) 発光素子収納用パッケージ及びその製造方法
JP6088129B2 (ja) 多層セラミック基板の製造方法
KR101101574B1 (ko) 세라믹 기판 및 그의 제조 방법
JP2010177383A (ja) 多層セラミック基板及びその製造方法並びにプローブカード
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP4511013B2 (ja) 多数個取りセラミック配線基板
JP5947018B2 (ja) 多層セラミック基板及びその製造方法
WO2023100517A1 (ja) 回路モジュール
JP7093227B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
JP2004165291A (ja) ビアホール付きセラミック基板及びその製造方法
JP2001210746A (ja) 半導体素子搭載用基板
JP2013232688A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

R150 Certificate of patent or registration of utility model

Ref document number: 5671237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250