JP2629635B2 - 放熱用金属板付半導体装置 - Google Patents
放熱用金属板付半導体装置Info
- Publication number
- JP2629635B2 JP2629635B2 JP7034894A JP3489495A JP2629635B2 JP 2629635 B2 JP2629635 B2 JP 2629635B2 JP 7034894 A JP7034894 A JP 7034894A JP 3489495 A JP3489495 A JP 3489495A JP 2629635 B2 JP2629635 B2 JP 2629635B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- ceramic substrate
- semiconductor device
- package
- brazing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構造に関
し、特にセラミック基板に放熱板を設けた挿入型セラミ
ックパッケージの構造に関する。
し、特にセラミック基板に放熱板を設けた挿入型セラミ
ックパッケージの構造に関する。
【０００２】
【従来の技術】従来の放熱用金属板付挿入型セラミック
パッケージは、図３に示すように、セラミック基板１
と、金属板ろう付け用メタライズパターン３に固定され
た放熱用金属板２と、放熱用金属板２に固定されたチッ
プ４等とから構成されている。
パッケージは、図３に示すように、セラミック基板１
と、金属板ろう付け用メタライズパターン３に固定され
た放熱用金属板２と、放熱用金属板２に固定されたチッ
プ４等とから構成されている。
【０００３】従来の放熱用金属板付挿入型セラミックパ
ッケージは、実装基板にはんだ付け後に放熱用金属板と
セラミック基板との接合部に発生する応力の集中を緩め
るため、図３に示す通り放熱用金属板や金属板ろう付用
メタライズパターン３のコーナー部に、Ｒ面取りやＣ面
取り（斜面による面取り）を行っている。これは、以下
の理由により発生する応力の集中を緩和させるためであ
る。
ッケージは、実装基板にはんだ付け後に放熱用金属板と
セラミック基板との接合部に発生する応力の集中を緩め
るため、図３に示す通り放熱用金属板や金属板ろう付用
メタライズパターン３のコーナー部に、Ｒ面取りやＣ面
取り（斜面による面取り）を行っている。これは、以下
の理由により発生する応力の集中を緩和させるためであ
る。
【０００４】図４において、放熱用金属板付挿入型セラ
ミックパッケージは、セラミック基板１と、この上にろ
う材８により固定された放熱用金属板２と、放熱用金属
板２に固定されたチップ４と、封止用リング６に溶接さ
れたキャップ７と、入出力端子９とから構成されてい
る。チップ４は、ボンディングワイヤー５を介してセラ
ミック基板１と電気的に接続されている。また、入出力
端子９は、プリント基板１０に挿入されている。
ミックパッケージは、セラミック基板１と、この上にろ
う材８により固定された放熱用金属板２と、放熱用金属
板２に固定されたチップ４と、封止用リング６に溶接さ
れたキャップ７と、入出力端子９とから構成されてい
る。チップ４は、ボンディングワイヤー５を介してセラ
ミック基板１と電気的に接続されている。また、入出力
端子９は、プリント基板１０に挿入されている。
【０００５】一般に挿入型セラミックパッケージは、基
板実装であるプリント基板のスルーホールにパッケージ
の入出力端子を挿入し、パッケージ搭載面の逆の面から
噴流式はんだ付け装置によりはんだ実装される。この噴
流式はんだ付け装置を用いると、プリント基板の片面の
みにはんだを吹き付けるため、はんだの吹き付けられた
面が反対面よりも高温となるため、熱膨張差により図４
（ａ）に示すようにプリント基板１０が反った状態でパ
ッケージは、はんだ実装される。プリント基板１０は、
はんだ実装後冷却され、図４（ｂ）に示すようにもとの
平面状態に戻るため、パッケージには引っ張り応力がか
かる。特に、パッケージ中では入出力端子９による固定
領域が広い事から、放熱用金属板とセラミック基板との
ろう付け部のコーナー部分に、発生した応力が集中す
る。
板実装であるプリント基板のスルーホールにパッケージ
の入出力端子を挿入し、パッケージ搭載面の逆の面から
噴流式はんだ付け装置によりはんだ実装される。この噴
流式はんだ付け装置を用いると、プリント基板の片面の
みにはんだを吹き付けるため、はんだの吹き付けられた
面が反対面よりも高温となるため、熱膨張差により図４
（ａ）に示すようにプリント基板１０が反った状態でパ
ッケージは、はんだ実装される。プリント基板１０は、
はんだ実装後冷却され、図４（ｂ）に示すようにもとの
平面状態に戻るため、パッケージには引っ張り応力がか
かる。特に、パッケージ中では入出力端子９による固定
領域が広い事から、放熱用金属板とセラミック基板との
ろう付け部のコーナー部分に、発生した応力が集中す
る。
【０００６】
【発明が解決しようとする課題】従来の構造によれば、
特開昭６３−１７２４４９号で開示されている様に、応
力が１点に集中するような角型のメタライズパターンよ
りもＣ面取りやＲ面取りを実施している分、応力集中を
緩める事ができる。しかし、近年、半導体の集積度が増
加したため、それにともなってパッケージの入出力端子
も増加しており、増加した入出力端子からの信号を処理
するため、実装基板の板厚は、厚くなっている。従っ
て、噴流式はんだ付け装置によってはんだ実装した際に
パッケージ内に発生する応力は、増加する。この応力
は、パッケージの構造上図５（ａ）に示すように、金属
板ろう付け用メタライスパターン３をセラミック基板１
から引きはがす方向に発生する。応力が大きくなり、金
属板ろう付け用メタライズパターン３とセラミック基板
１との接合強度よりも大きくなると、金属板ろう付け用
メタライズパターン３のコーナー部とセラミック基板１
との界面からメタライズがはがれる。このはがれを起点
として図５（ｂ）に示すようにセラミックパッケージに
クラックライン１１が発生する。クラックは、パッケー
ジの信頼性を著しく低下させるばかりか、配線を断絶し
た場合にはパッケージが正常に動作しない。
特開昭６３−１７２４４９号で開示されている様に、応
力が１点に集中するような角型のメタライズパターンよ
りもＣ面取りやＲ面取りを実施している分、応力集中を
緩める事ができる。しかし、近年、半導体の集積度が増
加したため、それにともなってパッケージの入出力端子
も増加しており、増加した入出力端子からの信号を処理
するため、実装基板の板厚は、厚くなっている。従っ
て、噴流式はんだ付け装置によってはんだ実装した際に
パッケージ内に発生する応力は、増加する。この応力
は、パッケージの構造上図５（ａ）に示すように、金属
板ろう付け用メタライスパターン３をセラミック基板１
から引きはがす方向に発生する。応力が大きくなり、金
属板ろう付け用メタライズパターン３とセラミック基板
１との接合強度よりも大きくなると、金属板ろう付け用
メタライズパターン３のコーナー部とセラミック基板１
との界面からメタライズがはがれる。このはがれを起点
として図５（ｂ）に示すようにセラミックパッケージに
クラックライン１１が発生する。クラックは、パッケー
ジの信頼性を著しく低下させるばかりか、配線を断絶し
た場合にはパッケージが正常に動作しない。
【０００７】クラックの発生を防ぐためには、応力自体
を緩和し、その起点となるメタライズはがれが起きない
ようにする必要がある。そこで、メタライズパターンの
端部をろう付け部から離すことにより、メタライズパタ
ーンの端部にかかる応力は緩和されメタライズはがれは
発生しなくなり、その結果パッケージクラックの発生は
無くなる。
を緩和し、その起点となるメタライズはがれが起きない
ようにする必要がある。そこで、メタライズパターンの
端部をろう付け部から離すことにより、メタライズパタ
ーンの端部にかかる応力は緩和されメタライズはがれは
発生しなくなり、その結果パッケージクラックの発生は
無くなる。
【０００８】
【課題を解決するための手段】本発明による放熱用金属
板付半導体装置は、放熱用金属板とセラミック基板と入
出力端子とからなる半導体装置において、コーナー部が
円弧状となっている放熱用金属板をろう付けするための
セラミック基板上のメタライズパターンは放熱用金属板
よりも大きく、かつ、コーナー部が放熱用金属板のコー
ナー部の円弧よりも小さい円弧のパターンを有する。
板付半導体装置は、放熱用金属板とセラミック基板と入
出力端子とからなる半導体装置において、コーナー部が
円弧状となっている放熱用金属板をろう付けするための
セラミック基板上のメタライズパターンは放熱用金属板
よりも大きく、かつ、コーナー部が放熱用金属板のコー
ナー部の円弧よりも小さい円弧のパターンを有する。
【０００９】また、本発明による放熱用金属板付半導体
装置は、放熱用金属板とセラミック基板と入出力端子と
からなる半導体装置において、金属板をろう付けするた
めのセラミック基板上のメタライズパターンのコーナー
部が、セラミック基板の中心から放射状に広がってい
る。
装置は、放熱用金属板とセラミック基板と入出力端子と
からなる半導体装置において、金属板をろう付けするた
めのセラミック基板上のメタライズパターンのコーナー
部が、セラミック基板の中心から放射状に広がってい
る。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１（ａ）は、本発明の第１実施例の平面
図、図１（ｂ）は、本発明の第１実施例の断面図であ
る。
図、図１（ｂ）は、本発明の第１実施例の断面図であ
る。
【００１２】本実施例では、放熱用金属板付挿入型セラ
ミックパッケージは、セラミック基板１と、金属板ろう
付け用メタライズパターン３上にろう材８により固定さ
れた放熱用金属板２と、封止用リング６に溶接されたキ
ャップ７と、入出力端子９とから構成されている。また
チップ４は、放熱用金属板２に固定され、ボンディング
ワイヤー５を介してセラミック基板１と電気的に接続さ
れている。なお、金属板ろう付け用メタライズパターン
３の４つのコーナー部のＲ面取りのサイズをｘ、放熱用
金属板２の４つのコーナー部のＲ面取りサイズをｙとす
ると、ｘ＜ｙ（例えばｘ＝２ｍｍ，ｙ＝５ｍｍ）の関係
が成り立つよう設計されている。
ミックパッケージは、セラミック基板１と、金属板ろう
付け用メタライズパターン３上にろう材８により固定さ
れた放熱用金属板２と、封止用リング６に溶接されたキ
ャップ７と、入出力端子９とから構成されている。また
チップ４は、放熱用金属板２に固定され、ボンディング
ワイヤー５を介してセラミック基板１と電気的に接続さ
れている。なお、金属板ろう付け用メタライズパターン
３の４つのコーナー部のＲ面取りのサイズをｘ、放熱用
金属板２の４つのコーナー部のＲ面取りサイズをｙとす
ると、ｘ＜ｙ（例えばｘ＝２ｍｍ，ｙ＝５ｍｍ）の関係
が成り立つよう設計されている。
【００１３】パッケージをプリント基板に挿入し、噴流
式はんだ付け装置にてはんだ実装すると、プリント基板
から受ける外力のため、パッケージは、セラミック基板
１と放熱用金属板２との間に応力が矢印イの方向にかか
る。またこの応力は、パッケージの構造上４つのコーナ
ー部に集中する。しかし、コーナー部の金属板ろう付け
用メタライズパターン３は、幅広く設計されているた
め、メタライズ端部にかかる力は軽減され、クラックの
原因となるメタライズはがれの発生が抑えられるため、
パッケージクラックは発生しなくなる。
式はんだ付け装置にてはんだ実装すると、プリント基板
から受ける外力のため、パッケージは、セラミック基板
１と放熱用金属板２との間に応力が矢印イの方向にかか
る。またこの応力は、パッケージの構造上４つのコーナ
ー部に集中する。しかし、コーナー部の金属板ろう付け
用メタライズパターン３は、幅広く設計されているた
め、メタライズ端部にかかる力は軽減され、クラックの
原因となるメタライズはがれの発生が抑えられるため、
パッケージクラックは発生しなくなる。
【００１４】図２は、本発明の第２実施例の平面図であ
る。
る。
【００１５】本実施例では、金属板ろう付け用メタライ
ズパターン３をパッケージの中心から放射状に広げてあ
る。本実施例は、ろう材とメタライズ端部との間隔を広
く取っているため応力緩和にはさらに有効である。また
セラミック基板１の収縮誤差によりメタライズパターン
が狭くなり、ろう材過多となったとき、ろう材のにげと
して有効に作用するため、安定したろう材形状を確保で
きる。
ズパターン３をパッケージの中心から放射状に広げてあ
る。本実施例は、ろう材とメタライズ端部との間隔を広
く取っているため応力緩和にはさらに有効である。また
セラミック基板１の収縮誤差によりメタライズパターン
が狭くなり、ろう材過多となったとき、ろう材のにげと
して有効に作用するため、安定したろう材形状を確保で
きる。
【００１６】更に、金属板ろう付け用メタライズパター
ン３のコーナー部を、セラミック基板１のコーナー部ま
で達するような構造にすると、パッケージクラックの発
生を一層防止することができる。
ン３のコーナー部を、セラミック基板１のコーナー部ま
で達するような構造にすると、パッケージクラックの発
生を一層防止することができる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
放熱用金属板付挿入型セラミックパッケージの実装基板
にはんだ付け後に、セラミック基板と放熱用金属板との
接合部に発生する応力を緩和することが可能であり、パ
ッケージにクラックが発生することを防止することがで
きる。
放熱用金属板付挿入型セラミックパッケージの実装基板
にはんだ付け後に、セラミック基板と放熱用金属板との
接合部に発生する応力を緩和することが可能であり、パ
ッケージにクラックが発生することを防止することがで
きる。
【図１】本発明の第１実施例を示し、（ａ）は平面図、
（ｂ）は（ａ）におけるＡ−Ａ′線による断面図であ
る。
（ｂ）は（ａ）におけるＡ−Ａ′線による断面図であ
る。
【図２】本発明の第２実施例の平面図である。
【図３】従来例の放熱用金属板付挿入型セラミックパッ
ケージの平面図である。
ケージの平面図である。
【図４】本発明に係るはんだ実装時に発生する応力の発
生機能を説明する断面図であり、（ａ）はプリント基板
が反った状態を示し、（ｂ）はプリント基板が平面に戻
った状態を示す。
生機能を説明する断面図であり、（ａ）はプリント基板
が反った状態を示し、（ｂ）はプリント基板が平面に戻
った状態を示す。
【図５】本発明に係るパッケージクラックの発生機構を
説明する部分断面図であり、（ａ）はパッケージクラッ
クの発生前の状態を示し、（ｂ）はパッケージクラック
の発生後の状態を示す。
説明する部分断面図であり、（ａ）はパッケージクラッ
クの発生前の状態を示し、（ｂ）はパッケージクラック
の発生後の状態を示す。
１ セラミック基板 ２ 放熱用金属板 ３ 金属板ろう付け用メタライズパターン ４ チップ ５ ボンディングワイヤー ６ 封止用リング ７ キャップ ８ ろう材 ９ 入出力端子 １０ プリント基板 １１ クラックライン
Claims (3)
- 【請求項１】 放熱用金属板とセラミック基板と入出力
端子とからなる半導体装置において、コーナー部が円弧
状となっている前記金属板をろう付けするための前記セ
ラミック基板上のメタライズパターンは、前記金属板よ
りも大きく、かつ、コーナー部が前記金属板のコーナー
部の円弧よりも小さい円弧のパターンを有することを特
徴とする放熱用金属板付半導体装置。 - 【請求項２】 放熱用金属板とセラミック基板と入出力
端子とからなる半導体装置において、前記金属板をろう
付けするための前記セラミック基板上のメタライズパタ
ーンのコーナー部が、前記セラミック基板の中心から放
射状に広がっていることを特徴とする放熱用金属板付半
導体装置。 - 【請求項３】 メタライズパターンのコーナー部が、セ
ラミック基板のコーナー部まで達していることを特徴と
する請求項２記載の放熱用金属板付半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034894A JP2629635B2 (ja) | 1995-02-23 | 1995-02-23 | 放熱用金属板付半導体装置 |
| US08/605,896 US5610440A (en) | 1995-02-23 | 1996-02-23 | Semiconductor devide having improved junction construction between heat radiation plate and ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034894A JP2629635B2 (ja) | 1995-02-23 | 1995-02-23 | 放熱用金属板付半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236666A JPH08236666A (ja) | 1996-09-13 |
| JP2629635B2 true JP2629635B2 (ja) | 1997-07-09 |
Family
ID=12426885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7034894A Expired - Fee Related JP2629635B2 (ja) | 1995-02-23 | 1995-02-23 | 放熱用金属板付半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5610440A (ja) |
| JP (1) | JP2629635B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6471717B1 (en) * | 1998-03-24 | 2002-10-29 | Innercool Therapies, Inc. | Selective organ cooling apparatus and method |
| JP3947525B2 (ja) * | 2003-04-16 | 2007-07-25 | 沖電気工業株式会社 | 半導体装置の放熱構造 |
| TWI269414B (en) * | 2005-06-20 | 2006-12-21 | Via Tech Inc | Package substrate with improved structure for thermal dissipation and electronic device using the same |
| JP4867793B2 (ja) * | 2007-05-25 | 2012-02-01 | 株式会社豊田自動織機 | 半導体装置 |
| JP5671237B2 (ja) * | 2009-01-15 | 2015-02-18 | 日本特殊陶業株式会社 | 半導体素子検査用基板 |
| TWI485818B (zh) * | 2011-06-16 | 2015-05-21 | Xintec Inc | 晶片封裝體及其形成方法 |
| JP6235226B2 (ja) * | 2013-04-09 | 2017-11-22 | 日本特殊陶業株式会社 | 接合構造体及び半導体素子収納用パッケージ |
| JP6885706B2 (ja) * | 2016-10-28 | 2021-06-16 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| EP3648557B1 (en) * | 2017-06-28 | 2023-08-30 | Kyocera Corporation | Power module substrate and power module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172449A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH03266456A (ja) * | 1990-03-15 | 1991-11-27 | Nippon Steel Corp | 半導体チップ用放熱部材及び半導体パッケージ |
| JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
-
1995
- 1995-02-23 JP JP7034894A patent/JP2629635B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-23 US US08/605,896 patent/US5610440A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236666A (ja) | 1996-09-13 |
| US5610440A (en) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0594395B1 (en) | Semiconductor power module | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JP2629635B2 (ja) | 放熱用金属板付半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2000200977A (ja) | ハイブリッドモジュ―ル | |
| EP0525651A1 (en) | Package structure for one or more IC chips | |
| JP3410041B2 (ja) | ハイブリッドモジュール | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JP2000138340A (ja) | ハイブリッドモジュール | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JP2954206B1 (ja) | 半導体装置のフリップチップ実装基板 | |
| JPH11150219A (ja) | 半導体集積素子用のパッケージと、その実装方法 | |
| JP2000133890A (ja) | ハイブリッドモジュール | |
| JPH0897331A (ja) | 半導体パッケージ | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH08195448A (ja) | 半導体パッケージ | |
| JPH10144732A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |
|
| LAPS | Cancellation because of no payment of annual fees |