以下、本発明の一実施形態に係る半導体素子実装用基板および半導体装置について、図面に基づき詳細に説明する。
<半導体素子実装用基板の構成>
図1は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す上面からの斜視図である。図2は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す下面からの斜視図である。図3は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す下面からの平面図である。図4は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す、上面からの分解斜視図である。図5は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す下面からの分解斜視図である。図6は、図5に示す本発明の一実施形態に係る半導体素子実装用基板の構成のうち、Xの部分の拡大図である。図7は、本発明の一実施形態に係る半導体素子実装用基板の構成を示す上面からの平面図である。図8は、本発明の一実施形態である半導体素子実装用基板の構成を示す側面図および図7の断面図であり、図8(a)は側面図であり、図8(b)は図7のA−A線での断面図、図8(c)は図7のB−B線での断面図である。これらの図において半導体素子実装用基板1は、基板2および金属板3を備えている。
図1、図2および図7に示すように、基板2は、例えば平面視において矩形状である。基板2は、平面視において大きさは例えば5mm×5mm〜50mm×50mmであり、厚みは0.5mm〜5mmである。基板2は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料またはエポキシ樹脂等の樹脂材料から成る。
基板2は、貫通孔11(以下、説明の都合上、第1貫通孔11ともいう)を有している
。第1貫通孔11は、基板2に形成されており、基板2の下面において、周囲にメタライズ層31(以下、説明の都合上、第1メタライズ層31ともいう)が形成されている。第1貫通孔11は、平面視において、例えば矩形状であって、大きさは1mm×1mm〜38mm×38mmである。第1貫通孔11は、半導体素子が収容されるので、半導体素子が収容される十分な大きさが確保されている。
また、第1貫通孔11は、平面視において、中心が基板2の中心よりも外縁に位置してもよい。つまり、平面視において第1貫通孔11は基板2に対して偏って形成されている。このため、基板2には、第1貫通孔11が形成されていない基板2の中心に近い領域にスペースを確保することができる。このことによって、基板2は、収容される半導体素子と電気的に接続される、基板2上面の第1貫通孔11の周囲における電極のスペースを確保することができる。さらに、半導体素子実装用基板1は、基板2上面の第1貫通孔11の周囲におけるスペースに他の半導体素子または電子部品を実装して収納することができる。また、基板2の上面に実装される他の半導体素子からの熱を、基板2を介して外部の回路基板に放熱しやすくすることができる。
図3に示すように、第1メタライズ層31は、基板2の下面であって、第1貫通孔11の外縁を取り囲むものである。第1メタライズ層31は、例えば、タングステン、モリブデンおよびマンガン等の金属材料から成る。また、第1メタライズ層31は、基板2の下面であって第1貫通孔11の外縁を取り囲むようにメタライズ層の形態で設けられ、その表面に電界めっきまたは無電解めっきによって金またはニッケル等の金属材料から成るめっき層が形成される。
また、第1貫通孔11は、基板2に対して偏って形成されている場合には、平面視において、第1メタライズ層31も基板2に対して偏って形成されている。このため、平面視において、第1メタライズ層31の外縁から基板2の外縁までの幅を狭くすることができる。このため、基板2と第1メタライズ層31との間の熱膨張の差による応力を抑制することができる。また、このとき、第1メタライズ層31が基板2の外縁まで形成されている場合には、表面に電界めっきをかける際に効率よくめっきをかけることができる。
図4に示すように、金属板3は、基板2の下面に第1貫通孔11を塞いで設けられている。金属板3は、上面の中央部分に半導体素子を実装する実装領域3aと、実装領域3aを取り囲む周辺領域3bとを有している。この周辺領域3bが第1メタライズ層31と重なって貫通孔31を塞いでいる。金属板3は、平面視において例えば矩形状であって、大きさは1.5mm×1.5mm〜38.5mm×38.5mmである。厚みは、0.5mm〜3mmである。金属板3は、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金からなり、その表面に電界めっきまたは無電解めっきによって設けられる、金またはニッケル等のめっき層から成る。金属板3が金属材料から成ることによって、上面に実装される半導体素子の使用時に半導体素子から熱が発生しても、金属板3を介して外部の回路基板に熱を逃がしやすくすることができる。
図3および図5に示すように、第1メタライズ層31は、第1メタライズ領域31aと第2メタライズ領域31bで構成されている。第1メタライズ領域31aと第2メタライズ領域31bは連続して設けられている。なお、図面では、第1メタライズ領域31aと第2メタライズ領域2bとの境界は、破線で示している。
図4、図5および図8に示すように、第1メタライズ領域31aは、下面視において、基板2の下面であって第1貫通孔11の周囲を取り囲み、金属板3の外縁よりも大きい。このため、接合材8を用いて接合する際に、接合材8が金属板3の側面に広がりやすくなる。また、金属板3の側面と第1メタライズ領域31aとの間に接合材8が設けられるこ
とになる。これにより、金属板3と第1メタライズ領域31aとの間の接合強度が向上しやすくなる。第1メタライズ領域31aは、平面視において、例えば矩形状であり、大きさは2mm×2mm〜40mm×40mmである。厚みは、0.01mm〜0.1mmである。また、第1メタライズ領域31aは、外縁から金属板3の側面までの幅が一定になるように設けられることがよい。その結果、半導体素子実装用基板1は、金属板3と第1メタライズ領域31aとの間に連続して、一定量の接合材8を設けやすくできる。このことから、金属板3と第1メタライズ領域31aとの接合性を安定して維持することができる。
また、第2メタライズ領域31bは、第1メタライズ領域31aと連続して設けられている。第2メタライズ領域31bが設けられていることによって、第1メタライズ領域31aのみの場合と比較して、余剰の接合材8の広がりを第2メタライズ領域31bに促すことができる。第2第1メタライズ層31bは、平面視において、例えば矩形状であり、大きさは2mm×2mm〜40mm×40mmである。厚みは、0.01mm〜0.1mmである。
また、第2メタライズ領域31bの長手方向の長さは、第1メタライズ領域31aの長手方向の長さよりも短くてもよい。この場合には、接合材8によって金属板3を第1メタライズ領域31aに接合する際に、金属板3と第1メタライズ領域31aとの接合強度を向上させることができる。なぜならば、そもそも、第2メタライズ領域31bの長手方向の長さが第1メタライズ領域31aの長手方向の長さと同じあるいは長い場合には、余分な接合材8を第2メタライズ領域31bに流すことができる。さらに、第2メタライズ領域31bの長手方向の長さは、第1メタライズ領域31aの長手方向の長さよりも短いと、第2メタライズ領域31bに接合材8が流れすぎることを抑制することができる。その結果、半導体素子実装用基板1は、金属板3と第1メタライズ領域31aとの接合性を安定して維持しやすくできる。さらに、第2メタライズ領域31bは、長手方向の長さが第1メタライズ領域31aの長手方向よりも短く、第2メタライズ領域31bの長手方向の対辺が近接する第1メタライズ領域31aの角部よりも内側の方向(第2メタライズ領域31bの長手方向の長さが短くなる方向)に設けられてもよい。これにより、接合材8が金属板3の角部と第1メタライズ領域31aとの間に余剰に設けられることを抑制することができる。その結果、基板2、金属板3、第1メタライズ層31および接合材8の熱膨張、熱収縮により、金属板3の角部の周辺に生じる熱応力を低減することができる。よって、半導体素子実装用基板1は、金属板3の角部を起点とした、基板2および接合材8に生じるクラックおよび割れ、第1メタライズ領域31aが基板2から剥がれることを抑制することができる。
また、基板2は、金属板3の角部とこの角部に近接する基板2の外縁との間に第1メタライズ層31および接合材8が設けられないことにより、基板2、金属板3、第1メタライズ層31および接合材8の熱膨張、熱収縮によって基板2の外縁に生じる熱応力を低減することができる。よって、半導体素子実装用基板1は、基板2の外縁を起点として生じるクラックおよび割れを抑制することができる。
また、第1メタライズ領域31aの角部の形状は、曲線形状であってもよい。第1メタライズ領域31aの角部の形状が曲線形状であることによって、接合材8の流れを制御しやすくなる。さらには、第1メタライズ領域31aは、金属板3の角部と第1メタライズ領域31aとの間に余剰の接合材8が設けられることを抑制することができる。これにより、半導体素子実装用基板1は、金属板3と第1メタライズ領域31aとの接合性を安定して維持しやすくできる。また、基板2、金属板3、第1メタライズ層31および接合材8の熱膨張差によって、金属板3の角部周辺に生じる熱応力を低減することができる。
また、金属板3は、下面視において、角部の形状が曲線形状であってもよい。これにより、半導体素子実装用基板1は、基板2、金属板3、第1メタライズ層31および接合材8の熱膨張差によって生じる熱応力が金属板3の角部に集中することを抑制することができる。さらには、金属板3は、下面視において、角部の形状が第1メタライズ領域31aの角部と同一の形状であってもよい。これにより、下面視において、金属板3の角部に設けられる接合材8の幅(基板2の下面に対して水平方向の幅)を一定にすることができる。その結果、半導体素子実装用基板1は、基板2、金属板3、第1メタライズ層31および接合材8の熱膨張差によって生じる熱応力が金属板3および第1メタライズ領域31aの角部の局所に集中することを抑制することができる。
また、第2メタライズ領域31bは、第1メタライズ領域31aのうち、基板2の外縁に近接する1辺のみから基板2の外縁の方向に延びていてもよい。このため、基板2の外縁から第1メタライズ領域31aまでの長さとなる第2メタライズ領域31bの幅を短くすることができる。その結果、第1メタライズ領域31aと連続して設けられている。
また、第2メタライズ領域31bは、基板2の角部と間が空いていてもよい。基板2の角部まで第2メタライズ領域31bが設けられないことにより、基板2と第2メタライズ領域31bとの間に生じる熱膨張差による熱応力を抑制することができる。さらには、第1メタライズ領域31aは、外縁が基板2の外縁と間が空いていてもよい。第1メタライズ領域31aが基板2の外縁まで設けられないことにより、基板2と第1メタライズ領域31aとの間に生じる熱膨張差による熱応力を低減することができる。また、基板2の外縁を起点として生じるクラックおよび割れを抑制することができる。
基板2には、複数の貫通孔が形成されていてもよい。複数の貫通孔は、例えば第2貫通孔12、第3貫通孔13および第4貫通孔14である。また、基板2の下面には、複数の貫通孔に合わせてメタライズ層が形成されている。第2メタライズ層32は、第2貫通孔12の外縁を取り囲んでいる。また、第3貫通孔13および第4貫通孔14が形成されている場合には、基板2の下面に、第3メタライズ層33および第4メタライズ層34が形成されている。
第2メタライズ層32は、基板2の下面であって、第2貫通孔12の外縁を取り囲むものである。第2メタライズ層32は、平面視において、例えば矩形状であり、大きさは2mm×2mm〜40mm×40mmである。厚みは、0.01mm〜0.1mmである。第2メタライズ層32は、例えば、タングステン、モリブデンおよびマンガン等の金属材料から成り、基板2の下面であって第2貫通孔12の外縁を取り囲むようにメタライズ層の形態で設けられ、その表面に電界めっきまたは無電解めっきによって金またはニッケル等の金属材料から成るめっき層が形成される。
第2貫通孔12は、第1貫通孔11と間を空けて基板2に形成されている。第2貫通孔12は基板2の下面において、周囲に第2メタライズ層32が形成されている。第2貫通孔12は平面視において例えば矩形状であって、大きさは1.5mm×1.5mm〜18mm×18mmである。第2貫通孔12には、第1貫通孔11に収容される半導体素子と電気的に接続される貫通導体21(以下、説明の都合上、第1貫通導体21ともいう)が形成される。
第1貫通導体21は、第2貫通孔12内から基板2の下面にかけて、第2貫通孔12を塞いで設けられている。第1貫通導体21は、第2貫通孔12に囲まれており、第2貫通孔12の内面と間を空けて設けられている。第1貫通導体21は、柱状体であり、柱状体の下部21aが基板2の下面よりも下方に位置している。また、下部21aの全周が側方に向かって張出しており、下部21aの全周が第2メタライズ層32と重なって第2貫通
孔12を塞いでいる。つまり、第1貫通導体21の下部21aは、基板2の下面に露出していることになる。
第1貫通導体21は、基板2の下面からの平面視において例えば矩形状であって、大きさは1.7mm×1.7mm〜18mm×18mmである。また、基板2の上面からの平面視において例えば矩形状であって、大きさは1.3mm×1.3mm〜17mm×17mmである。厚みは、第2貫通孔12内で、0.5mm〜5mmである。また、基板2の下面から露出した下部21aの厚みは、0.5mm〜3mmである。第1貫通導体21は、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金からなり、その表面に電界めっきまたは無電解めっきによって設けられる、金またはニッケル等のめっき層から成る。
第1貫通導体21は、金属板3に実装される半導体素子と、ワイヤボンディング等で電気的に接続される。このため、第1貫通導体21が金属材料から成ることによって、半導体素子の使用時に大電流を流して大きな熱が発生しても、外部に熱を逃がしやすくすることができる。また、半導体素子実装用基板1における電流経路の断線を抑制することができる。
また、図8(a)および図8(c)に示すように、第1貫通導体21は、第2貫通孔12に囲まれており、第2貫通孔12の内面と間を空けて設けられている。つまり、第2貫通孔12の内面と第1貫通導体21の第2貫通孔12内に位置する側面とが間が空いている。平面視における第1貫通導体21の外縁と第2貫通孔の内縁との間は、たとえば0.1mm〜1.5mmである。半導体素子は、使用時に大電流を流して大きな熱が発生する。
このとき第1貫通導体21の側面が第2貫通孔12の内面と間を空けて設けられていることで、第1貫通導体21が熱膨張および熱収縮した場合に、第1貫通導体21と基板2との間にはたらく、熱膨張係数の違いによって生じる応力の負荷、およびそれに伴って生じる基板2のクラックが低減される。第2貫通孔12の内面と第1貫通導体21の第2貫通孔12内に位置する側面とが間が空いていると、金属材料から成る第1貫通導体21が基板2と比べて大きく熱膨張および熱収縮したとしても接触しない、または接触しても間が空いていない場合と比較して低減される。このため、基板2に引っ張られたり、押されたりする応力が抑制されるためである。このため、半導体素子との電気的な接続を保つことができる。つまり、大電流を使用することができるとともに、熱応力による半導体素子実装用基板1の破損を抑制することができる。
このとき、第1貫通導体21は、第2貫通孔12内に位置する側面の全周が第2貫通孔12の内面と間が空いているのがよい。このことによって、半導体素子の使用時に大電流を流して大きな熱が発生することで、第1貫通導体21が熱膨張および熱収縮した場合に、基板2との熱膨張係数の違いによって生じる応力の負荷、およびそれに伴って生じる基板2のクラックがより低減される。このため、半導体素子との電気的な接続をより有効に保つことができるとともに、熱応力による半導体素子実装用基板1の破損を抑制することができる。
また、第1貫通導体21は、第2貫通孔12内に位置する側面が、平面視において曲線部を有している。このことによって、平面視において第1貫通導体21が角部を有している場合と比較したときに、大きな熱が発生した場合であっても変形しにくいものとすることができる。また、曲線部を有していることによって、第1貫通導体21は、角部に集中しやすい熱膨張および熱収縮による応力の負荷を抑制することができる。
また、平面視において第1メタライズ層31の外縁は、金属板3の外縁よりも大きく形成されている。また、第2メタライズ層32の外縁は、第1貫通導体21の下部の外縁よりも大きく形成されている。このことによって、それぞれ、接合時に位置ずれが起きたとしても金属板3と第1貫通導体21との接合面積を確保することができる。また、金属板3の側面および第1貫通導体21の下部21aの側面まで、接合材8が設けられる場合には、接合強度を向上させることができる。
また、図2、図3、図9および後述する図10に示すように、第1貫通導体21の下部21aの外縁から第2メタライズ層32の外縁までの幅、つまり第2メタライズ層32の第2メタライズ領域32bの幅は、第2メタライズ層32の第1メタライズ領域32aの幅よりも大きく設けられている。また、第1メタライズ層31の第2メタライズ領域31bの幅は、第1メタライズ層31の第1メタライズ領域31aの幅よりも大きく設けられている。
特に、図3および図6に示すように、各メタライズ層が矩形状であり、それぞれ近接した位置、例えば向かい合う辺の関係に設けられている場合には、近接した各メタライズ層の第1メタライズ領域の幅(第1メタライズ層31の第1メタライズ領域31aの幅W1および第2メタライズ層32の第1メタライズ領域32aの幅W2)が狭くなっている。このことによって、メタライズ層同士が接触して短絡することを抑制することができる。
さらに、第1貫通導体21を第2メタライズ層32に接合する、ろう材またははんだ等の導電性の接合材8において、他のメタライズ層と近接した各メタライズ層の第1メタライズ領域に設けられる接合材8の量を少なくすることができる。また、各メタライズ層の第2メタライズ領域に設けられる接合材の量を多くすることができる。その結果、金属板3と第1メタライズ層31との接合強度および第1貫通導体21と第2メタライズ層32との接合強度は、各メタライズ層の第2メタライズ領域に設けられる接合材8によって維持できる。また、各メタライズ層の第1メタライズ領域同士が近接する箇所に局所的に生じる、応力を低減することができる。この応力は、基板2、金属板3、第1貫通導体21、第1メタライズ層31、第2メタライズ層32および接合材8との熱膨張差に起因するものである。
また、平面視において、第1メタライズ層31および第2メタライズ層32は、基板2の外縁まで形成されている。このことによって、メタライズ層の形成の際に、電界めっきをかける上で、効率よくかけることができる。
また、図1〜図3および図7〜図10は、上述した基板2に第3の貫通孔および第4の貫通孔が形成された場合を示している。図9は、本発明の他の実施形態に係る半導体素子実装用基板の構成を示す下面からの平面図である。図10は、本発明の他の実施形態である半導体素子実装用基板の構成を示す下面からの斜視図である。
第3メタライズ層33は、基板2の下面であって、第3貫通孔13の外縁を取り囲むものである。第3メタライズ層33は、平面視において、例えば矩形状であり、大きさは2mm×2mm〜20mm×20mmである。厚みは、0.01mm〜0.1mmである。第3メタライズ層33は、例えば、タングステン、モリブデンおよびマンガン等の金属材料から成り、基板2の下面であって第3貫通孔13の外縁を取り囲むようにメタライズ層の形態で設けられ、その表面に電界めっきまたは無電解めっきによって金またはニッケル等の金属材料から成るめっき層が形成される。
第4メタライズ層34は、基板2の下面であって、第4貫通孔14の外縁を取り囲むものである。第4メタライズ層34は、平面視において、例えば矩形状であり、大きさは2
mm×2mm〜20mm×20mmである。厚みは、0.01mm〜0.1mmである。第4メタライズ層34は、第4メタライズ層34と同じく、例えば、タングステン、モリブデンおよびマンガン等の金属材料から成り、基板2の下面であって第4貫通孔14の外縁を取り囲むようにメタライズ層の形態で設けられ、その表面に電界めっきまたは無電解めっきによって金またはニッケル等の金属材料から成るめっき層が形成される。
第3貫通孔13は、基板2に形成されており、基板2の下面において、周囲に第3メタライズ層33が形成されている。平面視において例えば矩形状であって、大きさは1.5mm×1.5mm〜18mm×18mmである。第3貫通孔13には、基板2の上面に実装される電子部品と電気的に接続される第2貫通導体22が形成される。
第2貫通導体22は、第3貫通孔13内から基板2の下面にかけて、第3貫通孔13を塞いで設けられている。第2貫通導体22は、第3貫通孔13に囲まれており、第3貫通孔13の内面と間を空けて設けられている。第2貫通導体22は、柱状体であり、柱状体の下部が基板2の下面よりも下方に位置している。また、下部の全周が側方に向かって張出しており、下部の全周が第3メタライズ層33と重なって第3貫通孔13を塞いでいる。つまり、第2貫通導体22の下部は、基板2の下面に露出していることになる。
第2貫通導体22は、基板2の下面からの平面視において例えば矩形状であって、大きさは1.7mm×1.7mm〜18mm×18mmである。また、基板2の上面からの平面視において例えば矩形状であって、大きさは1.3mm×1.3mm〜17mm×17mmである。厚みは、第3貫通孔13内で、0.5mm〜5mmである。また、基板2の下面から露出した下部の厚みは、0.5mm〜3mmである。第2貫通導体22は、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金からなり、その表面に電界めっきまたは無電解めっきによって設けられる、金またはニッケル等のめっき層から成る。第2貫通導体22は、基板2の上面に実装される電子部品と、ワイヤボンディング等で電気的に接続される。このため、第2貫通導体22が金属材料から成ることによって、電子部品の使用時に大電流を流して大きな熱が発生しても、外部に熱を逃がしやすくすることができる。
また、図8(b)に示すように、第2貫通導体22は、第3貫通孔13に囲まれており、第3貫通孔13の内面と間を空けて設けられている。第3通導体23は、電子部品の使用時に大電流を流して大きな熱が発生することで、第2貫通導体22が熱膨張および熱収縮した場合に、基板2との熱膨張係数の違いによる応力の負荷が低減される。このため、半導体素子との電気的な接続を保つことができる。つまり、大電流を使用することができる。
第4貫通孔14は、基板2に形成されており、基板2の下面において、周囲に第4メタライズ層34が形成されている。平面視において例えば矩形状であって、大きさは1.5mm×1.5mm〜18mm×18mmである。第4貫通孔14には、基板2の上面に実装される電子部品と電気的に接続される第3貫通導体23が形成される。平面視において、第3貫通孔13、第4貫通孔14および電子部品は、一直線上に配置される。
第3貫通導体23は、第4貫通孔14内から基板2の下面にかけて、第4貫通孔14を塞いで設けられている。第3貫通導体23は、第4貫通孔14に囲まれており、第4貫通孔14の内面と間を空けて設けられている。第3貫通導体23は、柱状体であり、柱状体の下部が基板2の下面よりも下方に位置している。また、下部の全周が側方に向かって出ており、下部の全周が第4メタライズ層34と重なって第4貫通孔14を塞いでいる。つまり、第3貫通導体23の下部は、基板2の下面に露出していることになる。
第3貫通導体23は、基板2の下面からの平面視において例えば矩形状であって、大きさは1.7mm×1.7mm〜18mm×18mmである。また、基板2の上面からの平面視において例えば矩形状であって、大きさは1.3mm×1.3mm〜17mm×17mmである。厚みは、第4貫通孔14内で、0.5mm〜5mmである。また、基板2の下面から露出した下部の厚みは、0.5mm〜3mmである。第3貫通導体23は、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金からなり、その表面に電界めっきまたは無電解めっきによって設けられる、金またはニッケル等のめっき層から成る。第3貫通導体23は、基板2の上面に実装される電子部品と、ワイヤボンディング等で電気的に接続される。このため、第3貫通導体23が金属材料から成ることによって、電子部品の使用時に大電流を流して大きな熱が発生しても、外部に熱を逃がしやすくすることができるとともに、半導体素子実装用基板1における電流経路の断線を抑制することができる。第3貫通導体23は、基板2の上面に実装される電子部品と、ワイヤボンディング等で電気的に接続される。このため、第3貫通導体23が金属材料から成ることによって、電子部品の使用時に大電流を流して大きな熱が発生しても、外部に熱を逃がしやすくすることができる。
また、第3貫通導体23は、第4貫通孔14に囲まれており、第4貫通孔14の内面と間を空けて設けられている。第4通導体24は、電子部品の使用時に大電流を流して大きな熱が発生することで、第3貫通導体23が熱膨張および熱収縮した場合に、基板2との熱膨張係数の違いによる応力の負荷が低減される。このため、半導体素子との電気的な接続を保つことができる。つまり、大電流を使用することができる。
また、第2貫通導体22および第3貫通導体23においても、第3貫通孔13および第4貫通孔14内に位置する側面の全周がそれぞれ第3貫通孔13および第4貫通孔14の内面と間が空いているのがよい。このことによって、半導体素子の使用時に大電流を流して大きな熱が発生することで、第2貫通導体22および第3貫通導体23が熱膨張および熱収縮した場合に、基板2との熱膨張係数の違いによる応力の負荷がより低減される。このため、半導体素子との電気的な接続をより有効に保つことができる。
また、第2貫通導体22および第3貫通導体23は、それぞれの貫通孔内に位置する側面が、平面視において曲線部を有している。このことによって、第2貫通導体22および第3貫通導体23の側面が角になっている場合と比較したときに、大きな熱が発生した場合であっても変形しにくいものとすることができる。
また、第2貫通導体22の下部の外縁から第3メタライズ層33の外縁までの幅および第3貫通導体23の下部の外縁から第4メタライズ層34の外縁までの幅、つまり各メタライズ層の第2メタライズ領域の幅は、各メタライズ層の第1メタライズ領域の幅よりも大きく設けられている。また、各メタライズ層の第2メタライズ領域の幅は、各メタライズ層の第1メタライズ領域の幅よりも大きく設けられている。特に、図6に示した第1メタライズ層31および第2メタライズ層32と同様に、図3に示すように各メタライズ層が矩形状であり、それぞれ近接した位置、例えば向かい合う辺の関係に設けられている場合には、近接した各メタライズ層の第1メタライズ領域の幅(第3メタライズ層33の第1メタライズ領域33aの幅W3および第4メタライズ層34の第1メタライズ領域34aの幅W4)が狭くなっている。このことによって、メタライズ層同士が接触して短絡することを抑制することができる。
さらに、第2貫通導体22および第3貫通導体23を第3メタライズ層33および第4メタライズ層34に接合する。このとき、ろう材またははんだ等の導電性の接合材8において、他のメタライズ層と近接した各メタライズ層の第1メタライズ領域に設けられる接合材8の量を少なくすることができる。また、各メタライズ層の第2メタライズ領域に設
けられる接合材8の量を多くすることができる。その結果、第2貫通導体22と第3メタライズ層33との接合強度および第3貫通導体23と第4メタライズ層34との接合強度は、他のメタライズ層と近接した各メタライズ層の第1メタライズ領域に設けられる接合材8によって維持できる。また、各メタライズ層の第1メタライズ領域同士が近接する箇所に局所的に生じる、応力を低減することができる。この応力は、基板2、第2貫通導体22、第3貫通導体23、第3メタライズ層33、第4メタライズ層34および接合材8との熱膨張差に起因するものである。
また、平面視において、第3メタライズ層33および第4メタライズ層34は、第1メタライズ層31および第2メタライズ層32と同様に、基板2の外縁まで形成されている。このことによって、メタライズ層の形成の際に、電界めっきをかける上で、効率よくかけることができる。
また、第2メタライズ層32、第3メタライズ層33および第4メタライズ層34は、矩形状である場合に、1辺のみが基板2の外縁と重なるように形成されている。残りの3辺は、他のメタライズ層との短絡を抑制するために、外縁まで形成されたメタライズ層の各貫通導体の下部の外縁からの幅よりも小さく形成されている。このことによって、大きく形成された場合と比較して、短絡を抑制するだけではなく、接合強度を保ちながら、セラミック材料から成る基板2と金属材料から成るメタライズ層、第1貫通導体21、第2貫通導体22、第3貫通導体23および接合材8等との熱膨張係数の違いによる応力の負荷を抑制することができる。
以上のように、第2メタライズ層32、第3メタライズ層33および第4メタライズ層34は、第1メタライズ層31と同様の構成であってもよい。なお、図8に示すように、第2メタライズ賞32の第2メタライズ領域32b、第3メタライズ層33の第2メタライズ領域33bおよび第4メタライズ層34の第2メタライズ領域34bは、それぞれ反対方向に向かうように設けられていてもよい。
また、図11は、本発明の他の実施形態である半導体素子実装用基板に枠体が設けられた構成の上面からの斜視図である。図10に示すように、半導体実装用基板1は、基板2の上面に枠体5が設けられていてもよい。枠体5は、基板2の外縁に沿って、基板2の上面を取り囲んで設けられる。枠体5は、平面視において、たとえば基板2と同じ大きさで、高さは0.5mm〜5mmである。枠体5は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料またはエポキシ樹脂等の樹脂材料から成る。
<半導体素子実装用基板の製造方法>
基板2は、たとえば複数の絶縁層から成り、酸化アルミニウム焼結体からなる場合であれば、次のようにして製作される。まず、酸化アルミニウム等のセラミック粉末とからなる原料粉末に適当な有機バインダおよび溶剤等を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法等の成形法でシート状に成形することにより複数枚のセラミックグリーンシートを作製する。
その後、セラミックグリーンシートを切断加工または打ち抜き加工により適当な形状とするとともにセラミックグリーンシートを積層して、圧着する。最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約900℃〜1000℃の温度で焼成することによって基板2を作製することができる。
第1メタライズ層31、第2メタライズ層32、第3メタライズ層33および第4メタ
ライズ層34は、たとえば、タングステンまたはモリブデン、マンガン等の高融点の金属からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダとともによく混ざるように練って作製した金属ペーストを、基板2の下面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。その後、これらを同時焼成する。以上の工程によって、基板2の下面にメタライズ層が被着される。
金属板3、第1貫通導体21、第2貫通導体22および第3貫通導体23は、例えば、鉄−ニッケル−コバルト合金からなり、切削加工、金型加工またはレーザ加工で形成される。第1貫通導体21、第2貫通導体22および第3貫通導体23は、金属材料を切削加工で凸形状にされる。上部が下部よりも細く、また曲線部を有するように加工される。
複数の貫通孔、第1貫通孔11、第2の貫通孔12、第3の貫通孔13および第4の貫通孔14は、たとえば金属ピンを用いた機械的な打ち抜き加工、またはレーザ光を用いた加工等の孔あけ加工によって形成することができる。第1貫通導体21、第2貫通導体22および第3貫通導体23は、各貫通孔へ嵌め込まれて、Ag−Cuろう材等の接合材8を用いて、各下部がメタライズ層と接合される。
この後、電界めっきによって、例えば、ニッケルまたは等のめっきが各メタライズ層、金属板および各貫通導体の表面に被着される。
<半導体装置の構成>
図12は、本発明の一実施形態に係る半導体装置10の上面からの斜視図を、図13は本発明の一実施形態に係る半導体装置10の上面からの分解斜視図を示している。これらの図において、半導体装置10は、上述した半導体素子実装用基板1、半導体素子4、枠体5および蓋体6を備えている。また、電子部品7をさらに備えていてもよい。
半導体素子4は、たとえばシリコン半導体、GaN半導体、SiC半導体である。また、第3の貫通孔13および第4の貫通孔14が形成されている場合に、基板2の上面に電子部品7が実装される。電子部品7としては、たとえばコンデンサ、抵抗素子、または半導体素子4と同じく、シリコン半導体、GaN半導体、SiC半導体等の半導体素子である。
蓋体6は、上述した枠体5の上端に、枠体5で囲まれた内部を覆って接合される。このとき、蓋体6の大きさは平面視において、基板2、枠体5と同じ大きさである。また、蓋体6は、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金からなり、その表面に電界めっきまたは無電解めっきによって設けられる、金またはニッケル等のめっき層から成る。
半導体装置10は、上述した半導体素子実装用基板1を備えていることによって、大電流でも使用することができる。このため、様々な素子を用いた半導体装置10とすることができる。
以上に説明した、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更等が可能である。