JP2015185622A - 電子素子実装用基板及び電子装置 - Google Patents

電子素子実装用基板及び電子装置 Download PDF

Info

Publication number
JP2015185622A
JP2015185622A JP2014059367A JP2014059367A JP2015185622A JP 2015185622 A JP2015185622 A JP 2015185622A JP 2014059367 A JP2014059367 A JP 2014059367A JP 2014059367 A JP2014059367 A JP 2014059367A JP 2015185622 A JP2015185622 A JP 2015185622A
Authority
JP
Japan
Prior art keywords
metal plate
electronic element
frame body
frame
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014059367A
Other languages
English (en)
Inventor
拓治 岡村
Takuji Okamura
拓治 岡村
明彦 舟橋
Akihiko Funahashi
明彦 舟橋
敏幸 千歳
Toshiyuki Chitose
敏幸 千歳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014059367A priority Critical patent/JP2015185622A/ja
Publication of JP2015185622A publication Critical patent/JP2015185622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 枠体と金属板との間の接着部材にクラック又は剥がれが発生することを抑制することができる電子素子実装用基板を提供する。【解決手段】 上面の中央部に電子素子実装部１１を有する金属板４と、金属板４の上面の外周部に接合された絶縁層から成る枠体２と、を有しており、金属板４の上面の電子素子実装部１１の外側に、枠体２の内側面又は外側面に当接している凸部４ａを備えている電子素子実装用基板１である。金属板４の凸部４ａが枠体２に当接しているため、金属板４が大きく変形することを抑制することができ、接着部材１５にクラックや剥がれが発生することを低減することができる。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子等の電子部品が搭載される電子素子実装用基板および電子装置
に関するものである。
従来から電子素子を電子素子実装用基板に実装した電子装置が知られている。このような電子装置に用いられる電子素子実装用基板として、複数の絶縁層から成る枠体と、枠体の下面に接合された金属板と、枠体の上面に設けられた電子素子接続用パッドとを有するものがある。電子装置は、電子素子実装用基板の上面に蓋体等が設けられて成る。このような電子装置は、金属板上面および枠体内側面で形成された凹部に電子素子が実装され、枠体上面や外側面に設けられた外部回路接続用電極に外部回路等が電気的に接続される。
特開２００６−３０３４００
一般的に、絶縁層から成る枠体と金属板とでは熱膨張係数に差があり、金属板が枠体と比較して熱膨張係数が大きい。そのため、電子素子実装用基板を構成する枠体の下面に金属板を設け、また金属板の上面に電子素子を実装すると、電子素子の作動時に発生した熱によって枠体と金属板との間に熱応力が生じる。この熱応力が、枠体と金属板とを接着している接着部材に応力が集中して、クラック又は剥がれが発生する恐れがあった。
本発明の目的は、枠体と金属板との間の接着部材にクラック又は剥がれが発生することを抑制することができる電子素子実装用基板と、電子素子実装用基板を用いた電子装置とを提供することにある。
本発明の1つの態様に係る電子素子実装用基板は、上面の中央部に電子素子実装部を有
する金属板と、該金属板の上面の外周部に接合された絶縁層から成る枠体と、を有しており、前記金属板の上面の前記電子素子実装部の外側に、前記枠体の内側面又は外側面に当接している凸部が設けられている。
本発明のその他の態様に係る電子素子実装用基板は、上面の中央部に電子素子実装部を有する金属板と、該金属板の上面の外周部に接合された絶縁層から成る枠体と、を有しており、前記金属板の上面の前記電子素子実装部の外側に、前記枠体の内側面又は外側面に接着材を介して接している凸部が設けられている。
本発明の1つの態様に係る電子装置は、上記の電子素子実装用基板と、前記金属板の前
記電子素子搭載部に搭載された電子素子と、を有する。
本発明の電子素子実装用基板は、金属板の上面の電子素子実装部の外側に、枠体の内側面又は外側面に当接している凸部が設けられている。これにより、電子素子の作動時に発
生する熱で金属板が熱膨張・熱収縮した場合において、凸部が枠体に当接しているので金属板の大きな変形を防ぐことができる。従って、枠体と金属板との間の接着部材に応力が集中することを抑制することが可能となり、接着部材にクラックや剥がれが発生することを低減することができる。
また本発明のその他の態様に係る電子素子実装用基板は、金属板の上面の電子素子実装部の外側に、枠体の内側面又は外側面に接着材を介して接している凸部が設けられている。このことにより、電子素子の作動時に発生する熱で金属板が熱膨張・熱収縮した場合において、凸部が枠体に接着材を介して接していることで金属板の大きな変形を防ぐことができる。従って、枠体と金属板との間の接着部材に応力が集中することを抑制でき、接着部材にクラックや剥がれが発生することを低減することができる。また、金属板の凸部と枠体との間に接着部剤を介して接していることで、金属板が熱膨張・熱収縮した場合において、枠体と凸部とが直接接しないので、枠体に欠け等が発生することを低減させることができる。
本発明の１つの態様に係る電子装置は、上述の電子素子実装用基板を有するので、接着部材にクラックや剥がれが発生することを低減することができ、より良好な密封を保つことが可能となる。
（ａ）は、本発明の第１の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 図１（ａ）の変形例を示す上面図である。 （ａ）は、本発明の第２の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第３の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）、（ｂ）は、本発明の第４の実施形態の電子素子実装用基板に係る電子素子実装用基板および電子装置を示す縦断面図である。 （ａ）は、本発明の第５の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）、（ｂ）は、本発明の第６の実施形態の電子素子実装用基板に係る電子素子実装用基板および電子装置を示す縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面若しくは下面の語を用いるものとする。
（第１の実施形態）
図１〜図２を参照して本発明の第１の実施形態における電子装置２１、及び電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
図１〜図２に示す例において、電子素子実装用基板１は、上面の中央部に電子素子実装部１１を有する金属板４と、金属板４の上面の外周部に接合された絶縁層から成る枠体２と、を有しており、金属板４の上面の電子素子実装部１１の外側に、枠体２の内側面に当接している凸部４ａを備えている。
電子素子実装用基板１は、絶縁層からなる枠体２を有している。
図１〜図２に示す例では、絶縁層からなる枠体２は貫通孔を有する第１の枠体２ｂと第１の枠体２ｂよりも小さい貫通孔を有する第２の枠体２ｃとを有している。第２の枠体２ｃの上面に第１の枠体２ｂが設けられており、第１の枠体２ｂの貫通孔と第２の枠体２ｃの貫通孔とは連結し、枠体２の開口部２ａを形成している。また、第１の枠体２ｂの内側側面と第２の枠体２ｃの上面とによって段差部が形成されており、この段差部に電子素子接続用パッド３が設けられている。なお、電子素子接続用パッド３が設けられている面（第２の枠体２ｃの上面）も、蓋体１２が設けられている面（第１の枠体２ｂの上面）も、「枠体２の上面」と解釈して良い。
枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃの材料は例えば、電気絶縁性セラミックス、又は樹脂等が使用される。
枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃの材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，又はガラスセラミックス焼結体等が挙げられる。
枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃの材料として使用される樹脂としては例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，又はフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、又は四フッ化エチレン樹脂が挙げられる。
図１〜図２に示す例において、枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃは、それぞれ、前述した材料から成る絶縁層を複数上下に積層して形成されている。
枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃは、図１〜図２に示すように２層の絶縁層から形成されていても良いし、単層または３層以上の絶縁層から形成されていても良い。図１〜図２に示す例では、枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃはそれぞれ２層の絶縁層から形成されており、前述した段差部には、複数の電子素子接続用パッド３が設けられている。
枠体２の内部には、配線導体が設けられていても良いし、枠体２は、表面に露出した配線導体を有していても良い。また、その配線導体によって、外部回路接続用電極と電子素子接続用パッド３とが電気的に接続されていても良い。また、枠体２を形成する第１の枠体２ｂおよび第２の枠体２ｃの内部に設けられたそれぞれの配線導体が、第１の枠体２ｂおよび第２の枠体２ｃの表面に露出した配線導体等によってそれぞれ電気的に接続されていても良い。
また、枠体２は上面もしくは側面に外部回路接続用電極が設けられていても良い。外部回路接続用電極は例えば、電子装置２１と外部回路基板又は外部装置等と電気的に接続する為に設けられる。
電子素子接続用パッド３、外部回路接続用電極及び配線導体は、枠体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）若しくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電子素子接続用パッド３、外部回路接続用電極及び配線導体は、枠体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
電子素子接続用パッド３、外部回路接続用電極及び配線導体の露出表面に、めっき層が設けられることが好ましい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極、および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０とのワイヤボンディング等を介した電気的接続、又は外部回路接続用電極と外部回路基板との電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
図１〜図２に示す例において、金属板４は、その上面の中央部に電子素子実装部１１を有しており、その上面の外周部に枠体２が接合されている。
図１〜図２に示す例では、電子素子１０が電子素子実装部１１に実装されており、この電子素子１０は、枠体２の内側面と金属板４の上面とで形成される凹部に収納されている。
図１〜図２に示す例のように、金属板４の外周縁は平面視において、枠体２の外周縁よりも内側に位置していても良いし、平面視において枠体２の外周縁と重なる位置又は、枠体２の外周縁よりも外側に位置していても良い。また、金属板４の外周縁が枠体２の外周縁よりも外側に位置する場合、金属板４は、枠体２の外側に位置する外側領域に貫通孔または切り欠きを有していても良い。なお、貫通孔または切り欠きは、例えば、電子装置２１と外部装置とを固定する際の孔として用いられる。
図１に示す例において金属板４の上面の外周部は、ろう材、熱硬化性樹脂又は低融点ガラス等からなる接着部材１５により枠体２の下面に接合されている。熱硬化性樹脂としては、例えば、ビスフェノールＡ型液状エポキシ樹脂等が用いられる。接着部材１５として、電子素子１０の実装時又は作動時の熱によって変性しないものを用いることによって、電子素子１０の実装時又は作動時に枠体２と金属板４とが剥離することを良好に抑制することができるので好ましい。
図１〜図２に示す例のように、凸部４ａは、金属板４の上面の電子素子実装部１１の外側に、枠体２の内側面に当接するように設けられる。
一般的に、枠体２と金属板４とは、熱膨張係数が異なる。例えば、枠体２が酸化アルミニウム焼結体から成る場合には、枠体２の熱膨張係数は７．１×１０−６／℃であり、金属板４が、ＳＵＳ３０４から成る場合には、金属板４の熱膨張係数は、１７．３×１０−６／℃である。そのため枠体２の下面に、枠体２とは熱膨張係数の異なる金属板４を接合した場合、電子素子１０の作動によって繰り返して熱が発生すると、枠体２と金属板４との熱膨張係数の違いによって、両部材間で熱膨張・熱収縮の差が発生する。この枠体２と金属板４との間の熱膨張・熱収縮の差によって、枠体２と金属板４とを接着している接着部材１５に応力が集中する。従って、電子素子１０の作動が繰り返されることによって枠体２と金属板４とを接着している接着部材１５にクラック又は剥がれが発生しやすくなる
。
図１〜図２に示す例のように、金属板４の上面の電子素子実装部１１よりも外側に、枠体２の内側面に当接している凸部４ａが設けられている。よって、電子素子１０の作動時に熱が発生しても、金属板４の凸部４ａが枠体２の内側面に当接しているため、金属板４の熱膨張がこれより熱膨張の小さい枠体２で抑えられることで発生する応力が、枠体２と金属板４との間の接着部材１５に集中することを抑制することができる。よって、接着部材１５にクラックや剥がれが発生することを低減することができる。
図１〜図２に示す例のように、凸部４ａの高さは、接着部材１５の厚みより大きい。例えば、接着部材１５の厚みが３０〜５０μｍ以上であるとき、凸部４ａの高さは８０μｍ以上である。このことによって、凸部４ａが接着部材１５の厚みよりも十分に大きくなるため、より確実に枠体２の内側面または外側面と当接させることができる。
凸部４ａは室温の状態で枠体２に当接している構成でも良いし、室温で枠体２と距離（微小な隙間）がある状態から金属板４の熱膨張とともに枠体２に当接する状態に変わるような構成であっても良い。
凸部４ａが室温の状態で枠体２に当接している構成であると、金属板４が少し熱膨張をした場合においても、接着部材１５に応力が集中することを抑制することができる。
また、凸部４ａが室温では枠体２と距離があり金属板４が熱膨張をした場合において枠体２に当接する構成であると金属板４と枠体２とを接着させる際、枠体２と凸部４ａとが接触することによる枠体２の欠けやバリ等の発生を抑制し、容易に接着させることができる。
なお、室温で枠体２と凸部４ａとの間に距離がある場合、この距離は、金属板４の熱膨張の大きさによって設定する。少なくとも電子素子１０の作動時に発熱した際に凸部４ａが枠体２に当接する位置に設ける事が好ましい。また、例えば、電子素子１０の周囲の最高温度が１５０℃である場合、それよりも低い温度（例えば、１００〜１４０℃）の時点で、枠体２に当接するようになる位置に、凸部４ａが設けられていることが好ましい。
例えば、電子素子実装用基板１が電気絶縁性セラミックスから成り、金属板４がＳＵＳ３０４から成るとする。枠体２は一辺２０〜５０ｍｍ程度の正方形の形状であり、第２の枠体２ｃが一辺１０〜３０ｍｍ程度の正方形状の貫通孔を有する。また、金属板４は一辺１５〜４５ｍｍ程度の正方形の形状であるとする。このとき、電子素子１０が作動し、発熱した時の温度を約８０〜１２０℃、電子素子１０が作動していない際の電子素子１０の温度が約１８〜２８℃とすると、枠体２の内側面と凸部４ａとの間の距離は例えば０．００１〜０．１ｍｍであって良い。
なお、図１〜図２に示す例のように電子素子実装部１１における金属板４の上面は、枠体２と接合している部分と同じ高さに位置している。また、後述するが、図６に示す例のように、電子素子実装部１１における金属板４の上面は、枠体２と接合している部分の高さより低い位置に位置していてもよい。
また、図１に示す例のように、凸部４ａは、電子素子実装部１１の外周縁と、枠体２の内側面との間に位置していることが好ましい。仮に、枠体２の内部空間の全域にかけて、金属板４の上面に凸部が形成されている場合、電子素子１０の位置が上方に上がってしまう。そうなると、例えば、電子素子１０が撮像素子である場合、撮像素子の受光面との焦点間距離を一定に保つため、レンズを凸部の高さ分、上方に上げる必要がある。結果、全
体が大型化するので、図１に示す例のように、凸部４ａは、枠体２の内部空間の全域でなく、電子素子実装部１１の外周縁と、枠体２の内側面との間の一部に設けておく方が良い。
また、後述するが、凸部４ａは、図３に示す例のように、枠体２の外側面より外側に位置しても良い。
また、図２に示す例のように、枠体２は、上面視において、矩形状であり、凸部４ａは、枠体２の内側面に当接しており、凸部４ａは、枠体２の開口部２ａの角部に位置していることが好ましい。一般的に金属板４が熱膨張・熱収縮をした場合接着部材１５には、枠体２の開口部２ａの角部に最も応力がかかりやすく、また金属板４の変形量も大きい。そのため、枠体２の開口部２ａの角部周辺に凸部４ａを設ける事で、より枠体２と金属板４との間の接着部材１５に応力が集中することを抑制することが可能となり、接着部材１５にクラックや剥がれが発生することを低減することができる。
また、図２に示す例のように、凸部４ａは、金属板４の上面に、複数設けられていてもよい。凸部４ａが複数設けられていることによって、金属板４が熱膨張をし、凸部４ａと当接した場合に、枠体２にかかる圧力を分散させることができる。そのため、接着部材１５にクラックや剥がれが発生することを低減することができるとともに、枠体２に欠けやクラックが発生することを低減させることができる。
また、図１に示す例のように、凸部４ａは枠体２の内側面に沿って連続していることが好ましい。この構成によると、金属板４が熱膨張する全方向において凸部４ａを設ける事ができる。そのため、全方向において枠体２と金属板４との間の接着部材１５に応力が集中することを抑制することが可能となり、接着部材１５にクラックや剥がれが発生することをより低減することができる。
なお、図３に示す例のように、凸部４ａは枠体２の外側面に沿って連続して設けられていても良い。この場合にも、金属板４が熱収縮する全方向において凸部４ａを設ける事ができるため、全方向において枠体２と金属板４との間の接着部材１５に応力が集中することを抑制することが可能となり、接着部材１５にクラックや剥がれが発生することをより低減することができる。
次に、図１〜図２を用いて、電子装置２１について説明する。図１に示す例において、電子装置２１は電子素子実装用基板１と、金属板４の電子素子実装部１１に実装された電子素子１０と、を有している。また、図１に示す例において、電子装置２１は電子素子実装用基板１の上面に接合された蓋体１２を有している。
電子素子１０は例えば、ＣＣＤ型又はＣＭＯＳ型等の撮像素子等が用いられる。図１に示す例においては、電子素子１０の各電極は、接続部材１３（ボンディングワイヤ）によって電子素子接続用パッド３に電気的に接続されている。接続部材１３は、ボンディングワイヤ以外にも金バンプまたはハンダ等が使用される。また、電子素子１０は例えば、銀エポキシや熱硬化性樹脂等の接着剤１９により金属板４と接着されていても良い。
蓋体１２は、例えば、平板状の光学フィルタである。また、蓋体１２は、例えば、ガラス材料、又は金属材料から成る平板であっても良い。蓋体１２は、例えば、熱硬化性樹脂又は低融点ガラス等の接合部材１４により、枠体２の上面に接合される。
本発明の電子装置２１は、上記構成の電子素子実装用基板１と、金属平板４の電子素子実装部１１に実装された電子素子１０と、電子素子実装用基板１の枠体２の上面に接合さ
れた蓋体１２とを有していることにより、より良好な密封を保つことが可能な電子装置２１を提供することができる。
次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃを構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である枠体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃが、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃを形成することができる。
また、枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃは、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって枠体２を形成する第１の枠体２ｂ及び第２の枠体２ｃを形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、外部回路接続用電極及び配線導体となる部分に金属ペーストを塗布又は充填する。この金属ペーストは、枠体２となるセラミックグリーンシートと同時に焼成することによって、電子素子接続用パッド３、外部回路接続用電極、配線導体等が形成される。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、枠体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（３）次に、前述のグリーンシートを金型等によって加工する。第１の枠体２ｂ及び第２の枠体２ｃとなるグリーンシートの中央部に、貫通孔を形成する。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより枠体２となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、第１の枠体２ｂおよび第２の枠体２ｃとなるグリーンシート積層体を別個に作製した後に、両者を積層して加圧することにより、枠体２となるグリーンシート積層体を作製しても良い。また、その際、第１の枠体２ｂおよび第２の枠体２ｃの表面に配線導体を露出させておき、第１の枠体２ｂと、第２の枠体２ｃとを積層して加圧することで、それぞれの配線導体を電気的に接続させても良い。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、枠体２が複数配列された多数個取り配線基板を得る。なお、この工程によって
、前述した金属ペーストは、電子素子接続用パッド３、外部回路接続用電極、または配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の枠体２に分断する。この分断においては、枠体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により枠体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
（７）次に、枠体２の下面に接合される金属板４を用意する。金属板４は、金属からなる板材に、従来周知のスタンピング金型を用いた打ち抜き加工やエッチング加工等により、外形または任意で設ける貫通孔及び切り欠きを形成することによって作製される。またこのとき、金属からなる板材に、従来周知金型を用いたプレス加工やエッチング加工等により、凸部４ａを形成することができる。しかる後、金属板４がＦｅ−Ｎｉ−Ｃｏ合金や４２アロイ，Ｃｕ，銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属板４の表面の酸化腐食を有効に防止することができる。
（８）次に、接着部材１５を介して、金属板４を枠体２に接合する。この工程では、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法やディスペンス法等で枠体２または金属板４のいずれか一方の接合面に塗布しトンネル式の雰囲気炉またはオーブン等で乾燥させた後、枠体２と金属板４とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ約１５０℃で約９０分間、加熱することで接着部材１５を完全に熱硬化させ、枠体２と金属板４とを強固に接着させる。
接着部材１５は、例えばビスフェノールＡ型液状エポキシ樹脂，ビスフェノールＦ型液状エポキシ樹脂，フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材，テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合，混練してペースト状とすることによって得られる。
また、接着部材１５としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，フェノールノボラック型エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，特殊ノボラック型エポキシ樹脂，フェノール誘導体エポキシ樹脂，ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系やアミン系，リン系，ヒドラジン系，イミダゾールアダクト系，アミンアダクト系，カチオン重合系，ジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
また、接着部材１５は、樹脂以外にも低融点ガラスを用いることができる。低融点ガラスは、例えば、酸化鉛５６〜６６質量％、酸化硼素４〜１４質量％、酸化珪素１〜６質量％および酸化亜鉛１〜１１質量％を含むガラス成分に、フィラーとして酸化ジルコニウムシリカ系化合物を４〜１５質量％添加したものが用いられる。これらの組成を有するガラス粉末に適当な有機溶剤、溶媒を添加混合してガラスペーストを得る。このガラスペーストを従来周知のスクリーン印刷法により枠体２や金属板４のいずれか一方の接合面に塗布し、これを約４３０℃の温度で焼成することによって前述の枠体２または金属板４の表面に接着部材が固着される。この後、金属板４と枠体２とを重ねた状態でトンネル式の雰囲
気炉またはオーブン等に通炉させ約４７０℃に加熱することで接着部材を溶融して固着させ、枠体２と金属板４とを強固に接合して電子素子実装用基板１を作製する。
上記（１）〜（８）の工程によって、電子素子実装用基板１が得られる。
このようにして形成された電子素子実装用基板１の電子素子実装部１１に電子素子１０を実装し、電子装置２１を作製することができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図３を参照しつつ説明する。なお、図３の電子装置２１は蓋体１２を省略している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、上面視において、凸部４ａが枠体２の外周縁よりも外側に設けられている点である。
図３に示す例において、凸部４ａは、金属板４の上面における、電子素子実装部１１よりも外側に設けられており、枠体２の外側面に当接している。このことによって、電子装置２１の周囲の温度が下がり、金属板４に熱収縮が発生した場合において、金属板４の上面に設けられた凸部４ａが枠体２の外側面に当接することで、金属板４の熱収縮がこれより熱収縮の小さい枠体２で抑えられることで発生する応力が、枠体２と金属板４との間の接着部材１５に集中することを抑制することができる。よって、接着部材１５にクラックや剥がれが発生することを低減することができる。
凸部４ａは、室温の状態で枠体２に当接している構成でも良いし、室温で枠体２と距離（微小な隙間）がある状態から金属板４の熱収縮とともに枠体２の外側面に当接する状態に変わるような構成でも良い。
なお、室温で枠体２と凸部４ａとの間に距離がある場合、この距離は、金属板４の熱収縮の大きさによって設定する。少なくとも冷却した際に凸部４ａが枠体２に当接する位置に設ける事が好ましい。また、例えば、電子素子１０の冷却時の最低温度が‐５０℃である場合、それよりも高い温度（例えば、‐４０℃〜‐２０℃）の時点で、枠体２に当接するようになる位置に、凸部４ａが設けられていることが好ましい。
例えば、電子素子実装用基板１が電気絶縁性セラミックスから成り、金属板４がＳＵＳ３０４から成るとする。枠体２は一辺２０〜５０ｍｍ程度の正方形の形状であり、第２の枠体２ｃが一辺１０〜３０ｍｍ程度の正方形状の貫通孔を有するとする。また、金属板４は一辺１５〜４５ｍｍ程度の正方形の形状であるとする。このとき、下降時の温度を約−７０〜−３０℃、電子素子１０が作動していない際の電子素子１０の温度が約１８〜２８℃とすると、枠体２の外側面と凸部４ａとの間の距離は例えば０．００１〜０．１ｍｍであって良い。
凸部４ａが室温の状態で枠体２に当接している構成であると、例えば電子素子１０を実装する工程において、加熱後温度が下がった際の熱収縮においても、接着部材１５に応力が集中することを抑制することができる。
また、凸部４ａが室温では枠体２と距離があり金属板４が熱収縮をした場合において枠体２に当接する構成であると金属板４と枠体２とを接着させる際、枠体２と凸部４ａとが接触することによる枠体２の欠けやバリ等の発生を抑制し、容易に接着させることができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図４を参照しつつ説明する。なお、図４の電子装置２１は蓋体１２を省略している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、枠体２が切り欠き８を有している点である。
図４に示す例において、枠体２の下面の内側面側に、切り欠き８が設けられている。この場合、図４に示す例のように、凸部４ａを上面視で切り欠き８と重なる位置に設けることができるので、凸部４ａと電子素子１０との距離を変えることなく、枠体２の幅（ｘ方向の大きさ）を小さくすることができる。よって、電子装置２１を小型化することが可能となる。また、枠体２と金属板４との接着面積を小さくできるので、接着部材１５に応力が集中することを抑制できる。
また、図４に示す例において、凸部４ａは、切り欠き８の上面（天井）と接しており、電子素子接続用パッド３は、枠体２の上面に設けられており、かつ、平面視において凸部４ａと重なるように位置している。一般的に電子素子１０は高機能化が進んでおり、電子素子１０と電気的に接続されている電子素子接続用パッド３は、電子装置２１を作動させることによって、発熱する。そのため、凸部４ａを切り欠き８の上面と接するように設け、平面視において凸部４ａと重なるように、枠体２の上面に電子素子接続用パッド３を設ける事で、電子素子接続用パッド３の熱を金属板４側に効率よく放熱させることができる。また、ワイヤボンディング時には、凸部４ａによって枠体２の切り欠き８上部が支持されるので、切り欠き８の上部が撓むことを抑制し、枠体２にクラック等が発生することを低減させることが可能となる。
また、切り欠き８の内側面は、枠体２の内側面に相当すると解して良い。よって、図４に示す、切り欠き８の内側面に当接している凸部４ａは、枠体２の内側面に当接している凸部４ａであると解する。
また、切り欠き８は、後述する図５に示す例のように、枠体２外側面側に設けられていても良い。
枠体２に切り欠き８を設ける為には、例えば枠体２がセラミックから成る場合は、各絶縁層となるセラミックグリーンシートやそれらを積層して加圧したセラミック積層体を金型や冶具等で加工することで、切り欠き８を設ける事ができる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１および電子装置２１について、図５を参照しつつ説明する。なお、図５の電子装置２１は蓋体１２を省略している。
本実施形態における電子装置２１において、第３の実施形態の電子装置２１と異なる点は、切りかき５および凸部４ａが枠体２の内側面、外側面の両方に設けられている点である。
図５に示す例においては、枠体２の下面の内側面側および外側面側に切り欠き８が設けられている。また、各切り欠き８と上面視で重なるように、凸部４ａが設けられている。これにより、枠体２を挟むように凸部４ａが設けられている構成となる。このように凸４ａで枠体２を挟むことで、電子装置２１の発熱による金属板４の熱膨張と、電子装置２１の周囲の温度の下降による金属板４の熱収縮の両方の変形に対しても、凸部４ａが作用する。そのため、どのような温度環境下においても枠体２と金属板４との間の接着部材１５
に応力が集中することを抑制することが可能となり、接着部材１５にクラックや剥がれが発生することを低減することができる。
図５（a）に示す例では、内側と外側の凸部４ａの両方が切り欠き８と上面視で重なる
ように設けられているので、電子装置２１の更なる小型化が可能となる。
また、図５（a）に示す例では、凸部４ａの一部が上面視で切り欠き８と重なっている
が、図５（ｂ）に示す例のように、凸部４ａの全部が上面視で切り欠き８と重なっているので、電子装置２１の更なる小型化が可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１および電子装置２１について、図６を参照しつつ説明する。なお、図６の電子装置２１は蓋体１２を省略している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、金属板４が凹部４ｂを有する点、凸部４ａの断面視における輪郭が曲線を有している点である。
図６に示す例においては、電子素子実施用基板１の、金属板４における枠体２と重なっている領域の厚みは、金属板４の前記電子素子実装部１１における厚みよりも厚い。以下、上面視において、金属板４における枠体２と重なっている領域を第１領域６とする。図６に示す例のように、金属板４の縦断面視における第１領域６の厚みが電子素子実装部１１における厚みよりも厚いので、電子素子１０で発生した熱やパッド３で発生した熱を、第１領域６を介して外部に逃がしやすくなる。よって、金属板４が平板の形状であるときよりも、第１領域６が高温とならず熱膨張を抑制できる。そのため、枠体２と金属板４との間の接着部材１５に応力が集中することをさらに抑制することが可能となり、接着部材１５にクラックや剥がれが発生することを低減することができる。
また、図６に示す例のように、電子素子実装部１１における金属板４の上面は、枠体２と接合している部分の高さより低い位置に位置している。この構成によって、金属板４の上面に、電子素子実装部１１を底面とする凹部４ｂが形成されている。また、この凹部４ｂは、図６に示す例のように、凸部４ａで囲まれていても良い。このような凹部４ｂに電子素子１０を収納することで、凹部４ｂの底面だけでなく内側面においても電子素子１０の放射熱を吸収できるので、電子素子１０で発生した熱の放熱性を向上させることができる。また、放射熱を吸収は、凹部４ｂの周辺を凸部４ａで囲んでいる構成によって、更に効果を高めることができる。
縦断面視における第１領域６の厚みが電子素子実装部１１における厚みよりも厚い金属板４を作成するためには、例えば、金属からなる板材に、従来周知金型を用いたプレス加工やエッチング加工等により、電子素子実装部１１を低く設ける方法や、第１領域６となる部分に他の金属からなる板材を溶接などして継ぎ足す方法などが考えられる。
また、図６に示す例においては、凸部４ａの断面視における輪郭は曲線を有している。この構成により、枠体２と凸部４ａとが接した場合、枠体２にクラックや欠けが発生することを低減させることができるため好ましい。
また、図６に示す例のように、金属板４から凸部４ａが立ち上がる箇所（金属板４上面と凸部４a側面との間の角部）の断面視における輪郭が曲線であることが好ましい。この
ような構成であると、凸部４ａに大きな圧力が加わったとしても変形しづらくなる。よって、例えば電子装置２１の温度が極端に変化し、想定以上に大きく金属板４が熱膨張・熱
収縮した場合であって、凸部４ａと枠体２とが接している箇所に大きな圧力が加えられる場合であっても、金属板４から凸部４ａが立ち上がる箇所の断面視における輪郭が曲線であると、凸部４ａが変形しづらくなる。従って、凸部４ａによる応力集中抑制効果を維持することができるので、枠体２と金属板４との間の接着部材１５に応力が集中することをさらに抑制することが可能となる。よって、接着部材１５にクラックや剥がれが発生することをより低減することができる。
断面視における輪郭が曲線を有する凸部４ａを作成するためには、例えば従来の方法で凸部４ａを作成後、薬品や加熱処理を施し、角部を丸める方法等が考えられる。
（第６の実施形態）
次に、本発明の第６の実施形態による電子素子実装用基板１および電子装置２１について、図７を参照しつつ説明する。なお、図７の電子装置２１は蓋体１２を省略している。
図７に示す例においては、本実施形態による電子素子実装用基板１は、上面の中央部に電子素子実装部１１を有する金属板４と、金属板４の上面の外周部に接合された絶縁層から成る枠体２と、を有しており、金属板４の上面の電子素子実装部１１の外側に、枠体２の内側面に接着部材１５を介して接している凸部４ａが設けられている。
図７に示す例においては、金属板４の上面の電子素子実装部１１の外側に、枠体２の内側面に接着部材１５を介して接している凸部４ａが設けられている。
このように、金属板４の凸部４ａと枠体２との間に接着部材１５を設ける事で、接着部材１５が緩衝材になるので、金属板４が熱膨張をし、枠体２と凸部４ａとが接する際に、枠体２に凸部４ａからの応力によるクラック、バリ、欠け等が発生することを抑制することが可能となる。また、枠体２と接着部材１５又は、金属板４と接着部材１５の接合面積を多くすることが可能となるため、枠体２と金属板４との熱膨張差に起因する応力が接着部材１５に集中しても、接着部材１５が枠体２および金属板４と強固に接着しているので、枠体２と金属板４との剥がれがより抑制される。
また、凸部４ａは、枠体２の内側面に沿って連続していることが好ましい。この構成によると、金属板４が熱膨張・収縮する全方向において凸部４ａを設ける事ができる。そのため、全方向において枠体２と金属板４との間の接着部材１５に応力が集中することを抑制することが可能となり、接着部材１５にクラックや剥がれが発生することをより低減することができる。
また、図７（ｂ）に示す例のように、枠体２の下面の内側面側に切り欠き８が設けられている。また、切り欠き８の内側面および上面と凸部４ａとの間は接着部材１５で充填されている。このことで、凸部４ａと電子素子１０との距離を変えることなく、枠体２の幅を小さくすることができる。よって、接着部材１５に応力が集中することを抑制しつつ電子装置２１を小型化することが可能となる。また、接着部材１５によって金属板４と枠体２との接着強度を向上させることができるため好ましい。
また、図７（ｂ）に示す例のように、金属板４における枠体２と重なっている領域の厚みは、金属板４の電子素子実装部１１における厚みよりも厚い。以下、上面視において、金属板４における枠体２と重なっている領域を第１領域６とする。図７（ｂ）に示す例のように、金属板４の縦断面視における第１領域６の厚みが電子素子実装部１１における厚みよりも厚いので、電子素子１０で発生した熱やパッド３で発生した熱を、第１領域６を介して外部に逃がしやすくなる。よって、金属板４が平板の形状であるときよりも、第１領域６が高温とならず熱膨張を抑制できる。そのため、枠体２と金属板４との間の接着部
材１５に応力が集中することをさらに抑制することが可能となり、接着部材１５にクラックや剥がれが発生することを低減することができる。
また、図７（ｂ）に示す例のように、凸部４ａの断面視における輪郭は曲線を有していることが好ましい。凸部４ａの断面視における輪郭が曲線であることで、枠体２と凸部４ａとが接した場合、枠体２にクラックや欠けが発生することを低減させることができるため好ましい。また、金属板４から凸部４ａが立ち上がる箇所の断面視における輪郭が曲線であることが好ましい。これにより、凸部４ａが変形しづらくなり、より強固に固定することが可能となる。そのため、枠体２と金属板４との間の接着部材１５に応力が集中することをさらに抑制することが可能となり、接着部材１５にクラックや剥がれが発生することをより低減することができる。さらに、凸部４ａの断面視における輪郭が曲線を有していることで、接着部材１５と凸部４ａとの間に空隙ができにくく、より強固に接着できる。また、空隙ができにくいことで空隙を起因としたクラックや剥がれの発生をより低減することができる。
また、図示していないが、図７と異なり、金属板４の上面の電子素子実装部１１の外側に、枠体２の外側面に接着部材１５を介して接している凸部４ａが設けられていても良い。この凸部４ａは、枠体２の外側面に沿って連続していても良い。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図１〜図７に示す例では、枠体２の開口部２ａや金属板４の凹部４ａの開口は矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態における電子素子接続用パッド３の配置、数、形状などは指定されない。
１・・・・電子素子実装用基板
２・・・・枠体
２ａ・・・開口部
２ｂ・・・第１の枠体
２ｃ・・・第２の枠体
３・・・・電子素子接続用パッド
４・・・・金属板
４ａ・・・凸部
４ｂ・・・凹部
６・・・・第１領域
８・・・・切り欠き
１０・・・電子素子
１１・・・電子素子実装部
１２・・・蓋体
１３・・・接続部材
１４・・・接合部材
１５・・・接着部材
１９・・・接着剤
２１・・・電子装置

Claims (16)

  1. 上面の中央部に電子素子実装部を有する金属板と、
    該金属板の上面の外周部に接合された絶縁層から成る枠体と、を有しており、
    前記金属板の上面の前記電子素子実装部の外側に、前記枠体の内側面又は外側面に当接している凸部が設けられている
    電子素子実装用基板。
  2. 前記枠体は、上面視において、矩形状であり、
    前記凸部は、前記枠体の内側面に当接しており、
    前記凸部は、前記枠体の開口部の角部に位置している
    請求項１記載の電子素子実装用基板。
  3. 前記金属板の上面に、複数の前記凸部が設けられている
    請求項１又は請求項２記載の電子素子実装用基板。
  4. 前記凸部は、前記枠体の内側面又は外側面に沿って連続している
    請求項１又は請求項２記載の電子素子実装用基板。
  5. 前記枠体の下面の内側面側に切り欠きが設けられている
    ことを特徴とする請求項１乃至請求項４のいずれかに記載の電子素子実装用基板。
  6. 当該凸部は、前記切り欠きの天井と接しており、
    前記枠体の上面に設けられており、平面視において前記凸部と重なるように位置している電子素子接続用パッドをさらに有する
    請求項５に記載の電子素子実装用基板。
  7. 前記枠体の下面の外側面側に切り欠きが設けられている
    ことを特徴とする請求項１乃至請求項６のいずれかに記載の電子素子実装用基板。
  8. 前記金属板における前記枠体と重なっている領域の厚みは、前記金属板の前記電子素子実装部における厚みよりも厚い
    ことを特徴とする請求項１乃至請求項７のいずれかに記載の電子素子実装用基板。
  9. 前記凸部の断面視における輪郭は曲線を有している
    ことを特徴とする請求項１乃至請求項８のいずれかに記載の電子素子実装用基板。
  10. 請求項１乃至請求項９のいずれかに記載の電子素子実装用基板と、
    前記金属板の前記電子素子実装部に実装された電子素子と、
    を有する電子装置。
  11. 上面の中央部に電子素子実装部を有する金属板と、
    該金属板の上面の外周部に接合された絶縁層から成る枠体と、を有しており、
    前記金属板の上面の前記電子素子実装部の外側に、前記枠体の内側面又は外側面に接着部材を介して接している凸部が設けられている
    電子素子実装用基板。
  12. 前記凸部は、前記枠体の内側面又は外側面に沿って連続している
    請求項１１に記載の電子素子実装用基板。
  13. 前記枠体の下面の内側面側に切り欠きが設けられている
    ことを特徴とする請求項１１乃至請求項１２のいずれかに記載の電子素子実装用基板。
  14. 前記金属板における前記枠体と重なっている領域の厚みは、前記金属板の前記電子素子実装部における厚みよりも厚い
    ことを特徴とする請求項１１乃至請求項１３のいずれかに記載の電子素子実装用基板。
  15. 前記凸部の断面視における輪郭は曲線を有している
    ことを特徴とする請求項１１乃至請求項１４のいずれかに記載の電子素子実装用基板。
  16. 請求項１１乃至請求項１５のいずれかに記載の電子素子実装用基板と、
    前記金属板の前記電子素子実装部に実装された電子素子と、
    を有する電子装置。
JP2014059367A 2014-03-22 2014-03-22 電子素子実装用基板及び電子装置 Pending JP2015185622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014059367A JP2015185622A (ja) 2014-03-22 2014-03-22 電子素子実装用基板及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014059367A JP2015185622A (ja) 2014-03-22 2014-03-22 電子素子実装用基板及び電子装置

Publications (1)

Publication Number Publication Date
JP2015185622A true JP2015185622A (ja) 2015-10-22

Family

ID=54351856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014059367A Pending JP2015185622A (ja) 2014-03-22 2014-03-22 電子素子実装用基板及び電子装置

Country Status (1)

Country Link
JP (1) JP2015185622A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110627A1 (ja) * 2015-12-24 2017-06-29 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017135141A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2018073992A (ja) * 2016-10-28 2018-05-10 京セラ株式会社 半導体素子実装用基板および半導体装置
CN108028231A (zh) * 2015-11-19 2018-05-11 京瓷株式会社 电子元件安装用基板以及电子装置
WO2018131189A1 (ja) * 2017-01-16 2018-07-19 シャープ株式会社 配線基板及びこれを用いた固体撮像装置
WO2018146935A1 (ja) * 2017-02-10 2018-08-16 シャープ株式会社 カメラモジュール
CN109863601A (zh) * 2016-10-27 2019-06-07 京瓷株式会社 摄像元件安装用基体、摄像装置以及摄像模块
CN111009504A (zh) * 2018-10-05 2020-04-14 日本特殊陶业株式会社 布线基板
KR20200039598A (ko) * 2018-10-05 2020-04-16 니혼도꾸슈도교 가부시키가이샤 배선기판
KR20200039597A (ko) * 2018-10-05 2020-04-16 니혼도꾸슈도교 가부시키가이샤 배선기판
CN114270641A (zh) * 2019-08-09 2022-04-01 京瓷株式会社 光元件搭载用封装件、电子装置及电子模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238838A (ja) * 1998-02-19 1999-08-31 Kyocera Corp 混成集積回路装置
JP2001060735A (ja) * 1999-08-19 2001-03-06 Kyocera Corp 光半導体素子収納用パッケージ
JP2003249581A (ja) * 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体パッケージ
JP2008288379A (ja) * 2007-05-17 2008-11-27 Toshiba Corp 半導体パッケージ
JP2012227362A (ja) * 2011-04-20 2012-11-15 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板ユニットおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238838A (ja) * 1998-02-19 1999-08-31 Kyocera Corp 混成集積回路装置
JP2001060735A (ja) * 1999-08-19 2001-03-06 Kyocera Corp 光半導体素子収納用パッケージ
JP2003249581A (ja) * 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体パッケージ
JP2008288379A (ja) * 2007-05-17 2008-11-27 Toshiba Corp 半導体パッケージ
JP2012227362A (ja) * 2011-04-20 2012-11-15 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板ユニットおよびその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028231B (zh) * 2015-11-19 2021-07-23 京瓷株式会社 电子元件安装用基板以及电子装置
CN108028231A (zh) * 2015-11-19 2018-05-11 京瓷株式会社 电子元件安装用基板以及电子装置
WO2017110627A1 (ja) * 2015-12-24 2017-06-29 京セラ株式会社 撮像素子実装用基板および撮像装置
JPWO2017110627A1 (ja) * 2015-12-24 2018-10-18 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017135141A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 撮像素子実装用基板および撮像装置
CN109863601A (zh) * 2016-10-27 2019-06-07 京瓷株式会社 摄像元件安装用基体、摄像装置以及摄像模块
CN109863601B (zh) * 2016-10-27 2023-12-29 京瓷株式会社 摄像模块
JP2018073992A (ja) * 2016-10-28 2018-05-10 京セラ株式会社 半導体素子実装用基板および半導体装置
WO2018131189A1 (ja) * 2017-01-16 2018-07-19 シャープ株式会社 配線基板及びこれを用いた固体撮像装置
WO2018146935A1 (ja) * 2017-02-10 2018-08-16 シャープ株式会社 カメラモジュール
KR20200039597A (ko) * 2018-10-05 2020-04-16 니혼도꾸슈도교 가부시키가이샤 배선기판
JP2020061544A (ja) * 2018-10-05 2020-04-16 日本特殊陶業株式会社 配線基板
JP2020061545A (ja) * 2018-10-05 2020-04-16 日本特殊陶業株式会社 配線基板
US10985087B2 (en) 2018-10-05 2021-04-20 Ngk Spark Plug Co., Ltd. Wiring board
KR102244251B1 (ko) 2018-10-05 2021-04-23 니혼도꾸슈도교 가부시키가이샤 배선기판
KR20200039598A (ko) * 2018-10-05 2020-04-16 니혼도꾸슈도교 가부시키가이샤 배선기판
KR102434982B1 (ko) * 2018-10-05 2022-08-19 니혼도꾸슈도교 가부시키가이샤 배선기판
CN111009504B (zh) * 2018-10-05 2023-12-15 日本特殊陶业株式会社 布线基板
CN111009504A (zh) * 2018-10-05 2020-04-14 日本特殊陶业株式会社 布线基板
CN114270641A (zh) * 2019-08-09 2022-04-01 京瓷株式会社 光元件搭载用封装件、电子装置及电子模块

Similar Documents

Publication Publication Date Title
JP2015185622A (ja) 電子素子実装用基板及び電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
WO2015163192A1 (ja) 電子素子実装用基板および電子装置
JP6068649B2 (ja) 電子素子実装用基板および電子装置
CN109863601B (zh) 摄像模块
JP6363495B2 (ja) 電子素子実装用基板および電子装置
JP6705861B2 (ja) 電子装置
JP6495740B2 (ja) 電子素子実装用基板および電子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6048238B2 (ja) 電子装置
JP2018061238A (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6297923B2 (ja) 撮像素子実装用基板及び撮像装置
JP6892252B2 (ja) 電子素子実装用基板および電子装置
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
WO2016139890A1 (ja) 電子装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6193784B2 (ja) 撮像素子実装用基板及び撮像装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP4695672B2 (ja) 半導体装置
JP2017060037A (ja) 撮像装置
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2017041546A (ja) 撮像素子実装用基板および撮像装置
JP2020188236A (ja) 電子部品実装用パッケージおよび電子装置
JP2017195497A (ja) 撮像素子実装用基板、撮像装置および撮像モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114