JPH09307020A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH09307020A JPH09307020A JP11734896A JP11734896A JPH09307020A JP H09307020 A JPH09307020 A JP H09307020A JP 11734896 A JP11734896 A JP 11734896A JP 11734896 A JP11734896 A JP 11734896A JP H09307020 A JPH09307020 A JP H09307020A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- ceramic
- mounting hole
- element mounting
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来よりも材厚の厚い銅板を放熱板に使用
し、銅板をセラミック基板にじかに接合してセラミック
基板にクラックを生じさせず信頼性の高いセラミックパ
ッケージとして提供する。 【解決手段】 略中央部に素子搭載孔１６が透設され、
該素子搭載孔の内壁面が階段状の段差面に形成されると
ともに、該段差面に配線パターン２２が形成されたセラ
ミック基板１０に、前記素子搭載孔の底部開口を閉塞す
る銅からなる放熱板１２が接合され、前記素子搭載孔内
に露出する前記放熱板１２に、前記銅よりも熱膨張係数
の小さい金属からなる、半導体素子を固着するステージ
部１４が接合されたセラミックパッケージにおいて、前
記素子搭載孔の内壁面の最下段の段差面を形成するセラ
ミック基板部分の厚さが、前記放熱板の厚さの略２倍以
上に形成されたことを特徴とする。
し、銅板をセラミック基板にじかに接合してセラミック
基板にクラックを生じさせず信頼性の高いセラミックパ
ッケージとして提供する。 【解決手段】 略中央部に素子搭載孔１６が透設され、
該素子搭載孔の内壁面が階段状の段差面に形成されると
ともに、該段差面に配線パターン２２が形成されたセラ
ミック基板１０に、前記素子搭載孔の底部開口を閉塞す
る銅からなる放熱板１２が接合され、前記素子搭載孔内
に露出する前記放熱板１２に、前記銅よりも熱膨張係数
の小さい金属からなる、半導体素子を固着するステージ
部１４が接合されたセラミックパッケージにおいて、前
記素子搭載孔の内壁面の最下段の段差面を形成するセラ
ミック基板部分の厚さが、前記放熱板の厚さの略２倍以
上に形成されたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はセラミックパッケー
ジに関し、より詳細にはセラミック基板に放熱板を接合
して成るセラミックパッケージに関する。
ジに関し、より詳細にはセラミック基板に放熱板を接合
して成るセラミックパッケージに関する。
【０００２】
【従来の技術】セラミック基板を本体とするセラミック
パッケージでは、図７に示すように、セラミック基板１
０に設けた素子搭載孔の底部開口に金属の放熱板１２を
接合した製品がある。このようなセラミック基板に金属
の放熱板を接合したセラミックパッケージで、セラミッ
ク基板に接合する放熱板に厚さが薄く変形しやすい金属
を使用した場合は、セラミック基板と放熱板との熱膨張
係数の差異により放熱板が湾曲するという問題があり、
一方、放熱板が厚く塑性変形しにくい金属を使用した場
合は放熱板の収縮が抑えられ、セラミック基板の素子搭
載孔の周辺、とくに素子搭載孔のコーナー部にクラック
を生じさせるといった問題が指摘されている（特開昭５
４−４６４７４号公報）。
パッケージでは、図７に示すように、セラミック基板１
０に設けた素子搭載孔の底部開口に金属の放熱板１２を
接合した製品がある。このようなセラミック基板に金属
の放熱板を接合したセラミックパッケージで、セラミッ
ク基板に接合する放熱板に厚さが薄く変形しやすい金属
を使用した場合は、セラミック基板と放熱板との熱膨張
係数の差異により放熱板が湾曲するという問題があり、
一方、放熱板が厚く塑性変形しにくい金属を使用した場
合は放熱板の収縮が抑えられ、セラミック基板の素子搭
載孔の周辺、とくに素子搭載孔のコーナー部にクラック
を生じさせるといった問題が指摘されている（特開昭５
４−４６４７４号公報）。
【０００３】図７に示す例は、放熱板１２に銅−タング
ステン合金を使用してセラミック基板１０との熱膨張係
数のマッチングを図ることにより、セラミック基板の素
子搭載孔の周辺にクラックが生じることを防止したもの
である。このセラミックパッケージでは銅−タングステ
ン合金を用いて半導体素子を搭載するステージ部１４を
一体に形成しているが、この他、放熱板とセラミック基
板との中間に緩衝材として別種の金属を使用すること、
ステージ部に放熱板とは別の材料を用いること等がなさ
れている。
ステン合金を使用してセラミック基板１０との熱膨張係
数のマッチングを図ることにより、セラミック基板の素
子搭載孔の周辺にクラックが生じることを防止したもの
である。このセラミックパッケージでは銅−タングステ
ン合金を用いて半導体素子を搭載するステージ部１４を
一体に形成しているが、この他、放熱板とセラミック基
板との中間に緩衝材として別種の金属を使用すること、
ステージ部に放熱板とは別の材料を用いること等がなさ
れている。
【０００４】なお、特開昭５４−４６４７４号公報に
は、放熱板１２にセラミック基板１０よりも熱膨張係数
が大きくかつ塑性変形しやすい材料を使用し、半導体素
子を搭載するステージ部に放熱板１２よりも熱膨張係数
が小さくかつ塑性変形しにくい材料を用いることによっ
て、セラミック基板の素子搭載孔の周辺にクラックを生
じさせないようにする方法が提案されている。
は、放熱板１２にセラミック基板１０よりも熱膨張係数
が大きくかつ塑性変形しやすい材料を使用し、半導体素
子を搭載するステージ部に放熱板１２よりも熱膨張係数
が小さくかつ塑性変形しにくい材料を用いることによっ
て、セラミック基板の素子搭載孔の周辺にクラックを生
じさせないようにする方法が提案されている。
【０００５】
【発明が解決しようとする課題】上述したように、素子
搭載孔を設けたセラミック基板の底部開口に放熱板を接
合したセラミックパッケージでは、放熱板に種々の金属
材を使用することが可能であるが、放熱板１２の熱放散
性および製造コストを考慮すると銅板が最も有用であ
る。放熱板に銅板を使用した例は特開昭５４−４６４７
４号公報に示されている。しかしながら、この従来例で
放熱板として使用可能とされているのは、銅板の厚さが
０．４ｍｍで、ステージ部に０．３ｍｍのモリブデン、
タングステンあるいはクロムを使用した場合であり、銅
板の厚さが１ｍｍ、ステージ部として０．３ｍｍのモリ
ブデンを使用した場合は使用不可とされている。
搭載孔を設けたセラミック基板の底部開口に放熱板を接
合したセラミックパッケージでは、放熱板に種々の金属
材を使用することが可能であるが、放熱板１２の熱放散
性および製造コストを考慮すると銅板が最も有用であ
る。放熱板に銅板を使用した例は特開昭５４−４６４７
４号公報に示されている。しかしながら、この従来例で
放熱板として使用可能とされているのは、銅板の厚さが
０．４ｍｍで、ステージ部に０．３ｍｍのモリブデン、
タングステンあるいはクロムを使用した場合であり、銅
板の厚さが１ｍｍ、ステージ部として０．３ｍｍのモリ
ブデンを使用した場合は使用不可とされている。
【０００６】このことは、銅板を放熱板に使用してモリ
ブデン等をステージ部として使用する場合には、銅板が
ある程度薄いものであって塑性変形が可能であることが
必要であることを意味している。特開平３−４０４５４
号には無酸素銅板を放熱板としてセラミック基板に直接
接着すると、セラミックにクラックがはいり製作不可能
であるとの記載があるが、一般に、セラミック基板に放
熱板として銅板をじかに接合した場合、銅板の厚さが１
ｍｍ程度になるとセラミック基板に設けた素子搭載孔の
周囲、とくにコーナー部分にクラックがはいってしまい
実際の使用に耐えられなくなる。
ブデン等をステージ部として使用する場合には、銅板が
ある程度薄いものであって塑性変形が可能であることが
必要であることを意味している。特開平３−４０４５４
号には無酸素銅板を放熱板としてセラミック基板に直接
接着すると、セラミックにクラックがはいり製作不可能
であるとの記載があるが、一般に、セラミック基板に放
熱板として銅板をじかに接合した場合、銅板の厚さが１
ｍｍ程度になるとセラミック基板に設けた素子搭載孔の
周囲、とくにコーナー部分にクラックがはいってしまい
実際の使用に耐えられなくなる。
【０００７】しかしながら、半導体素子の高速化等によ
って発熱量の大きな半導体素子を搭載するため放熱板か
らの熱放散性をさらに向上させる必要があること、ま
た、製造コストの点、さらに、セラミック基板１０の外
面に搭載するチップコンデンサ等の微小な回路部品を保
護するスペーサとして放熱板を使用できるようにすると
いった理由から、厚さが１ｍｍ以上といった従来はセラ
ミック基板にじかに接合して使用することができなかっ
たような肉厚の銅板を放熱板に使用することが要求され
るようになってきた。
って発熱量の大きな半導体素子を搭載するため放熱板か
らの熱放散性をさらに向上させる必要があること、ま
た、製造コストの点、さらに、セラミック基板１０の外
面に搭載するチップコンデンサ等の微小な回路部品を保
護するスペーサとして放熱板を使用できるようにすると
いった理由から、厚さが１ｍｍ以上といった従来はセラ
ミック基板にじかに接合して使用することができなかっ
たような肉厚の銅板を放熱板に使用することが要求され
るようになってきた。
【０００８】本発明は、このように従来は使用できなか
った肉厚の銅板を放熱板に使用して、好適な熱放散性を
得ることを可能にするとともに、製造コストの引き下げ
を図ることができ、かつセラミック基板にクラックを生
じさせず、十分な信頼性を有するセラミックパッケージ
として提供することを目的とするものである。
った肉厚の銅板を放熱板に使用して、好適な熱放散性を
得ることを可能にするとともに、製造コストの引き下げ
を図ることができ、かつセラミック基板にクラックを生
じさせず、十分な信頼性を有するセラミックパッケージ
として提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、略中央部に素子
搭載孔が透設され、該素子搭載孔の内壁面が階段状の段
差面に形成されるとともに、該段差面に配線パターンが
形成されたセラミック基板に、前記素子搭載孔の底部開
口を閉塞する銅からなる放熱板が接合され、前記素子搭
載孔内に露出する前記放熱板に、前記銅よりも熱膨張係
数の小さい金属からなる、半導体素子を固着するステー
ジ部が接合されたセラミックパッケージにおいて、前記
素子搭載孔の内壁面の最下段の段差面を形成するセラミ
ック基板部分の厚さが、前記放熱板の厚さの略２倍以上
に形成されたことを特徴とする。また、前記段差面が多
段に形成されたことを特徴とする。また、前記放熱板の
外周縁が、素子搭載孔の上部開口縁とセラミック基板の
外周縁との略中央に位置して接合されたことを特徴とす
る。また、前記放熱板のコーナー部の平面形状が円弧状
に面取りされたことを特徴とする。また、前記放熱板が
無酸素銅板からなり、ステージ部がモリブデン板からな
ることを特徴とする。また、前記セラミック基板がアル
ミナセラミックからなることを特徴とする。
するため次の構成を備える。すなわち、略中央部に素子
搭載孔が透設され、該素子搭載孔の内壁面が階段状の段
差面に形成されるとともに、該段差面に配線パターンが
形成されたセラミック基板に、前記素子搭載孔の底部開
口を閉塞する銅からなる放熱板が接合され、前記素子搭
載孔内に露出する前記放熱板に、前記銅よりも熱膨張係
数の小さい金属からなる、半導体素子を固着するステー
ジ部が接合されたセラミックパッケージにおいて、前記
素子搭載孔の内壁面の最下段の段差面を形成するセラミ
ック基板部分の厚さが、前記放熱板の厚さの略２倍以上
に形成されたことを特徴とする。また、前記段差面が多
段に形成されたことを特徴とする。また、前記放熱板の
外周縁が、素子搭載孔の上部開口縁とセラミック基板の
外周縁との略中央に位置して接合されたことを特徴とす
る。また、前記放熱板のコーナー部の平面形状が円弧状
に面取りされたことを特徴とする。また、前記放熱板が
無酸素銅板からなり、ステージ部がモリブデン板からな
ることを特徴とする。また、前記セラミック基板がアル
ミナセラミックからなることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図１は本発明に係る
セラミックパッケージの一実施形態の断面図、図２は底
面図である。本実施形態のセラミックパッケージはセラ
ミック基板１０を本体とし、セラミック基板１０の中央
部に半導体素子を搭載するための素子搭載孔１６を貫通
して設け、放熱板１２に銅板２０を使用し、半導体素子
をダイ付けするステージ部１４にモリブデン板１８を使
用して銅板２０をセラミック基板１０の底面にろう付け
したものである。
つき添付図面に基づいて説明する。図１は本発明に係る
セラミックパッケージの一実施形態の断面図、図２は底
面図である。本実施形態のセラミックパッケージはセラ
ミック基板１０を本体とし、セラミック基板１０の中央
部に半導体素子を搭載するための素子搭載孔１６を貫通
して設け、放熱板１２に銅板２０を使用し、半導体素子
をダイ付けするステージ部１４にモリブデン板１８を使
用して銅板２０をセラミック基板１０の底面にろう付け
したものである。
【００１１】セラミック基板１０の基材にはアルミナセ
ラミックを使用し、セラミック基板１０に設けるキャビ
ティの内壁面に段差面を２段形成している。各々の段差
面上には半導体素子と電気的に接続する配線パターン２
２が形成される。ステージ部１４であるモリブデン板１
８は素子搭載孔１６の内側で銅板２０上にろう付けして
固定する。実施形態でのモリブデン板１８は０．３〜
１．０ｍｍの厚さのものである。なお、モリブデン板１
８と銅板２０をプレス成形で作成した場合は、ろう付け
を確実にするため、モリブデン板１８および銅板２０の
だれ面を接合面側として接合するのがよい。だれ面を接
合面側にすることでプレス抜きの際に生じたばりによっ
て接合が妨げられないようにすることができる。
ラミックを使用し、セラミック基板１０に設けるキャビ
ティの内壁面に段差面を２段形成している。各々の段差
面上には半導体素子と電気的に接続する配線パターン２
２が形成される。ステージ部１４であるモリブデン板１
８は素子搭載孔１６の内側で銅板２０上にろう付けして
固定する。実施形態でのモリブデン板１８は０．３〜
１．０ｍｍの厚さのものである。なお、モリブデン板１
８と銅板２０をプレス成形で作成した場合は、ろう付け
を確実にするため、モリブデン板１８および銅板２０の
だれ面を接合面側として接合するのがよい。だれ面を接
合面側にすることでプレス抜きの際に生じたばりによっ
て接合が妨げられないようにすることができる。
【００１２】銅板２０をセラミック基板１０の底面にろ
う付けするため、セラミック基板１０の底面には底部開
口の開口縁部を除いて銅板２０を接合する範囲にメタラ
イズを施し、メタライズ部分にニッケルめっきを施して
ろう付け部を形成する。銅板２０はこのろう付け部に銀
ろう付けによりろう付けして封着する。本実施形態で使
用した銅板２０は１ｍｍ厚の無酸素銅板である。
う付けするため、セラミック基板１０の底面には底部開
口の開口縁部を除いて銅板２０を接合する範囲にメタラ
イズを施し、メタライズ部分にニッケルめっきを施して
ろう付け部を形成する。銅板２０はこのろう付け部に銀
ろう付けによりろう付けして封着する。本実施形態で使
用した銅板２０は１ｍｍ厚の無酸素銅板である。
【００１３】本実施形態のセラミックパッケージでは放
熱板１２として銅板２０を使用し、ステージ部１４とし
てモリブデン板１８を使用したが、銅板２０をセラミッ
ク基板１０にじかにろう付けし、なおかつセラミック基
板１０でとくに素子搭載孔１６の周囲にクラックを生じ
させないようにするため、いくつかの条件設定を行って
いる。以下に、その条件設定について説明する。
熱板１２として銅板２０を使用し、ステージ部１４とし
てモリブデン板１８を使用したが、銅板２０をセラミッ
ク基板１０にじかにろう付けし、なおかつセラミック基
板１０でとくに素子搭載孔１６の周囲にクラックを生じ
させないようにするため、いくつかの条件設定を行って
いる。以下に、その条件設定について説明する。
【００１４】図３に上記実施形態のセラミックパッケー
ジの各部の寸法部分を示す。銅板２０をセラミック基板
１０にろう付けしてセラミック基板１０にクラックを生
じさせないようにするためには、まず第１に、銅板２０
を接合するセラミック基板１０の最下段の厚さ（ｔ2)と
銅板２０の厚さ（ｔ1)の条件が問題になる。すなわち、
セラミック基板１０に銅板２０を接合した場合、セラミ
ック基板１０でもっともクラックが発生しやすい部位は
素子搭載孔１６の周辺部分で、とくに素子搭載孔１６の
コーナー部分である。したがって、この最下段のセラミ
ック層のクラックを防止するには最下段の段厚をある程
度厚くしてセラミック部分の抗折強度を大きくするのが
よい。
ジの各部の寸法部分を示す。銅板２０をセラミック基板
１０にろう付けしてセラミック基板１０にクラックを生
じさせないようにするためには、まず第１に、銅板２０
を接合するセラミック基板１０の最下段の厚さ（ｔ2)と
銅板２０の厚さ（ｔ1)の条件が問題になる。すなわち、
セラミック基板１０に銅板２０を接合した場合、セラミ
ック基板１０でもっともクラックが発生しやすい部位は
素子搭載孔１６の周辺部分で、とくに素子搭載孔１６の
コーナー部分である。したがって、この最下段のセラミ
ック層のクラックを防止するには最下段の段厚をある程
度厚くしてセラミック部分の抗折強度を大きくするのが
よい。
【００１５】図４は放熱板として０．５ｍｍ、０．７５
ｍｍ、１ｍｍの銅板を使用し、厚さ０．５ｍｍ、１．０
ｍｍ、１．５ｍｍ、２．０ｍｍのアルミナセラミック基
板に各々銅板を接合して、セラミック基板に作用する応
力を測定した結果を示す。応力は２０℃とろう付け温度
である８２０℃での応力差として求めている。アルミナ
セラミックの抗折強度は約４００ＭＰａ程度が限度であ
ることを考慮すると、上記測定結果から、銅板の厚さと
の関係でセラミック基板の厚さが銅板の厚さの２倍程度
あればセラミック基板に作用する応力はセラミックの抗
折強度の範囲内にあり、セラミック基板に銅板をじかに
接合して使用することが十分に可能であることがわか
る。なお、０．５ｍｍの銅板では応力がかなり小さくな
るが、これは銅板自体の変形によって応力を緩和してい
るためである。
ｍｍ、１ｍｍの銅板を使用し、厚さ０．５ｍｍ、１．０
ｍｍ、１．５ｍｍ、２．０ｍｍのアルミナセラミック基
板に各々銅板を接合して、セラミック基板に作用する応
力を測定した結果を示す。応力は２０℃とろう付け温度
である８２０℃での応力差として求めている。アルミナ
セラミックの抗折強度は約４００ＭＰａ程度が限度であ
ることを考慮すると、上記測定結果から、銅板の厚さと
の関係でセラミック基板の厚さが銅板の厚さの２倍程度
あればセラミック基板に作用する応力はセラミックの抗
折強度の範囲内にあり、セラミック基板に銅板をじかに
接合して使用することが十分に可能であることがわか
る。なお、０．５ｍｍの銅板では応力がかなり小さくな
るが、これは銅板自体の変形によって応力を緩和してい
るためである。
【００１６】以上より、０．５ｍｍ程度以上の厚さの銅
板を使用する場合は、銅板を接合するセラミック基板の
厚さを銅板の厚さの２倍程度（±１０％）以上に設定す
るのがよく、上記実施形態のセラミックパッケージのよ
うに配線パターン２２を複数段で形成する場合には銅板
が直接接合する最下段の段差面を形成するセラミック基
板部分の厚さの２倍程度以上( ｔ2 > ２ｔ1)にするのが
よい。
板を使用する場合は、銅板を接合するセラミック基板の
厚さを銅板の厚さの２倍程度（±１０％）以上に設定す
るのがよく、上記実施形態のセラミックパッケージのよ
うに配線パターン２２を複数段で形成する場合には銅板
が直接接合する最下段の段差面を形成するセラミック基
板部分の厚さの２倍程度以上( ｔ2 > ２ｔ1)にするのが
よい。
【００１７】なお、最下段のセラミック基板部分の厚さ
を上記のように設定しておけば、上段のセラミック基板
部分についてはとくに厚く形成する必要はない。実際の
セラミックパッケージでは銅板上にステージ部１４を配
置し、その上に半導体素子をダイ付けするから、最下段
のセラミック基板部分の厚さを銅板の厚さの２倍程度に
しても半導体素子と配線パターンとをワイヤボンディン
グする際に配線パターン２２の位置が高すぎるといった
問題が生じることはない。この点でも最下段のセラミッ
ク基板部分厚く形成する利点がある。
を上記のように設定しておけば、上段のセラミック基板
部分についてはとくに厚く形成する必要はない。実際の
セラミックパッケージでは銅板上にステージ部１４を配
置し、その上に半導体素子をダイ付けするから、最下段
のセラミック基板部分の厚さを銅板の厚さの２倍程度に
しても半導体素子と配線パターンとをワイヤボンディン
グする際に配線パターン２２の位置が高すぎるといった
問題が生じることはない。この点でも最下段のセラミッ
ク基板部分厚く形成する利点がある。
【００１８】次に、セラミック基板とくに素子搭載孔１
６の周囲にクラックを生じさせないようにする条件とし
てセラミック基板に接合する銅板の外形寸法がある。図
５は外形寸法が５０ｍｍ角、キャビティが２０ｍｍ角、
厚さ２ｍｍのアルミナセラミック基板に、厚さ１ｍｍで
外形寸法が２０ｍｍ角、２６ｍｍ角、３２ｍｍ角、３８
ｍｍ角の銅板を各々接合して、各々の応力を測定した結
果を示す。
６の周囲にクラックを生じさせないようにする条件とし
てセラミック基板に接合する銅板の外形寸法がある。図
５は外形寸法が５０ｍｍ角、キャビティが２０ｍｍ角、
厚さ２ｍｍのアルミナセラミック基板に、厚さ１ｍｍで
外形寸法が２０ｍｍ角、２６ｍｍ角、３２ｍｍ角、３８
ｍｍ角の銅板を各々接合して、各々の応力を測定した結
果を示す。
【００１９】図５に示す結果は、銅板の外形寸法が約３
５ｍｍ角の場合にもっとも応力差が小さくなることを示
している。セラミック基板の外形寸法が５０ｍｍ、キャ
ビティ（半導体素子を封止する側の開口部分）の寸法が
２０ｍｍ角であることから、上記結果は、放熱板の外周
縁が素子搭載孔１６の上部開口縁とセラミック基板１０
の外周縁との略中央に位置すること、図３で銅板の外形
寸法をＤ1 とすると、ほぼＤ2 ＝Ｄ3 となるようにＤ1
を設定することを意味する。実際には、銅板の外形寸法
は±２０％程度のばらつきがあってもよい。
５ｍｍ角の場合にもっとも応力差が小さくなることを示
している。セラミック基板の外形寸法が５０ｍｍ、キャ
ビティ（半導体素子を封止する側の開口部分）の寸法が
２０ｍｍ角であることから、上記結果は、放熱板の外周
縁が素子搭載孔１６の上部開口縁とセラミック基板１０
の外周縁との略中央に位置すること、図３で銅板の外形
寸法をＤ1 とすると、ほぼＤ2 ＝Ｄ3 となるようにＤ1
を設定することを意味する。実際には、銅板の外形寸法
は±２０％程度のばらつきがあってもよい。
【００２０】また、銅板は平面形状で図２に示すように
そのコーナー部を円弧状に面取りして形成する方が応力
の集中を緩和しセラミック基板にクラックを生じさせに
くくする点で好適である。図６は１ｍｍの厚さの銅板
で、銅板の形状を完全な角形から同一径で円形に変えて
いった場合に応力がどのように変化するかを測定した結
果である。Ａ点は３２ｍｍの完全な角形のもの、Ｂ点は
半径１６ｍｍの完全な円形のものである。角形から円形
に近づくにつれて応力が減少していく様子がわかる。こ
のように、銅板はコーナー部を面取りすることで応力を
減少させることができる。
そのコーナー部を円弧状に面取りして形成する方が応力
の集中を緩和しセラミック基板にクラックを生じさせに
くくする点で好適である。図６は１ｍｍの厚さの銅板
で、銅板の形状を完全な角形から同一径で円形に変えて
いった場合に応力がどのように変化するかを測定した結
果である。Ａ点は３２ｍｍの完全な角形のもの、Ｂ点は
半径１６ｍｍの完全な円形のものである。角形から円形
に近づくにつれて応力が減少していく様子がわかる。こ
のように、銅板はコーナー部を面取りすることで応力を
減少させることができる。
【００２１】次に、銅板に接合するステージ部としての
モリブデン板１８についての条件がある。銅板に接合し
て用いるモリブデン板は１ｍｍの銅板に対し０．３ｍｍ
〜１．０ｍｍ程度の厚さのものを使用するが、モリブデ
ン板の条件は銅板とのかねあいでステージ部と放熱板の
反りに最も影響を与える。銅板にモリブデン板を接合し
て反りを測定した結果では、モリブデン板を素子搭載孔
１６の面積の９０〜９５％程度占める大きさに設定する
ことがステージ部と放熱板の反りをともに小さくするう
えで有効であった。すなわち、図３でＢの面積をＡの面
積の９０〜９５％とする。このようにモリブデン板はそ
の外側面を素子搭載孔１６の内壁面に相当近接して配置
するのがよい。
モリブデン板１８についての条件がある。銅板に接合し
て用いるモリブデン板は１ｍｍの銅板に対し０．３ｍｍ
〜１．０ｍｍ程度の厚さのものを使用するが、モリブデ
ン板の条件は銅板とのかねあいでステージ部と放熱板の
反りに最も影響を与える。銅板にモリブデン板を接合し
て反りを測定した結果では、モリブデン板を素子搭載孔
１６の面積の９０〜９５％程度占める大きさに設定する
ことがステージ部と放熱板の反りをともに小さくするう
えで有効であった。すなわち、図３でＢの面積をＡの面
積の９０〜９５％とする。このようにモリブデン板はそ
の外側面を素子搭載孔１６の内壁面に相当近接して配置
するのがよい。
【００２２】銅板に接合するモリブデン板をこのように
設計することにより、ステージ部および放熱板の反りを
できるだけ小さく抑えることができ、結果としてセラミ
ック基板にクラックが生じないようにすることができ
る。なお、銅板２０に接合するステージ部１４は上記の
ようにモリブデン板を使用する他、銅−タングステン合
金板等の他の金属板を使用することが可能である。ステ
ージ部１４は半導体素子との熱膨張係数のマッチング及
び反り等を考慮して厚さ等を設定して使用することがで
きる。
設計することにより、ステージ部および放熱板の反りを
できるだけ小さく抑えることができ、結果としてセラミ
ック基板にクラックが生じないようにすることができ
る。なお、銅板２０に接合するステージ部１４は上記の
ようにモリブデン板を使用する他、銅−タングステン合
金板等の他の金属板を使用することが可能である。ステ
ージ部１４は半導体素子との熱膨張係数のマッチング及
び反り等を考慮して厚さ等を設定して使用することがで
きる。
【００２３】本発明はセラミック基板１０の外面に外部
接続端子としてリードピンを立設したピングリッドアレ
イや、ボールバンプを外部接続端子とした表面実装型の
製品、セラミック基板の基板面と平行にリードを延設し
たフラットパッケージ等に適用することができる。
接続端子としてリードピンを立設したピングリッドアレ
イや、ボールバンプを外部接続端子とした表面実装型の
製品、セラミック基板の基板面と平行にリードを延設し
たフラットパッケージ等に適用することができる。
【００２４】本実施形態のセラミックパッケージは、上
述した条件を満足するように設定することにより、従来
はセラミック基板にじかにろう付けして使用することが
できなかった材厚の厚い銅板を放熱板に使用することが
可能になる。これによって、セラミックパッケージの熱
放散性を向上させることを可能にするとともに、図１に
示すようにセラミック基板１０の銅板２０を接合した面
にチップコンデンサ等の回路部品２４を搭載することを
容易にする。
述した条件を満足するように設定することにより、従来
はセラミック基板にじかにろう付けして使用することが
できなかった材厚の厚い銅板を放熱板に使用することが
可能になる。これによって、セラミックパッケージの熱
放散性を向上させることを可能にするとともに、図１に
示すようにセラミック基板１０の銅板２０を接合した面
にチップコンデンサ等の回路部品２４を搭載することを
容易にする。
【００２５】従来のセラミックパッケージで放熱板の材
厚が薄い場合は、セラミック基板１０で回路部品２４を
搭載する外面を掘り込むようにして（凹部を形成して）
回路部品２４を搭載しているが、本実施形態のように材
厚の厚い銅板２０が使用できる場合には、銅板２０が回
路部品２４を保護するスペーサとしても機能するから、
セラミック基板１０に掘り込みを設ける必要がなく、し
たがってセラミック基板１０の製造が容易になるという
利点がある。
厚が薄い場合は、セラミック基板１０で回路部品２４を
搭載する外面を掘り込むようにして（凹部を形成して）
回路部品２４を搭載しているが、本実施形態のように材
厚の厚い銅板２０が使用できる場合には、銅板２０が回
路部品２４を保護するスペーサとしても機能するから、
セラミック基板１０に掘り込みを設ける必要がなく、し
たがってセラミック基板１０の製造が容易になるという
利点がある。
【００２６】
【発明の効果】本発明に係るセラミックパッケージは、
上述したように、セラミック基板とくにセラミック基板
の素子搭載孔の周囲にクラックを生じさせることなく、
放熱板として銅板をじかにセラミック基板に接合して得
たパッケージとして得ることができ、従来よりも材厚の
厚い銅板を放熱板に使用することを可能とすることによ
り、素子搭載孔の底部開口に放熱板を接合したセラミッ
クパッケージの製造コストを効果的に下げることを可能
とするとともに、セラミックパッケージの熱放散性を効
果的に向上させることを可能とし、信頼性の高いセラミ
ックパッケージとして提供することを可能にする。ま
た、放熱板に銅板を使用できるので、同等の放熱性を有
する銅−タングステン合金による放熱板を使用したパッ
ケージに比較して大幅に軽量化することができる。４５
ｍｍ角のパッケージの場合、銅−タングステン合金にか
えて同等の効果を有する銅板を使用することにより約１
０ｇの軽量化が可能である。
上述したように、セラミック基板とくにセラミック基板
の素子搭載孔の周囲にクラックを生じさせることなく、
放熱板として銅板をじかにセラミック基板に接合して得
たパッケージとして得ることができ、従来よりも材厚の
厚い銅板を放熱板に使用することを可能とすることによ
り、素子搭載孔の底部開口に放熱板を接合したセラミッ
クパッケージの製造コストを効果的に下げることを可能
とするとともに、セラミックパッケージの熱放散性を効
果的に向上させることを可能とし、信頼性の高いセラミ
ックパッケージとして提供することを可能にする。ま
た、放熱板に銅板を使用できるので、同等の放熱性を有
する銅−タングステン合金による放熱板を使用したパッ
ケージに比較して大幅に軽量化することができる。４５
ｍｍ角のパッケージの場合、銅−タングステン合金にか
えて同等の効果を有する銅板を使用することにより約１
０ｇの軽量化が可能である。
【図１】本発明に係るセラミックパッケージの一実施形
態を示す断面図である。
態を示す断面図である。
【図２】本発明に係るセラミックパッケージの底面図で
ある。
ある。
【図３】セラミックパッケージの各部の寸法部分を示す
説明図である。
説明図である。
【図４】セラミック基板の厚さによる応力の変化の様子
を示すグラフである。
を示すグラフである。
【図５】銅板の外形寸法による応力の変化の様子を示す
グラフである。
グラフである。
【図６】銅板の形状による応力の変化の様子を示すグラ
フである。
フである。
【図７】セラミックパッケージの従来例の断面図であ
る。
る。
１０ セラミック基板 １２ 放熱板 １４ ステージ部 １６ 素子搭載孔 １８ モリブデン板 ２０ 銅板 ２２ 配線パターン ２４ 回路部品
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年９月１０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (6)
- 【請求項１】 略中央部に素子搭載孔が透設され、該素
子搭載孔の内壁面が階段状の段差面に形成されるととも
に、該段差面に配線パターンが形成されたセラミック基
板に、前記素子搭載孔の底部開口を閉塞する銅からなる
放熱板が接合され、前記素子搭載孔内に露出する前記放
熱板に、前記銅よりも熱膨張係数の小さい金属からな
る、半導体素子を固着するステージ部が接合されたセラ
ミックパッケージにおいて、 前記素子搭載孔の内壁面の最下段の段差面を形成するセ
ラミック基板部分の厚さが、前記放熱板の厚さの略２倍
以上に形成されたことを特徴とするセラミックパッケー
ジ。 - 【請求項２】 前記段差面が多段に形成されたことを特
徴とする請求項１記載のセラミックパッケージ。 - 【請求項３】 放熱板の外周縁が、素子搭載孔の上部開
口縁とセラミック基板の外周縁との略中央に位置して接
合されたことを特徴とする請求項１または２記載のセラ
ミックパッケージ。 - 【請求項４】 放熱板のコーナー部の平面形状が円弧状
に面取りされたことを特徴とする請求項３記載のセラミ
ックパッケージ。 - 【請求項５】 放熱板が無酸素銅板からなり、ステージ
部がモリブデン板からなることを特徴とする請求項１、
２、３または４記載のセラミックパッケージ。 - 【請求項６】 セラミック基板がアルミナセラミックか
らなることを特徴とする請求項１、２、３、４または５
記載のセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11734896A JPH09307020A (ja) | 1996-05-13 | 1996-05-13 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11734896A JPH09307020A (ja) | 1996-05-13 | 1996-05-13 | セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307020A true JPH09307020A (ja) | 1997-11-28 |
Family
ID=14709478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11734896A Pending JPH09307020A (ja) | 1996-05-13 | 1996-05-13 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307020A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251486A (ja) * | 1998-02-27 | 1999-09-17 | Origin Electric Co Ltd | 表面実装型の半導体装置の製造方法および半導体装置 |
| JP2005191092A (ja) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | セラミックパッケージ |
| KR100986230B1 (ko) * | 2008-07-22 | 2010-10-07 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
| JP2018073992A (ja) * | 2016-10-28 | 2018-05-10 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| JP2020009953A (ja) * | 2018-07-10 | 2020-01-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US12035485B2 (en) | 2021-12-20 | 2024-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
-
1996
- 1996-05-13 JP JP11734896A patent/JPH09307020A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251486A (ja) * | 1998-02-27 | 1999-09-17 | Origin Electric Co Ltd | 表面実装型の半導体装置の製造方法および半導体装置 |
| JP2005191092A (ja) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | セラミックパッケージ |
| KR100986230B1 (ko) * | 2008-07-22 | 2010-10-07 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
| JP2018073992A (ja) * | 2016-10-28 | 2018-05-10 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| JP2020009953A (ja) * | 2018-07-10 | 2020-01-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| CN110707048A (zh) * | 2018-07-10 | 2020-01-17 | 住友电工光电子器件创新株式会社 | 半导体器件 |
| US11508672B2 (en) | 2018-07-10 | 2022-11-22 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
| US12035485B2 (en) | 2021-12-20 | 2024-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| US5703397A (en) | Semiconductor package having an aluminum nitride substrate | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JPH06224334A (ja) | マルチチップモジュール | |
| JPH09307020A (ja) | セラミックパッケージ | |
| US6512674B1 (en) | Package for semiconductor device having radiating substrate and radiator fin | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JPH07161863A (ja) | 半導体パッケージおよびモジュールとその製造方法 | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| US6528347B2 (en) | Manufacturing method for making a microwave semiconductor device with improved heat discharge and electric properties | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JP2833592B2 (ja) | 半導体容器 | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| WO2021060475A1 (ja) | 電子部品搭載用基体および電子装置 | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JPH04199668A (ja) | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 | |
| JP4430477B2 (ja) | 高放熱型電子部品収納用パッケージ | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 | |
| JPWO2020095980A1 (ja) | 配線基板、複合基板および電気装置 | |
| JPH0529499A (ja) | セラミツクス多層基板 | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPH083017Y2 (ja) | 半導体装置の容器 | |
| JPH1117055A (ja) | 配線基板とその製造方法 | |
| JPH06283621A (ja) | 半導体装置実装用基板および半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |