JP2833592B2 - 半導体容器 - Google Patents
半導体容器Info
- Publication number
- JP2833592B2 JP2833592B2 JP21107196A JP21107196A JP2833592B2 JP 2833592 B2 JP2833592 B2 JP 2833592B2 JP 21107196 A JP21107196 A JP 21107196A JP 21107196 A JP21107196 A JP 21107196A JP 2833592 B2 JP2833592 B2 JP 2833592B2
- Authority
- JP
- Japan
- Prior art keywords
- pedestal
- semiconductor
- substrate
- thermal expansion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体容器に係り、
特に高周波数帯高出力トランジスタ用半導体容器に関す
る。
特に高周波数帯高出力トランジスタ用半導体容器に関す
る。
【０００２】
【従来の技術】従来の半導体容器は、半導体チップ、イ
ンピーダンス整合回路基板、チップコンデンサといった
半導体回路をマウントする台座部と、ヒートシンクを考
慮した放熱板と、半導体回路を囲む側壁部で構成されて
いる。すなわち、図３（Ａ）に示した従来の半導体容器
では、台座部と放熱板とが銅（Ｃｕ）により一体形成で
形成されて放熱板兼台座３を構成しており、この放熱板
兼台座３上にセラミック材又はＣｕ材の側壁部６が接着
され、また放熱板兼台座３上に例えばＧａＡｓからなる
半導体チップ１、セラミック等からなるインピーダンス
整合回路基板２等がマウントされている。
ンピーダンス整合回路基板、チップコンデンサといった
半導体回路をマウントする台座部と、ヒートシンクを考
慮した放熱板と、半導体回路を囲む側壁部で構成されて
いる。すなわち、図３（Ａ）に示した従来の半導体容器
では、台座部と放熱板とが銅（Ｃｕ）により一体形成で
形成されて放熱板兼台座３を構成しており、この放熱板
兼台座３上にセラミック材又はＣｕ材の側壁部６が接着
され、また放熱板兼台座３上に例えばＧａＡｓからなる
半導体チップ１、セラミック等からなるインピーダンス
整合回路基板２等がマウントされている。
【０００３】図３（Ｂ）は従来の半導体容器の他の例の
断面図を示す。この半導体容器は、放熱板と台座が別々
に構成されている。Ｃｕ材により構成された放熱板４の
上に設けられた台座５はマウントする材料の熱膨張率に
近いと材料で形成され、銅−タングステン焼結体（Ｃｕ
Ｗ）等で構成されており、その上に半導体チップ１、イ
ンピーダンス整合回路基板２等がマウントされている。
断面図を示す。この半導体容器は、放熱板と台座が別々
に構成されている。Ｃｕ材により構成された放熱板４の
上に設けられた台座５はマウントする材料の熱膨張率に
近いと材料で形成され、銅−タングステン焼結体（Ｃｕ
Ｗ）等で構成されており、その上に半導体チップ１、イ
ンピーダンス整合回路基板２等がマウントされている。
【０００４】
【発明が解決しようとする課題】しかるに、上記の図３
（Ａ）に死した半導体容器では、半導体チップ１、イン
ピーダンス整合回路基板２等を金・錫共晶ろう等のソル
ダによりマウントする際に生ずる熱応力、あるいはマウ
ント後に熱ショック試験等を行った際の熱応力により、
半導体チップ１、インピーダンス整合回路基板２等にク
ラックが入るという問題がある。
（Ａ）に死した半導体容器では、半導体チップ１、イン
ピーダンス整合回路基板２等を金・錫共晶ろう等のソル
ダによりマウントする際に生ずる熱応力、あるいはマウ
ント後に熱ショック試験等を行った際の熱応力により、
半導体チップ１、インピーダンス整合回路基板２等にク
ラックが入るという問題がある。
【０００５】その理由は、放熱板兼台座３として用いら
れるＣｕ材の熱膨張率は約１７．０×１０-6℃-1であ
り、半導体チップ１の材料であるガリウム−砒素（Ｇａ
Ａｓ）の熱膨張率６．０×１０-6℃-1やインピーダンス
整合回路基板２の材料であるセラミック材の熱膨張率
６．７×１０-6℃-1に比べて２〜３倍程度大きいためで
ある。
れるＣｕ材の熱膨張率は約１７．０×１０-6℃-1であ
り、半導体チップ１の材料であるガリウム−砒素（Ｇａ
Ａｓ）の熱膨張率６．０×１０-6℃-1やインピーダンス
整合回路基板２の材料であるセラミック材の熱膨張率
６．７×１０-6℃-1に比べて２〜３倍程度大きいためで
ある。
【０００６】また、図３（Ｂ）に示した従来の半導体容
器では、上記のクラックの問題は生じないものの、放熱
板４の裏面に大きな反りを生ずる。このため、放熱板４
の裏面からの熱放散性に問題がある。その理由は、台座
５の材料であるＣｕＷ材の熱膨張率は６．０×１０-6℃
-1であり、熱膨張率が約１７．０×１０-6℃-1であるＣ
ｕ材からなる放熱板４との貼り合わせの際にそれらの熱
膨張率の差により反りを生じるためである。実験の結
果、約１０ｍｍ角、厚さ２ｍｍの銅板と、同じく約１０
ｍｍ角、厚さ０．５ｍｍのＣｕＷ板を貼り合わせた場合
には最大約６０μｍの反りを生じた。
器では、上記のクラックの問題は生じないものの、放熱
板４の裏面に大きな反りを生ずる。このため、放熱板４
の裏面からの熱放散性に問題がある。その理由は、台座
５の材料であるＣｕＷ材の熱膨張率は６．０×１０-6℃
-1であり、熱膨張率が約１７．０×１０-6℃-1であるＣ
ｕ材からなる放熱板４との貼り合わせの際にそれらの熱
膨張率の差により反りを生じるためである。実験の結
果、約１０ｍｍ角、厚さ２ｍｍの銅板と、同じく約１０
ｍｍ角、厚さ０．５ｍｍのＣｕＷ板を貼り合わせた場合
には最大約６０μｍの反りを生じた。
【０００７】更に、図３（Ｂ）に示した従来の半導体容
器では、ワイヤボンディングの自動化が困難である。そ
の理由は、半導体チップ１の表面に有するボンディング
パッドと、インピーダンス整合回路基板２等の表面のボ
ンディングパッドとの間に、４００μｍ以上の段差が生
じるため、ボンディングワイヤをボンディング自動機で
行う際に、機械の制限でボンディングできない場合が生
じるからである。
器では、ワイヤボンディングの自動化が困難である。そ
の理由は、半導体チップ１の表面に有するボンディング
パッドと、インピーダンス整合回路基板２等の表面のボ
ンディングパッドとの間に、４００μｍ以上の段差が生
じるため、ボンディングワイヤをボンディング自動機で
行う際に、機械の制限でボンディングできない場合が生
じるからである。
【０００８】本発明は以上の点に鑑みなされたもので、
熱ストレスに対する信頼度が高く、しかも生産性の高い
半導体容器を提供することを目的とする。
熱ストレスに対する信頼度が高く、しかも生産性の高い
半導体容器を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は放熱板上に台座を介して半導体回路を構成
する回路部品及び基板をマウントすると共に、半導体回
路を囲む側壁部を放熱板上に設けた構成の半導体容器に
おいて、台座を、回路部品及び基板のうち熱膨張率の異
なる回路部品及び基板毎に専用に設けると共に、マウン
トする回路部品又は基板の熱膨張率と近似した熱膨張率
の材料で、かつ、マウントする回路部品又は基板の寸法
と同一の寸法で構成したものである。
め、本発明は放熱板上に台座を介して半導体回路を構成
する回路部品及び基板をマウントすると共に、半導体回
路を囲む側壁部を放熱板上に設けた構成の半導体容器に
おいて、台座を、回路部品及び基板のうち熱膨張率の異
なる回路部品及び基板毎に専用に設けると共に、マウン
トする回路部品又は基板の熱膨張率と近似した熱膨張率
の材料で、かつ、マウントする回路部品又は基板の寸法
と同一の寸法で構成したものである。
【００１０】この発明では、台座にマウントする際にソ
ルダにより生じる熱応力、あるいはマウント後の熱ショ
ック試験等の熱環境試験による熱応力に対し、台座とそ
の上にマウントされる回路部品又は基板との熱膨張率の
差が小さいため、熱ストレスが単一材料で形成された単
一の台座よりも小さくできる。
ルダにより生じる熱応力、あるいはマウント後の熱ショ
ック試験等の熱環境試験による熱応力に対し、台座とそ
の上にマウントされる回路部品又は基板との熱膨張率の
差が小さいため、熱ストレスが単一材料で形成された単
一の台座よりも小さくできる。
【００１１】また、本発明における熱膨張率の異なる回
路部品及び基板毎に専用に設けられた台座は、それぞれ
マウントされる回路部品又は基板の寸法と同一の寸法で
形成されるため、各専用台座と放熱板との貼り合わせ面
積を減少できる。
路部品及び基板毎に専用に設けられた台座は、それぞれ
マウントされる回路部品又は基板の寸法と同一の寸法で
形成されるため、各専用台座と放熱板との貼り合わせ面
積を減少できる。
【００１２】また、本発明における熱膨張率の異なる回
路部品及び基板毎に専用に設けられた台座は、マウント
する回路部品が有するボンディングパッド面とマウント
する基板が有するボンディングパッド面とが互いに同一
平面上に位置するように、熱膨張率の異なる回路部品及
び基板の各厚さに対応して厚さが設定されて形成されて
いることを特徴とする。
路部品及び基板毎に専用に設けられた台座は、マウント
する回路部品が有するボンディングパッド面とマウント
する基板が有するボンディングパッド面とが互いに同一
平面上に位置するように、熱膨張率の異なる回路部品及
び基板の各厚さに対応して厚さが設定されて形成されて
いることを特徴とする。
【００１３】また、本発明では、専用台座をマウントす
る回路部品又は基板の材料の熱膨張率を考慮した材料で
個々に選択でき、また、マウントする回路部品又は基板
の寸法変更に合わせて台座の寸法変更ができる。
る回路部品又は基板の材料の熱膨張率を考慮した材料で
個々に選択でき、また、マウントする回路部品又は基板
の寸法変更に合わせて台座の寸法変更ができる。
【００１４】また、本発明における放熱板は、半導体チ
ップがマウントされる第１の台座が設けられる部分が、
インピーダンス整合回路基板がマウントされる第２の台
座が設けられる部分に対して第２の台座の厚さよりも高
い断面凸形状であることを特徴とする。これにより、第
２の台座を放熱板に設ける際に放熱板の凸部の側面を位
置決めに利用できる。
ップがマウントされる第１の台座が設けられる部分が、
インピーダンス整合回路基板がマウントされる第２の台
座が設けられる部分に対して第２の台座の厚さよりも高
い断面凸形状であることを特徴とする。これにより、第
２の台座を放熱板に設ける際に放熱板の凸部の側面を位
置決めに利用できる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００１６】図１は本発明になる半導体容器の第１の実
施の形態の断面図を示す。同図中、図３（Ｂ）と同一構
成部分には同一符号を付してある。図１に示すように、
この半導体容器は、Ｃｕ材による放熱板４の上にチップ
台座７と基板台座８とを設け、チップ台座７の上に表面
にボンディングパッドを有する半導体チップ１をマウン
トし、基板台座８の上に表面にボンディングパッドやス
トリップラインで構成される電気回路配線を有するイン
ピーダンス整合回路基板２等をマウントする構成とされ
ている。また、チップ台座７及び基板台座８及びそれら
の上にマウントされた半導体回路の周囲に側壁部６が設
けられている。これらの半導体チップ１及びインピーダ
ンス整合回路基板２等からなる半導体回路は、高周波数
帯用の高出力トランジスタを構成している。
施の形態の断面図を示す。同図中、図３（Ｂ）と同一構
成部分には同一符号を付してある。図１に示すように、
この半導体容器は、Ｃｕ材による放熱板４の上にチップ
台座７と基板台座８とを設け、チップ台座７の上に表面
にボンディングパッドを有する半導体チップ１をマウン
トし、基板台座８の上に表面にボンディングパッドやス
トリップラインで構成される電気回路配線を有するイン
ピーダンス整合回路基板２等をマウントする構成とされ
ている。また、チップ台座７及び基板台座８及びそれら
の上にマウントされた半導体回路の周囲に側壁部６が設
けられている。これらの半導体チップ１及びインピーダ
ンス整合回路基板２等からなる半導体回路は、高周波数
帯用の高出力トランジスタを構成している。
【００１７】ここで、上記のチップ台座７はＧａＡｓ材
による半導体チップ１とほぼ同等の熱膨張率を持つ材
料、例えばＣｕＷ材により構成されている。また、基板
台座８は、セラミック材によるインピーダンス整合回路
基板２とほぼ同等の熱膨張率を持つ、例えばＭｏ材、Ｃ
ｕＷ材等により構成されている。なお、熱膨張率は、Ｃ
ｕが約１７．０×１０-6℃-1、ＣｕＷが約６．０×１０
-6℃-1、Ｍｏが約５．１×１０-6℃-1、ＧａＡｓが約
６．０×１０-6℃-1、セラミック（Ａｉ2Ｏ3）で約６．
７×１０-6℃-1である。
による半導体チップ１とほぼ同等の熱膨張率を持つ材
料、例えばＣｕＷ材により構成されている。また、基板
台座８は、セラミック材によるインピーダンス整合回路
基板２とほぼ同等の熱膨張率を持つ、例えばＭｏ材、Ｃ
ｕＷ材等により構成されている。なお、熱膨張率は、Ｃ
ｕが約１７．０×１０-6℃-1、ＣｕＷが約６．０×１０
-6℃-1、Ｍｏが約５．１×１０-6℃-1、ＧａＡｓが約
６．０×１０-6℃-1、セラミック（Ａｉ2Ｏ3）で約６．
７×１０-6℃-1である。
【００１８】例えば、ＣｕＷ材で形成されたチップ台座
７にＧａＡｓ材の半導体チップ１をマウントし、Ｍｏ材
で形成された基板台座８にセラミック材のインピーダン
ス整合回路基板２をマウントした場合、Ｃｕ単一材質で
形成された台座にマウントした場合に比べて、互いの熱
膨張率の差が小さいため、熱ストレスによって生じる半
導体チップ１やインピーダンス整合回路基板２等のクラ
ックの発生を低減でき、よって容器の信頼度を向上でき
ると共に、製造工程における歩留りが向上し、生産性が
向上する。これは容器が大きく、チップ台座７、基板台
座８と半導体チップ１、インピーダンス整合回路基板２
との接触面積が大きい場合に特に有効である。
７にＧａＡｓ材の半導体チップ１をマウントし、Ｍｏ材
で形成された基板台座８にセラミック材のインピーダン
ス整合回路基板２をマウントした場合、Ｃｕ単一材質で
形成された台座にマウントした場合に比べて、互いの熱
膨張率の差が小さいため、熱ストレスによって生じる半
導体チップ１やインピーダンス整合回路基板２等のクラ
ックの発生を低減でき、よって容器の信頼度を向上でき
ると共に、製造工程における歩留りが向上し、生産性が
向上する。これは容器が大きく、チップ台座７、基板台
座８と半導体チップ１、インピーダンス整合回路基板２
との接触面積が大きい場合に特に有効である。
【００１９】また、この際、半導体チップ１及びインピ
ーダンス整合回路基板２等の寸法に合わせて、チップ台
座７及び基板台座８個々の寸法を決定し、できるだけ放
熱板４との貼り合わせ面積を減少させることで、放熱板
４とチップ台座７及び基板台座８との熱膨張率の差によ
って生じる反りが低減でき、よって、熱環境に対し安定
な高周波数体用高出力トランジスタの容器が得られる。
これは容器が大きく、チップ台座７、基板台座８と半導
体チップ１、インピーダンス整合回路基板２との接触面
積が小さい場合に特に有効である。
ーダンス整合回路基板２等の寸法に合わせて、チップ台
座７及び基板台座８個々の寸法を決定し、できるだけ放
熱板４との貼り合わせ面積を減少させることで、放熱板
４とチップ台座７及び基板台座８との熱膨張率の差によ
って生じる反りが低減でき、よって、熱環境に対し安定
な高周波数体用高出力トランジスタの容器が得られる。
これは容器が大きく、チップ台座７、基板台座８と半導
体チップ１、インピーダンス整合回路基板２との接触面
積が小さい場合に特に有効である。
【００２０】また、チップ台座７及び基板台座８の各厚
さを、それらの上にマウントされる半導体チップ１、イ
ンピーダンス整合回路基板２等の有するボンディングパ
ッド面が同一平面となるように、個々に形成すること
で、ワイヤボンディングを容易、かつ、確実に行える。
これはボンディング作業を自動機にて行う際、機械のボ
ンディングパッド面の段差によるボンディング能力の限
界を補償し、特に有効であり、このことにより、組立歩
留りが向上するために生産性が向上する。
さを、それらの上にマウントされる半導体チップ１、イ
ンピーダンス整合回路基板２等の有するボンディングパ
ッド面が同一平面となるように、個々に形成すること
で、ワイヤボンディングを容易、かつ、確実に行える。
これはボンディング作業を自動機にて行う際、機械のボ
ンディングパッド面の段差によるボンディング能力の限
界を補償し、特に有効であり、このことにより、組立歩
留りが向上するために生産性が向上する。
【００２１】また、チップ台座７と基板台座８の材料を
個々に選択することにより、例えばチップ台座７は半導
体チップ１のクラックを防止するＣｕＷ材で、基板台座
８はインピーダンス整合回路基板２のクラックを防止す
るＭｏ材とすることにより、加工が困難なＣｕＷ材のみ
の台座を用いる場合に比べて安価に構成でき、生産性を
向上できる。
個々に選択することにより、例えばチップ台座７は半導
体チップ１のクラックを防止するＣｕＷ材で、基板台座
８はインピーダンス整合回路基板２のクラックを防止す
るＭｏ材とすることにより、加工が困難なＣｕＷ材のみ
の台座を用いる場合に比べて安価に構成でき、生産性を
向上できる。
【００２２】更に、半導体チップ１及びインピーダンス
整合回路基板２等に対して専用のチップ台座７、基板台
座８を側壁部６を有する放熱板４に被着しているため、
例えば周波数の異なる製品展開等の際の半導体チップ
１、インピーダンス整合回路基板２等の設計寸法の変更
に合わせてチップ台座７、基板台座８の寸法を個々に変
更することで同一放熱板を使用でき、よってこれまでの
製品毎に異なる容器を使用していた場合に比べて安価に
容器を製造、入手でき、生産性が向上する。
整合回路基板２等に対して専用のチップ台座７、基板台
座８を側壁部６を有する放熱板４に被着しているため、
例えば周波数の異なる製品展開等の際の半導体チップ
１、インピーダンス整合回路基板２等の設計寸法の変更
に合わせてチップ台座７、基板台座８の寸法を個々に変
更することで同一放熱板を使用でき、よってこれまでの
製品毎に異なる容器を使用していた場合に比べて安価に
容器を製造、入手でき、生産性が向上する。
【００２３】次に、本発明の第２の実施の形態について
説明する。図２は本発明になる半導体容器の第１の実施
の形態の断面図を示す。同図中、図１と同一構成部分に
は同一符号を付し、その説明を省略する。図２に示すよ
うに、この容器は、チップ台座７が設けられる部分が、
基板台座８が設けられる部分に対して基板台座８の厚さ
よりも高い断面凸形状の放熱板９を有する点に特徴があ
る。
説明する。図２は本発明になる半導体容器の第１の実施
の形態の断面図を示す。同図中、図１と同一構成部分に
は同一符号を付し、その説明を省略する。図２に示すよ
うに、この容器は、チップ台座７が設けられる部分が、
基板台座８が設けられる部分に対して基板台座８の厚さ
よりも高い断面凸形状の放熱板９を有する点に特徴があ
る。
【００２４】この実施の形態によれば、第１の実施の形
態と同様のチップ台座７及び基板台座８を有するため
に、第１の実施の形態と同様の効果を有すると共に、更
に基板台座８を放熱板９に接着するときに、放熱板９の
凸部の側壁を利用して位置決めできるため、位置精度良
く接着できるという効果も有する。
態と同様のチップ台座７及び基板台座８を有するため
に、第１の実施の形態と同様の効果を有すると共に、更
に基板台座８を放熱板９に接着するときに、放熱板９の
凸部の側壁を利用して位置決めできるため、位置精度良
く接着できるという効果も有する。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
放熱板上の台座を、台座にマウントされる回路部品又は
基板との熱膨張率を考慮してマウントされる回路部品又
は基板個々に、すなわち専用に設けるようにしたため、
以下の数々の特長を有する。
放熱板上の台座を、台座にマウントされる回路部品又は
基板との熱膨張率を考慮してマウントされる回路部品又
は基板個々に、すなわち専用に設けるようにしたため、
以下の数々の特長を有する。
【００２６】（１）台座とマウントされる回路部品又は
基板との熱膨張率の差が小さく、熱ストレスが単一材料
で形成された単一の台座よりも小さくできるため、熱環
境下での回路部品、基板等のクラックの発生を低減でき
ることから、製造工程における歩留りの向上により生産
性を向上でき、しかも上記のクラックの発生の低減と共
に放熱板裏面に反りも低減できるため、熱環境に対し高
信頼度の半導体容器が得られる。
基板との熱膨張率の差が小さく、熱ストレスが単一材料
で形成された単一の台座よりも小さくできるため、熱環
境下での回路部品、基板等のクラックの発生を低減でき
ることから、製造工程における歩留りの向上により生産
性を向上でき、しかも上記のクラックの発生の低減と共
に放熱板裏面に反りも低減できるため、熱環境に対し高
信頼度の半導体容器が得られる。
【００２７】（２）熱膨張率の異なる回路部品及び基板
毎に専用に設けられた台座は、それぞれマウントされる
回路部品又は基板の寸法と同一の寸法で形成されること
で、各専用台座と放熱板との貼り合わせ面積を減少する
ようにしたため、熱膨張率の差によって生じる放熱板裏
面の反りを殆ど生じないようにでき、より一層熱環境に
対し高信頼度の半導体容器が得られる。
毎に専用に設けられた台座は、それぞれマウントされる
回路部品又は基板の寸法と同一の寸法で形成されること
で、各専用台座と放熱板との貼り合わせ面積を減少する
ようにしたため、熱膨張率の差によって生じる放熱板裏
面の反りを殆ど生じないようにでき、より一層熱環境に
対し高信頼度の半導体容器が得られる。
【００２８】（３）熱膨張率の異なる回路部品及び基板
毎に専用に設けられた台座の厚さの設定により、マウン
トする回路部品が有するボンディングパッド面とマウン
トする基板が有するボンディングパッド面とが互いに同
一平面上に位置するようにされるため、ボンディング自
動機によるボンディング作業が容易に、かつ、確実にで
き、ボンディング自動化及び組立歩留りの向上により生
産性が向上する。
毎に専用に設けられた台座の厚さの設定により、マウン
トする回路部品が有するボンディングパッド面とマウン
トする基板が有するボンディングパッド面とが互いに同
一平面上に位置するようにされるため、ボンディング自
動機によるボンディング作業が容易に、かつ、確実にで
き、ボンディング自動化及び組立歩留りの向上により生
産性が向上する。
【００２９】（４）専用台座をマウントする回路部品又
は基板の材料の熱膨張率を考慮した材料で個々に選択で
きるため、加工が困難な材料を用いずに台座を形成で
き、安価に構成できると共に生産性を向上することがで
きる。
は基板の材料の熱膨張率を考慮した材料で個々に選択で
きるため、加工が困難な材料を用いずに台座を形成で
き、安価に構成できると共に生産性を向上することがで
きる。
【００３０】（５）台座が個々に形成されているため、
使用周波数の異なる製品展開等の際のマウントする回路
部品又は基板の寸法変更に合わせて台座の寸法変更がで
き、同一の放熱板を使用でき、製品毎に異なる容器を製
造・使用するよりも、同一容器の大量製造・使用ができ
ることから安価に容器を製造・入手でき、生産性を向上
できる。
使用周波数の異なる製品展開等の際のマウントする回路
部品又は基板の寸法変更に合わせて台座の寸法変更がで
き、同一の放熱板を使用でき、製品毎に異なる容器を製
造・使用するよりも、同一容器の大量製造・使用ができ
ることから安価に容器を製造・入手でき、生産性を向上
できる。
【００３１】（６）放熱板の半導体チップがマウントさ
れる第１の台座が設けられる部分が、インピーダンス整
合回路基板がマウントされる第２の台座が設けられる部
分に対して第２の台座の厚さよりも高い断面凸形状とす
ることにより、第２の台座を放熱板に設ける際に放熱板
の凸部の側面を位置決めに利用できるため、位置精度良
く第２の台座を放熱板上に固定でき、生産性を向上でき
る。
れる第１の台座が設けられる部分が、インピーダンス整
合回路基板がマウントされる第２の台座が設けられる部
分に対して第２の台座の厚さよりも高い断面凸形状とす
ることにより、第２の台座を放熱板に設ける際に放熱板
の凸部の側面を位置決めに利用できるため、位置精度良
く第２の台座を放熱板上に固定でき、生産性を向上でき
る。
【図１】本発明の第１の実施の形態の断面図である。
【図２】本発明の第２の実施の形態の断面図である。
【図３】従来の各例の断面図である。
１ 半導体チップ ２ インピーダンス整合回路基板 ４ 放熱板 ６ 側壁部 ７ チップ台座 ８ 基板台座 ９ 放熱板
Claims (4)
- 【請求項１】 放熱板上に台座を介して半導体回路を構
成する回路部品及び基板をマウントすると共に、前記半
導体回路を囲む側壁部を前記放熱板上に設けた構成の半
導体容器において、 前記台座を、前記回路部品及び基板のうち熱膨張率の異
なる回路部品及び基板毎に専用に設けると共に、マウン
トする回路部品又は基板の熱膨張率と近似した熱膨張率
の材料で、かつ、マウントする回路部品又は基板の寸法
と同一の寸法で構成したことを特徴とする半導体容器。 - 【請求項２】 前記熱膨張率の異なる回路部品及び基板
毎に専用に設けられた台座は、マウントする回路部品が
有するボンディングパッド面とマウントする基板が有す
るボンディングパッド面とが互いに同一平面上に位置す
るように、前記熱膨張率の異なる回路部品及び基板の各
厚さに対応して厚さが設定されて形成されていることを
特徴とする請求項１記載の半導体容器。 - 【請求項３】 前記熱膨張率の異なる回路部品及び基板
は、少なくとも半導体チップとインピーダンス整合回路
基板であることを特徴とする請求項１又は２記載の半導
体容器。 - 【請求項４】 前記放熱板は、前記半導体チップがマウ
ントされる第１の台座が設けられる部分が、前記インピ
ーダンス整合回路基板がマウントされる第２の台座が設
けられる部分に対して該第２の台座の厚さよりも高い断
面凸形状であることを特徴とする請求項３記載の半導体
容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21107196A JP2833592B2 (ja) | 1996-08-09 | 1996-08-09 | 半導体容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21107196A JP2833592B2 (ja) | 1996-08-09 | 1996-08-09 | 半導体容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056092A JPH1056092A (ja) | 1998-02-24 |
| JP2833592B2 true JP2833592B2 (ja) | 1998-12-09 |
Family
ID=16599933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21107196A Expired - Fee Related JP2833592B2 (ja) | 1996-08-09 | 1996-08-09 | 半導体容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833592B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4733061B2 (ja) * | 2007-01-31 | 2011-07-27 | 京セラ株式会社 | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 |
| JP5127617B2 (ja) * | 2008-07-23 | 2013-01-23 | 三菱電機株式会社 | 半導体装置 |
| JP6492935B2 (ja) * | 2015-04-27 | 2019-04-03 | 株式会社デンソー | 制御装置一体型回転電機 |
| JP7262334B2 (ja) * | 2019-07-23 | 2023-04-21 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69128601T2 (de) * | 1990-10-26 | 1998-06-04 | Sumitomo Electric Industries | Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung |
| JPH05206306A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 高周波数帯用高出力トランジスタ容器 |
-
1996
- 1996-08-09 JP JP21107196A patent/JP2833592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056092A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261868B1 (en) | Semiconductor component and method for manufacturing the semiconductor component | |
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US20020175401A1 (en) | Semiconductor package with stacked chips | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| JP2591499B2 (ja) | 半導体装置 | |
| US5901042A (en) | Package and semiconductor device | |
| JP2833592B2 (ja) | 半導体容器 | |
| JPH1174439A (ja) | 樹脂モールドパッケージ | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JP2526515B2 (ja) | 半導体装置 | |
| US6433423B2 (en) | Method and an arrangement relating to chip carriers | |
| JP2007115793A (ja) | 高放熱型電子部品収納用パッケージ | |
| JPH04213863A (ja) | Ｉｃ実装用パッケージ／キャリア | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH09307020A (ja) | セラミックパッケージ | |
| JP2634300B2 (ja) | 半導体装置 | |
| JPH08264566A (ja) | 半導体素子搭載用パッケージ | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JP2008159975A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JPH0395959A (ja) | リードフレーム | |
| JP2017045817A (ja) | 高周波半導体装置および高周波半導体装置の製造方法 | |
| JP2016219649A (ja) | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 | |
| JP2845634B2 (ja) | セラミックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |