JPH08264566A

JPH08264566A - 半導体素子搭載用パッケージ

Info

Publication number: JPH08264566A
Application number: JP6228395A
Authority: JP
Inventors: Hiroshi Takamichi; 博高道; Akihiro Hidaka; 明弘日高
Original assignee: Sumitomo Metal SMI Electronics Device Inc
Current assignee: Sumitomo Metal SMI Electronics Device Inc
Priority date: 1995-03-22
Filing date: 1995-03-22
Publication date: 1996-10-11

Abstract

(57)【要約】【構成】内部配線層を有するセラミック枠体１２と、
セラミック枠体１２の底部に接合され、半導体素子搭載
部１５を形成する金属製部材１４とによって構成される
半導体素子搭載用パッケージ１１において、金属製部材
１４の半導体素子搭載部１５周囲の両面にそれぞれ溝１
３ａ、１３ｂが形成されている半導体素子搭載用パッケ
ージ。【効果】ろう付け後の冷却時において、金属製部材１
４の主面に平行な方向の曲げ変形の許容度を大きくする
ことができ、セラミック枠体１２とセラミック枠体１２
に接合された金属製部材１４との熱膨張差に起因して発
生する応力を十分緩和することができ、クラック等の損
傷の発生を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体素子搭載用パッケ
ージに関し、より詳細には半導体素子搭載部が金属製部
材よりなる半導体素子搭載用パッケージに関する。

【０００２】

【従来の技術】大量の情報を高速に処理する必要から情
報処理装置の主体を構成する半導体装置はその高集積化
が進み、ＬＳＩやＶＬＳＩが実用化されている。このよ
うな半導体装置の高集積化は単位素子の小型化により実
現されているため、集積度が向上するのに比例して発熱
量も増大し、半導体チップを通常の方法で配設したのみ
では発熱により半導体装置が正常に作動しなくなる場合
も考えられるようになってきている。そこで、このよう
な半導体装置用のパッケージとして、例えば中央部に貫
通孔を有するセラミック枠体の底面に放熱用基板と半導
体素子搭載部とを兼用する金属製部材が接合された、い
わゆるヒートスラグ型のパッケージが用いられている。

【０００３】図３はこの種の半導体素子搭載用パッケー
ジが用いられた半導体装置を模式的に示した断面図であ
る。

【０００４】この半導体装置３１においては、セラミッ
ク枠体３２の中央部分に貫通孔３２ａが形成され、底面
（図中上面）に銀ろう付けにより金属製部材３４が接合
されて貫通孔３２ａが塞がれ、これによりセラミック枠
体３２の中央部分に凹部（キャビティ部４１）が形成さ
れている。このキャビティ部４１の金属製部材３４の表
面には半導体素子３５が固定され、この半導体素子３５
はセラミック枠体３２に形成された金属パッド部３３と
ワイヤ３６とを用いたワイヤボンディングにより接続さ
れている。また、キャビティ部４１はリッド部材３７を
用いて封止されており、リッド部材３７の周辺には多数
の外部接続ピン４２がセラミック枠体３２の表面に形成
された図示しない多数の金属パッド部にろう付けされ、
この外部接続ピン４２によりマザーボードとの接続が図
られるようになっている。さらに、半導体素子３５が納
められている面と反対側の面には、放熱性をさらに向上
させるために、アルミニウムからなる放熱用フィン３９
が配設されている。以下、本明細書において半導体素子
搭載用パッケージとは、この半導体装置３１からリッド
部材３７、半導体素子３５及びその接続を行うためのワ
イヤ３６等を除いた部分をいうものとする。

【０００５】この種の半導体素子搭載用パッケージ３１
では、従来より金属製部材３４として多孔質Ｗ焼結体に
溶融銅を含浸させたＣｕ／Ｗ基板が使用されているが、
その熱伝導率が２００ｗ／ｍ² Ｋ程度であるため十分な
放熱性を有さず、また製造コストがかかるという問題点
があった。そこで、このＣｕ／Ｗ基板に代わるものとし
て、プラスチックパッケージの放熱材料として実績があ
り、その熱伝導率も３９０ｗ／ｍ² Ｋ程度と大きい銅を
用いた銅板が使用されている。

【０００６】しかし、銅とアルミナ等のセラミックスと
は、その熱膨張率が大きく異なるため、前記銅板を銀ろ
うを用いてセラミック枠体３２にそのまま接合すると、
冷却の際の熱膨張率の相違によりセラミック枠体３２が
湾曲し、キャビティ部４１のコーナー部分からクラック
が発生したり、前記銅板がセラミック枠体３２から剥離
する場合があるという問題があった。

【０００７】これらの問題を解決する方法の一つとし
て、前記銅板の厚さを薄くすることが考えられる。その
理由は、前記銅板の厚さを０．５ｍｍ以下にすると銅板
の剛性が低下し、冷却中に熱膨張率の差により発生する
セラミック枠体３２に対する応力が低下するため、銅板
の剥離やセラミック枠体３２のクラックの発生を防止す
ることができるからである。しかしながら、前記構成の
半導体素子搭載用パッケージに、高周波ノイズ除去用の
チップコンデンサ３８を配設しようとした場合、チップ
コンデンサ３８はその厚さが０．５〜１．０ｍｍ程度で
あるため、放熱フィン３９とセラミック枠体３２との間
にチップコンデンサ３８を配設するためのスペースがと
れなくなるという問題があった。

【０００８】

【発明が解決しようとする課題】これらのことから、チ
ップコンデンサ３８を配設可能とするために銅板の厚さ
を従来の場合と変化させず、前記したセラミック枠体３
２のクラック発生や前記銅板とセラミック枠体３２との
剥離等を防止するために、前記銅板の半導体素子搭載部
分の周囲に溝部が形成された半導体素子搭載用パッケー
ジが提案されている（特開昭６３−３０８９４４号公
報）。

【０００９】図４は、前記パッケージを模式的に示した
断面図である。

【００１０】中央に貫通孔５１ａを有するセラミック枠
体５１の底面（図中上面）に形成された下地金属層５２
にろう材５３を用いて金属製部材５４が接合されてお
り、これにより形成されたキャビティ部６１の金属製部
材５４の表面に半導体素子５５が固定されている。この
半導体素子５５と、セラミック枠体５１に形成された金
属パッド部（図示せず）とはワイヤ５７を用いたワイヤ
ボンディングにより接続されている。セラミック枠体５
１の上面（図中下面）には外部接続ピン５６がセラミッ
ク枠体５１の表面に形成された図示しない金属パッド部
にろう付けされている。また、金属製部材５４には樹脂
５９を用いて放熱フィン５８が接着されている。そし
て、金属製部材５４の半導体素子５５搭載面側で半導体
素子５５の存在する周囲には溝部６０が形成されてい
る。

【００１１】前記公報によれば、金属製部材５４にこの
ような溝部６０が形成されることにより、セラミック枠
体５１と金属製部材５４との熱的特性の差（すなわち熱
膨張率の差）により発生する応力を緩和することがで
き、セラミック枠体５１にクラック等の損傷が発生する
のを防止できることが記載されている。

【００１２】しかし前記発明においては、金属製部材５
４の半導体素子搭載面のみに溝部６０が形成されている
ので、前記した応力緩和の作用は弱く、セラミック枠体
５１に発生するクラック等や金属製部材５４の剥離等の
不具合の発生を完全に防止することは難しいという課題
があった。

【００１３】本発明はこのような課題に鑑みなされたも
のであり、セラミック枠体と前記セラミック枠体に接合
された金属製部材との熱膨張差により発生する応力を十
分緩和することができ、クラック等の損傷を生じない、
信頼性に優れた半導体素子搭載用パッケージを提供する
ことを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体素子搭載用パッケージは、内部配
線層を有するセラミック枠体と、該セラミック枠体の底
部に接合され、半導体素子搭載部を形成する金属製部材
とによって構成される半導体素子搭載用パッケージにお
いて、前記金属製部材の半導体素子搭載領域周囲の両面
にそれぞれ溝が形成されていることを特徴としている
（１）。

【００１５】また本発明に係る半導体素子搭載用パッケ
ージは、上記（１）記載の半導体素子搭載用パッケージ
において、前記金属製部材が銅板で形成され、該銅板の
厚さが１ｍｍ以上で、前記セラミック枠体に接合された
前記銅板の周囲にチップコンデンサが装備されることを
特徴としている（２）。

【００１６】前記セラミック枠体の材質は特に限定され
るものではないが、その具体例としては、例えばアルミ
ナ、窒化アルミニウム、低温焼成セラミックス（ＬＦ
Ｃ）、ムライト等が挙げられる。また、金属製部材の材
質も特に限定されるものではないが、その具体例として
は、例えば銅、アルミニウム等が挙げられる。前記部材
の線膨張係数は、アルミナが７×１０^-6／℃、窒化アル
ミニウムが５×１０^-6／℃、ＬＦＣが６×１０^-6／℃、
ムライトが４．５×１０^-6／℃、銅が１７×１０^-6／
℃、アルミニウムが２５×１０^-6／℃であり、いずれの
場合も、セラミック枠体と金属製部材の熱膨張係数の差
は大きい。

【００１７】セラミック枠体の寸法は、通常、縦、横と
も４０〜６０ｍｍ程度、厚さが２〜４ｍｍ程度、前記セ
ラミック枠体の貫通孔の寸法は縦、横とも１５〜２０ｍ
ｍ、金属製部材の寸法は、縦、横が２５〜４０ｍｍ程
度、厚さが１．０〜１．５ｍｍ程度である。ここでは、
金属製部材の厚さが重要であり、前記金属製部材の厚さ
が１．０ｍｍ未満であると、金属製部材の周囲にチップ
コンデンサを取り付けることが困難となる場合があり、
他方前記金属製部材の厚さが１．５ｍｍを超えると、厚
さを厚くしても熱放散性にはほとんど影響がないので、
１．５ｍｍを超えた厚さにする必要性が余りない。

【００１８】また、前記金属製部材の両面に形成される
溝部の数は特に限定されるものではないが、少なくとも
両面に一つずつ形成されている必要がある。通常は、両
面にそれぞれ一つずつで、断面形状が例えば矩形のリン
グ状溝部が形成されていればよい。

【００１９】前記溝部の幅は０．５〜１．０ｍｍ程度が
好ましく、前記溝部の深さは０．５〜０．７ｍｍ程度が
好ましい。前記溝部の幅が０．５ｍｍ未満では、ろう付
け後の冷却温度の応力が溝部に集中し、塑性変形する場
合がある。他方前記溝部の幅が１．０ｍｍを超えると、
溝部が半導体素子搭載部とセラミックス枠体の間に配置
できないという問題が生じることがある。また、前記溝
部の深さが０．５ｍｍ未満ではろう付け後に金属製部材
により発生する応力を緩和する作用が弱く、他方前記溝
部の深さが０．７ｍｍを超えると金属製部材が破断する
虞れがある。

【００２０】前記溝部を形成する場所は、半導体素子を
搭載する部分とセラミック枠体との間が好ましい。

【００２１】本発明の半導体素子搭載用パッケージに配
設されるチップコンデンサの数は通常４〜１６個程度で
あり、また、前記チップコンデンサの種類は特に限定さ
れるものではなく、例えば、低インダクタンスのノイズ
除去用のチップコンデンサであり、その寸法は縦が１．
５〜４ｍｍ程度、横が１〜２ｍｍ程度、厚さが０．８〜
１．０ｍｍ程度のものである。特に、前記チップコンデ
ンサの厚さが１．０ｍｍを超えると放熱用フィンとセラ
ミック枠体との間に配設しにくくなる。

【００２２】

【作用】本発明に係る半導体素子搭載用パッケージ
（１）によれば、内部配線層を有するセラミック枠体
と、該セラミック枠体の底部に接合され、半導体素子搭
載部を形成する金属製部材とによって構成される半導体
素子搭載用パッケージにおいて、前記金属製部材の半導
体素子搭載領域周囲の両面にそれぞれ溝が形成されてい
るので、図４に示した従来の半導体素子搭載用パッケー
ジと比較して、ろう付け後の冷却時において、金属製部
材の主面に平行な方向の曲げ変形の許容度が大きくな
り、セラミック枠体と該セラミック枠体に接合された金
属製部材との熱膨張差に起因して発生する応力が十分緩
和され、クラック等の損傷が発生しなくなる。

【００２３】また、前記溝による応力緩和により、半導
体装置の使用中の加熱・冷却の繰り返しに起因する熱疲
労による損傷等も発生しにくくなる。

【００２４】また、本発明に係る半導体素子搭載用パッ
ケージ（２）によれば、上記（１）記載の半導体素子搭
載用パッケージにおいて、前記金属製部材が銅板で形成
され、該銅板の厚さが１ｍｍ以上で、前記セラミック枠
体に接合された前記銅板の周囲にチップコンデンサが装
備されるので、上記（１）記載の作用が働く他、特に放
熱特性に優れ、またチップコンデンサの装備が容易とな
る。

【００２５】

【実施例】以下、本発明に係る半導体素子搭載用パッケ
ージの実施例を説明する。

【００２６】図１（ａ）は実施例に係る半導体素子搭載
用パッケージを模式的に示した平面図であり、（ｂ）は
その断面図である。

【００２７】実施例に係る半導体素子搭載用パッケージ
１１においては、中央に貫通孔１２ａを有するアルミナ
製のセラミック枠体１２の底面（図中上面）に形成され
た下地金属層（図示せず）に、銅により形成された金属
製部材１４が銀ろう付けにより接合されており、これに
より形成されたキャビティ部１９の金属製部材１４の表
面が半導体素子（図示せず）を固定するための半導体素
子搭載部１５となっている。また、セラミック枠体１２
の上面（図中下面）には外部接続ピン１６がセラミック
枠体１２の表面に形成された図示しない金属パッド部に
ろう付けされている。そして、金属製部材１４の半導体
素子搭載部１５の周囲の両面に溝部１３ａ、１３ｂが形
成されている。また、金属製部材１４の周囲のセラミッ
ク枠体１２の底面には、６個のチップコンデンサ１８が
配設されている。

【００２８】セラミック枠体１２の寸法は、縦、横が約
５０ｍｍ、厚さが約２．８ｍｍ、貫通孔１２ａの寸法が
縦、横１５ｍｍであり、金属製部材１４の寸法は、縦、
横が約３２ｍｍ、厚さが約１ｍｍであり、金属製部材１
４に形成された溝部１３ａ、１３ｂの寸法は、半導体素
子搭載部１５の裏側に形成された溝部１３ａの外周の寸
法が縦、横とも１５ｍｍでその幅が０．５ｍｍ、その深
さが０．５ｍｍであり、半導体素子を搭載する面に形成
された溝部１３ｂの寸法は幅、深さとも溝部１３ａの寸
法と同じであり、外周の寸法は縦、横とも１３ｍｍであ
り、いずれも溝部１３ａ、１３ｂが形成する正方形の中
心が正方形形状の金属製部材１４の中心と重なってい
る。また、この溝部１３ａ、１３ｂはプレス又はエッチ
ングにより形成されている。

【００２９】上記実施例においては、溝部１３ａ、１３
ｂの断面形状が矩形となっているが、別の実施例におい
ては、図２（ａ）に示すように金属製部材２１に形成さ
れた溝部２２ａ、２２ｂの断面形状がＵ字型であっても
よく、さらに別の実施例においては、金属製部材２５に
形成された溝部２６ａ、２６ｂの断面形状が図２（ｂ）
に示すようにＶ字型であってもよい。

【００３０】次に、上記構成の半導体素子搭載用パッケ
ージ１１の耐久性に関する評価を行った結果について説
明する。まず、銀ろうとして、銀を７２重量％、銅を２
８重量％含有する融点が７８０℃のものを使用し、窒素
雰囲気下、８３０℃でセラミック枠体１２に形成された
下地金属層（タングステン）に金属製部材１４の銀ろう
付けを行い、半導体素子搭載用パッケージ１１を製造し
た。同じ条件でサンプルを５個製造し、半導体素子搭載
用パッケージ１１に損傷がないか否かを調べた。

【００３１】一方比較例として、金属製部材１４の半導
体素子搭載面のみに溝部１３ｂが形成されている他は、
実施例に係る半導体素子搭載用パッケージ１１と同様の
構成の半導体素子搭載用パッケージを５個製造し、同様
の条件下、これら半導体素子搭載用パッケージに損傷が
ないか否かを調べた。

【００３２】その結果、実施例の場合には５個共全く損
傷がなかったのに対し、比較例の場合には５個中４個に
ついて、半導体素子搭載用パッケージのセラミック枠体
にクラックが発生していた。

【００３３】以上の結果より、実施例に係る半導体素子
搭載用パッケージ１１にあっては、金属製部材１４の半
導体素子搭載部１５周囲の両面にそれぞれ溝１３ａ、１
３ｂが形成されているので、金属製部材１４を銀ろう付
けした後の冷却時において、金属製部材１４の主面に平
行な方向の曲げ変形の許容度が大きくなり、セラミック
枠体１２とセラミック枠体１２に接合された金属製部材
１４との熱膨張差に起因して発生する応力を十分緩和す
ることができ、セラミック枠体１２にクラック等の損傷
が発生しないことが実証された。

【００３４】また、半導体装置の使用中における熱疲労
による損傷を調査するために、上記実施例の試料５個に
ついて、−６５℃〜１５０℃の温度サイクル試験（繰り
返し回数１０００回）を行った。その結果、実施例の場
合の試料については、５回ともまったく損傷が認められ
なかった。この結果から、本発明のパッケージは、使用
中の温度変化に対しても十分な耐久性を持つことが実証
された。

【００３５】

【発明の効果】以上詳述したように本発明に係る半導体
素子搭載用パッケージ（１）にあっては、内部配線層を
有するセラミック枠体と、該セラミック枠体の底部に接
合され、半導体素子搭載部を形成する金属製部材とによ
って構成される半導体素子搭載用パッケージにおいて、
前記金属製部材の半導体素子搭載領域周囲の両面にそれ
ぞれ溝が形成されているので、ろう付け後の冷却時にお
いて、金属製部材の主面に平行な方向の曲げ変形の許容
度を大きくすることができ、セラミック枠体と該セラミ
ック枠体に接合された金属製部材との熱膨張差に起因し
て発生する応力を十分緩和することができ、クラック等
の損傷の発生を防止することができる。また、前記溝に
より半導体素子に発生する熱の伝導も遮断することがで
き、前記セラミック枠体の温度の上昇を防止することが
できるので、半導体装置の使用中における熱疲労による
損傷等の発生も防止することができる。

【００３６】また、本発明に係る半導体素子搭載用パッ
ケージ（２）によれば、上記（１）記載の半導体素子搭
載用パッケージにおいて、前記金属製部材が銅板で形成
され、該銅板の厚さが１ｍｍ以上で、前記セラミック枠
体に接合された前記銅板の周囲にチップコンデンサが装
備されるので、上記（１）記載の効果を奏する他、特に
放熱特性に優れ、またチップコンデンサの装備が容易と
なる。

【図面の簡単な説明】

【図１】（ａ）は本発明に係る実施例に係る半導体素子
搭載用パッケージを模式的に示した平面図であり、
（ｂ）はその断面図である。

【図２】（ａ）及び（ｂ）は別の実施例において金属製
部材に形成される溝部の形状を示した断面図である。

【図３】従来の半導体素子搭載用パッケージを模式的に
示した断面図である。

【図４】金属製部材の半導体素子搭載部を有する面に溝
部が形成された従来の半導体素子搭載用パッケージを模
式的に示した断面図である。

【符号の説明】

１１半導体素子搭載用パッケージ１２セラミック枠体１３ａ、１３ｂ、２２ａ、２２ｂ、２６ａ、２６ｂ溝
部１４金属製部材１５半導体素子搭載部

Claims

【特許請求の範囲】

【請求項１】内部配線層を有するセラミック枠体と、
該セラミック枠体の底部に接合され、半導体素子搭載部
を形成する金属製部材とによって構成される半導体素子
搭載用パッケージにおいて、前記金属製部材の半導体素
子搭載領域周囲の両面にそれぞれ溝が形成されているこ
とを特徴とする半導体素子搭載用パッケージ。
【請求項２】前記金属製部材が銅板で形成され、該銅
板の厚さが１ｍｍ以上で、前記セラミック枠体に接合さ
れた前記銅板の周囲にチップコンデンサが装備されるこ
とを特徴とする請求項１記載の半導体素子搭載用パッケ
ージ。