JP2845634B2 - セラミックパッケージ - Google Patents

セラミックパッケージ

Info

Publication number
JP2845634B2
JP2845634B2 JP6871391A JP6871391A JP2845634B2 JP 2845634 B2 JP2845634 B2 JP 2845634B2 JP 6871391 A JP6871391 A JP 6871391A JP 6871391 A JP6871391 A JP 6871391A JP 2845634 B2 JP2845634 B2 JP 2845634B2
Authority
JP
Japan
Prior art keywords
heat sink
die attach
semiconductor chip
copper
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6871391A
Other languages
English (en)
Other versions
JPH04280644A (ja
Inventor
政幸 小林
一成 今井
貴幸 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6871391A priority Critical patent/JP2845634B2/ja
Publication of JPH04280644A publication Critical patent/JPH04280644A/ja
Application granted granted Critical
Publication of JP2845634B2 publication Critical patent/JP2845634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックパッケージに
関する。
【0002】
【従来の技術】図2はヒートシンク付きのセラミックパ
ッケージに半導体チップを搭載した半導体装置の従来例
を示す。この半導体装置ではパッケージ本体であるセラ
ミック基体10の外面にヒートシンク12が接合され、
半導体チップ16を接合したダイアタッチ14がヒート
シンク12上にろう付けされた構成となっている。前記
ヒートシンク12は熱放散性に優れる金属によって形成
するが、セラミック基体10とヒートシンク12との間
での熱膨張係数が大きく相違するとこれら相互間で大き
な熱応力が発生するため、ヒートシンク12の材料とし
てはセラミック基体10の熱膨張係数に近い熱膨張係数
を有する素材が用いられる。また、半導体チップ16と
ダイアタッチ14との間でも相互間の熱応力を抑えるた
め熱膨張係数のマッチングをとることがなされている。
【0003】このように、ヒートシンク12とダイアタ
ッチ14によって別々に熱膨張係数のマッチングをとる
ようにしているのは、セラミック基体10と半導体チッ
プ16とで熱膨張係数にかなり大きな開きがあるためで
ある。たとえば、パッケージ本体に多用されるアルミナ
セラミックの熱膨張係数は約7.0 ×10-6/℃、半導体チ
ップに用いられるシリコンの熱膨張係数は約4.8 ×10-6
/℃である。したがって、セラミック基体10とヒート
シンク12との間、およびダイアタッチ14と半導体チ
ップ16との間でそれぞれ熱膨張係数のマッチングをと
って、過大な熱応力が作用しないようにする必要があ
る。従来例では、ヒートシンク12としてはセラミック
基体10の熱膨張係数に近い値を有する銅−モリブデン
の複合材あるいは銅−タングステンの合金材が用いら
れ、ダイアタッチ14としては半導体チップ16の熱膨
張係数に近い値を有するモリブデンを用いている。
【0004】
【発明が解決しようとする課題】上記のように、従来の
ヒートシンク付きセラミックパッケージはセラミック基
体とヒートシンク、半導体チップとダイアタッチの間で
別々に熱膨張係数のマッチングをとっているから、ヒー
トシンク12とダイアタッチ14の相互間では熱膨張係
数のマッチングがとられない。この結果、半導体チップ
16の発熱によってヒートシンク12とダイアタッチ1
4との間に熱応力が作用し反りが生じるという問題が生
じる。ダイアタッチ14上に接合した半導体チップ16
はダイアタッチ14が反ることによって半導体チップ1
6とダイアタッチ14との間の接合性が低下したり、場
合によっては半導体チップ16にクラックが発生する。
近年はセラミックパッケージに搭載される半導体チップ
が大型化しているため、ダイアタッチ14のわずかな反
りであっても半導体チップ14にクラックを生じさせる
等の悪影響を及ぼす。
【0005】そこで、本発明は上記問題点を解消すべく
なされたものであり、その目的とするところは、ヒート
シンク付きのセラミックパッケージにおいてセラミック
基体とヒートシンクとの間および半導体チップとダイア
タッチとの間の熱膨張係数のマッチングをとることがで
き、かつダイアタッチの反りを効果的に防止することが
できるセラミックパッケージを提供しようとするもので
ある。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッケージ本体
を形成するアルミナセラミックから成るセラミック基体
の外面にヒートシンクを接合し、該ヒートシンク上に半
導体チップを搭載するためのダイアタッチを接合したセ
ラミックパッケージにおいて、前記ヒートシンクを銅−
モリブデン−銅の複合材によって形成し、該ヒートシン
クの半導体チップを搭載する部位に、ヒートシンクとダ
イアタッチとの間の熱応力を緩和する銅層を接合し、該
銅層にモリブデンから成るダイアタッチを接合したこと
を特徴とする。 また、前記ヒートシンクを銅−タングス
テンの合金材によって形成し、該ヒートシンクの半導体
チップを搭載する部位に、ヒートシンクとダイアタッチ
との間の熱応力を緩和する銅層を接合し、該銅層にモリ
ブデンから成るダイアタッチを接合したことを特徴とす
る。
【0007】
【作用】ヒートシンクに銅−モリブデン−銅の複合材あ
るいは銅−タングステンの合金材を使用してアルミナセ
ラミックのセラミック基体と熱膨張係数マッチング
せるとともに、ダイアタッチにモリブデンを使用して半
導体チップとダイアタッチとの熱膨張係数をマッチング
させる。ヒートシンクとダイアタッチとの間に設けた銅
層はヒートシンクとダイアタッチとの間で生じる熱応力
を緩和し、これによって、半導体チップに作用する応力
緩和して、ヒートシンクとダイアタッチとの間で生じ
る熱応力により半導体チップにクラックが発生するとい
った問題を回避する。
【0008】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係るセラミック
パッケージの一実施例の断面図である。本発明に係るセ
ラミックパッケージはヒートシンク12とダイアタッチ
14の中間に銅層20を設けることを特徴とする。ヒー
トシンク12にはあらかじめニッケルめっきを施し、ヒ
ートシンク12と銅層20および銅層20とダイアタッ
チ14との間をろう付けで接合する。セラミック基体1
0としてはアルミナセラミック(熱膨張係数7.0 ×10-6
/℃)を用いる。この場合、ヒートシンク12としては
銅−モリブデン−銅の複合材あるいは銅−タングステン
の合金材が使用できる。銅−モリブデン−銅の複合材の
熱膨張係数は8.2 ×10-6/℃、銅(10%)タングステン(9
0%) 合金の熱膨張係数は6.7 ×10-6/℃である。また、
半導体チップ(シリコンの熱膨張係数は4.8 ×10-6
℃) を接合するダイアタッチ14にはモリブデンの板体
を用いる。モリブデンの熱膨張係数は5.9×10-6/℃で
ある。なお、銅の熱膨張係数は18.8×10-6/℃である。
【0009】上記のようにヒートシンク12とダイアタ
ッチ14の中間に銅層20を設けることにより、ヒート
シンク12とダイアタッチ14の熱膨張係数が上記実施
例のように相違していても銅層20が緩衝材として作用
し、ヒートシンク12とダイアタッチ14の相互の熱応
力を緩和することができ、これらの接合体が加熱された
際の反り量を効果的に抑えることができる。これによ
り、ダイアタッチ14に接合する半導体チップに悪影響
を及ぼすことがなくなり、大型の半導体チップを好適に
搭載することが可能になる。また、銅は熱伝導性にも優
れているからヒートシンク12の熱放散性に対しても良
好に作用するという利点がある。
【0010】図3は上記銅層20を設けることによる反
り量の改善を実際に試験した結果を示す。図3でA、
B、Cは反り量を測定した3種類のサンプルを示す。各
サンプルの構成は下記のとおりである。なお、サンプル
Aは比較例である。 サンプルA ヒートシンク材・・・銅(10%) −タングステン(90%) 合金材 0.785mm 厚、27.8mm径 ダイアタッチ材・・・モリブデン板、0.5mm 厚、15.47mm 角 銅層・・・・・・・・無し サンプルB ヒートシンク材・・・銅(10%) −タングステン(90%) 合金材 0.785mm 厚、27.8mm径 ダイアタッチ材・・・モリブデン板、0.5mm 厚、15.47mm 角 銅層・・・・・・・・0.2mm 厚、15.47mm 角 サンプルC ヒートシンク材・・・銅(10%) −タングステン(90%) 合金材 0.785mm 厚、27.8mm径 ダイアタッチ材・・・モリブデン板、0.5mm 厚、15.47mm 角 銅層・・・・・・・・0.6mm 厚、15.47mm 角 サンプルBとサンプルCとは銅層の厚さが異なり、その
他の構成は共通である。図3に示すように、接合体の反
り量はA、B、Cの順に小さくなる。サンプルAでは反
り量がおよそ30μm 〜60μm であり、サンプルBではお
よそ20μm 〜50μm 、サンプルCではおよそ10μm 〜30
μm である。このように、銅層20を設けることによっ
てダイアタッチ14の反り量を従来品にくらべて1/2
程度まで減少させることができる。このことは銅層20
が緩衝材として作用することにより熱応力が有効に緩和
されることを示す。なお、半導体チップサイズは現在考
えられるものとしては16mm角程度が最大サイズである。
上記実験はこの最大サイズを想定して行ったもので、こ
のような大形の半導体チップに対しても十分に小さな反
り量に抑えることができることを示している。
【0011】以上のように、本実施例のセラミックパッ
ケージによれば、ヒートシンクとダイアタッチとの中間
に銅層を設けるという簡易な方法によってダイアタッチ
の反りを効果的に防止することができ、これによってダ
イアタッチに接合した半導体チップにクラックが入った
りするという問題を解消することができる。なお、ダイ
アタッチの材質およびサイズ、銅層の厚み、ヒートシン
クの材質等については上記実施例に限定されるものでは
なく製品に応じて適宜設定することができる。
【0012】
【発明の効果】本発明に係るセラミックパッケージによ
れば、上述したように、セラミック基体とヒートシンク
との間、および半導体チップとダイアタッチとの間でそ
れぞれ熱膨張係数のマッチングをとることができ、かつ
加熱時のダイアタッチの反りが防止でき、ダイアタッチ
が反ることによって半導体チップにクラックが生じる等
の問題点を解消することができ、大形の半導体チップも
好適に搭載可能にする等の著効を奏する。
【図面の簡単な説明】
【図1】セラミックパッケージの一実施例の断面図であ
る。
【図2】セラミックパッケージを用いた半導体装置の従
来例を示す断面図である。
【図3】反り量の実験結果を示すグラフである。
【符号の説明】
10 セラミック基体 12 ヒートシンク 14 ダイアタッチ 16 半導体チップ 20 銅層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−34577(JP,A) 実開 昭58−159751(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/52 H01L 21/58 H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 パッケージ本体を形成するアルミナセラ
    ミックから成るセラミック基体の外面にヒートシンクを
    接合し、該ヒートシンク上に半導体チップを搭載するた
    めのダイアタッチを接合したセラミックパッケージにお
    いて、前記ヒートシンクを銅−モリブデン−銅の複合材によっ
    て形成し、 該ヒートシンクの半導体チップを搭載する部位に、ヒー
    トシンクとダイアタッチとの間の熱応力を緩和する銅層
    を接合し、 該銅層にモリブデンから成るダイアタッチを接合したこ
    とを特徴とするセラミックパッケージ。
  2. 【請求項2】 パッケージ本体を形成するアルミナセラ
    ミックから成るセラミック基体の外面にヒートシンクを
    接合し、該ヒートシンク上に半導体チップを搭載するた
    めのダイアタッチを接合したセラミックパッケージにお
    いて、 前記ヒートシンクを銅−タングステンの合金材によって
    形成し、 該ヒートシンクの半導体チップを搭載する部位に、ヒー
    トシンクとダイアタッチとの間の熱応力を緩和する銅層
    を接合し、 該銅層にモリブデンから成るダイアタッチを接合したこ
    とを特徴とするセラミックパッケージ。
JP6871391A 1991-03-09 1991-03-09 セラミックパッケージ Expired - Fee Related JP2845634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6871391A JP2845634B2 (ja) 1991-03-09 1991-03-09 セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6871391A JP2845634B2 (ja) 1991-03-09 1991-03-09 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPH04280644A JPH04280644A (ja) 1992-10-06
JP2845634B2 true JP2845634B2 (ja) 1999-01-13

Family

ID=13381704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6871391A Expired - Fee Related JP2845634B2 (ja) 1991-03-09 1991-03-09 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP2845634B2 (ja)

Also Published As

Publication number Publication date
JPH04280644A (ja) 1992-10-06

Similar Documents

Publication Publication Date Title
US5490627A (en) Direct bonding of copper composites to ceramics
KR920003594B1 (ko) 반도체용 ain 패키지
JPH04162756A (ja) 半導体モジュール
US11152279B2 (en) Monolithic microwave integrated circuit (MMIC) cooling structure
JPH02271558A (ja) 半導体装置及びその製造方法
US5109268A (en) Rf transistor package and mounting pad
JPH04363052A (ja) 半導体装置実装用基板
JPH08222658A (ja) 半導体素子用パッケージ及びその製造方法
JP2845634B2 (ja) セラミックパッケージ
JPH07335792A (ja) 半導体素子搭載用パッケージ
JP3419642B2 (ja) パワーモジュール
JP2833592B2 (ja) 半導体容器
JPH08222670A (ja) 半導体素子搭載用パッケージ
JPS6010633A (ja) 半導体装置
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2525873B2 (ja) 半導体装置用部品間の接続構造
JPH06291217A (ja) 熱放散型リードフレーム
JP3036291B2 (ja) 半導体装置の実装構造
JPH01120853A (ja) 半導体装置
JPH02146748A (ja) 半導体容器
JPH05136303A (ja) 電子デバイス用ヒートシンク
JP2568301Y2 (ja) 配線基板へのicチップ取付構造
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JPS61150251A (ja) 半導体装置
JP2680117B2 (ja) セラミックパッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees