JPH05136303A - 電子デバイス用ヒートシンク - Google Patents

電子デバイス用ヒートシンク

Info

Publication number
JPH05136303A
JPH05136303A JP3293364A JP29336491A JPH05136303A JP H05136303 A JPH05136303 A JP H05136303A JP 3293364 A JP3293364 A JP 3293364A JP 29336491 A JP29336491 A JP 29336491A JP H05136303 A JPH05136303 A JP H05136303A
Authority
JP
Japan
Prior art keywords
heat sink
package
heat
thermal expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3293364A
Other languages
English (en)
Inventor
Yukari Kaga
由佳里 加我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3293364A priority Critical patent/JPH05136303A/ja
Publication of JPH05136303A publication Critical patent/JPH05136303A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 熱膨張係数の違いによって生ずる熱応力を低
減し、また放熱特性を改善する。 【構成】 ヒートシンク1aは、マトリックスである金
属とフィラー1bからなる複合系である。パッケージ2
に固定されてパッケージ内で生じる熱をパッケージ外に
放出する。したがって、電子デバイス用のパッケージと
して、そのデバイスの信頼性を高める効果がある。すな
わち、熱応力によって内部デバイス構成間に起きる歪や
破壊を抑制することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子デバイス用のヒー
トシンク(放熱板,フィン)に関するものである。
【0002】
【従来の技術】従来の素子集積度が比較的小さいデバイ
スでは、発生熱が比較的小さく、またパッケージが大型
・厚型であった。放熱を図るための方法として、金属製
ヒートシンクのパッケージへの付加がある。
【0003】
【発明が解決しようとする課題】しかし、素子の集積度
は年々上昇しており、特に1枚の基板上に複数のチップ
を搭載するマルチチップモジュールにおいては、発生熱
量の増加が激しく、素子の特性上及び信頼性の点から冷
却処置が必要である。パッケージ及び内部構造に生じる
応力及び歪は、熱膨張係数の異なる多種の材料から構成
されているデバイスを組立中あるいは使用中に生じる温
度差による。
【0004】ところが消費者の要望に応じてパッケージ
が薄型化・小型化しているため、発生した応力による影
響が従来の厚型パッケージよりも深刻で、クラック,剥
がれや破壊,断線が顕著となるという問題がある。
【0005】そこで、放熱を図るための方法として、良
熱伝導性材料のヒートシンクをパッケージへ取り付ける
ことが考えられる。しかし、望ましい熱膨張係数と熱伝
導性との両方を兼ね備えた材料は一般にはなく、放熱効
果の高いヒートシンクでは、発生熱応力によるパッケー
ジ内外への影響はさらに大きくなるという欠点がある。
【0006】本発明の目的は、パッケージ間で発生する
熱応力が極めて小さく、しかも良好な熱伝導性を備えた
電子デバイス用ヒートシンクを提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明による電子デバイス用ヒートシンクにおいて
は、熱伝導が良好なアルミニウム,銅などの金属に、熱
膨張係数が小さい炭素繊維や炭化ケイ素粒子などを充填
し、かつその充填量を厚み方向に傾斜的に変化させたも
のである。
【0008】
【作用】一般に、ヒートシンクに用いられる放熱性の高
い金属材料は、パッケージ材料であるセラミックスなど
の材料よりも熱膨張係数が高いという特徴がある。そこ
で熱膨張係数が小さいフィラー、例えば係数が負である
炭素繊維などを金属材料に充填して複合材料を構成する
ことによって、熱膨張係数を調節することが可能であ
る。
【0009】繊維を一方向に配向したときの繊維と平行
方向の熱膨張係数α//は、 α//={αf ff+αmm(1−Vm)} /{Eff+Em(1−Vm)} で表される。ここで、αf:繊維の熱膨張係数 Ef:繊維のヤング率 Vf:繊維の体積含有比 αm:金属の熱膨張係数 Em:金属のヤング率 である。したがって銅/炭素繊維複合系の場合、炭素繊
維の体積含有比が増加するにつれて熱膨張係数は減少す
る。
【0010】一方、複合系の熱伝導率Kは、 K=Km・{2Km+Kf−2(Km−Kf)Vf} /{2Km+Kf−(Km−Kf)Vf} で表される。ここで、Km:金属の熱伝導率 Kf:繊維の熱伝導率 Vf:繊維の体積含有比 である。したがって、銅/炭素繊維複合系の場合、繊維
の熱伝導率が銅よりも小さいので炭素繊維の体積含有比
が増加するにつれて熱伝導率は減少する。
【0011】以上の結果から、フィラーの含有を傾斜的
に変化することによって、熱膨張係数及び熱伝導率など
の特性が傾斜的に変化する材料を得ることができる。
【0012】
【実施例】次に、本発明について図面を参照して説明す
る。図1は、本発明の一実施例であるヒートシンクを備
えたマルチチップモジュールの縦断面図である。図にお
いて、ヒートシンク1aは、マトリックスである銅と、
一方向に配向した高強度炭素繊維であるフィラー1b
(「トレカT800」(東レ(株)製))からなる複合
系で、コバールのパッケージ2に固定されてパッケージ
2内で生じる熱を伝導,輻射などによって放出する。
【0013】フィラー1bの繊維含有比は、パッケージ
2面側で約34.6%,反対面側で0%である。ここ
で、銅の熱膨張係数は17×10-6(1/℃),熱伝導
率は407(W/℃・m),炭素繊維の熱膨張係数は−
3×10-6(1/℃)(ただし繊維と平行方向),熱伝
導率は110(W/℃・m)である。
【0014】したがって図2(b)のヒートシンクの配
置に対し、(a),(c)のグラフに示すように、ヒー
トシンク1aはパッケージ2面側ではパッケージ2と一
致した熱膨張係数を持つ一方、反対面側では良好な熱伝
導性を持つ。この特性の変化は傾斜的であるため、材料
内部で生ずる応力は、たとえ生じても微小である。
【0015】また、ICチップ3は、はんだバンプ4に
よって基板5に搭載されており、基板5は、リードフレ
ーム6とボンディング7されている。ここで、従来の銅
ヒートシンクと本発明のヒートシンクを用いたときにバ
ンプ4にかかる応力を比較すると、銅ヒートシンクでは
5.9kgf/mm2であるのに対し、本発明のヒート
シンクでは約3kgf/mm2であった。
【0016】
【発明の効果】以上説明したように本発明は、熱膨張係
数がパッケージ側ではパッケージと一致し、反対面側で
は放熱効率が良好なヒートシンクであるため、薄型で発
生熱量の大きいマルチチップモジュールなどの電子デバ
イス用のヒートシンクとして、そのデバイスの信頼性を
高める効果がある。すなわち、温度差によってパッケー
ジに生じる熱応力を低減し、その熱応力によって内部デ
バイス構成間に起きる歪や破壊を抑制することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例であるヒートシンクを用いた
マルチチップモジュールの縦断面図である。
【図2】(a),(c)は、(b)に示す銅/炭素繊維
複合系ヒートシンクの部分に対する熱膨張係数と熱伝導
率の変化を示したグラフである。
【符号の説明】
1a ヒートシンク 1b フィラー 2 パッケージ 3 ICチップ 4 はんだバンプ 5 基板 6 リードフレーム 7 ボンディング

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 熱伝導が良好なアルミニウム,銅などの
    金属に、熱膨張係数が小さい炭素繊維や炭化ケイ素粒子
    などを充填し、かつその充填量を厚み方向に傾斜的に変
    化させたことを特徴とする電子デバイス用ヒートシン
    ク。
JP3293364A 1991-11-08 1991-11-08 電子デバイス用ヒートシンク Pending JPH05136303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3293364A JPH05136303A (ja) 1991-11-08 1991-11-08 電子デバイス用ヒートシンク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3293364A JPH05136303A (ja) 1991-11-08 1991-11-08 電子デバイス用ヒートシンク

Publications (1)

Publication Number Publication Date
JPH05136303A true JPH05136303A (ja) 1993-06-01

Family

ID=17793834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3293364A Pending JPH05136303A (ja) 1991-11-08 1991-11-08 電子デバイス用ヒートシンク

Country Status (1)

Country Link
JP (1) JPH05136303A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
JP2001230358A (ja) * 2000-02-18 2001-08-24 Agilent Technol Inc 吸熱器
JP2015185688A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 半導体装置及びその製造方法
JP2016027595A (ja) * 2014-07-02 2016-02-18 住友電工焼結合金株式会社 ヒートシンクおよびその製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
JP2001230358A (ja) * 2000-02-18 2001-08-24 Agilent Technol Inc 吸熱器
JP2015185688A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 半導体装置及びその製造方法
JP2016027595A (ja) * 2014-07-02 2016-02-18 住友電工焼結合金株式会社 ヒートシンクおよびその製法

Similar Documents

Publication Publication Date Title
US7319051B2 (en) Thermally enhanced metal capped BGA package
JP2616565B2 (ja) 電子部品組立体
US7224048B1 (en) Flip chip ball grid array package
JPS629649A (ja) 半導体用パツケ−ジ
JPH04162756A (ja) 半導体モジュール
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP3063299B2 (ja) 半導体装置実装用基板
US20210225665A1 (en) Electronic apparatus having inter-chip stiffener
JPH05136303A (ja) 電子デバイス用ヒートシンク
JPS6161449A (ja) マルチチップ集積回路パッケ−ジ
JPH0496355A (ja) 半導体デバイスの製造方法
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH05206320A (ja) マルチチップモジュール
JPS59219942A (ja) チツプキヤリア
JP2004158726A (ja) ヒートスプレッダ付半導体素子及び半導体パッケージ
JPH06291217A (ja) 熱放散型リードフレーム
JP3267671B2 (ja) 半導体装置
JPH1065072A (ja) 放熱電極構造
JPH08222670A (ja) 半導体素子搭載用パッケージ
JPS61150251A (ja) 半導体装置
JPH10125831A (ja) ヒートシンク放熱フィン
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
JP2761995B2 (ja) 高放熱性集積回路パッケージ
JPS60241240A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ