JPS59219942A - チツプキヤリア - Google Patents
チツプキヤリアInfo
- Publication number
- JPS59219942A JPS59219942A JP9420483A JP9420483A JPS59219942A JP S59219942 A JPS59219942 A JP S59219942A JP 9420483 A JP9420483 A JP 9420483A JP 9420483 A JP9420483 A JP 9420483A JP S59219942 A JPS59219942 A JP S59219942A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- chip carrier
- main body
- elastic material
- semiconductor part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は電子装置等に使用される配線基板に半導体部品
を実装するために用いるチップキャリアに関する。
を実装するために用いるチップキャリアに関する。
従来技術
第１図は、従来のチップキャリアの代表的な構 −
造を示す一部破砕斜視図、第２図はその裏面を示す斜視
図でわる０すなわち、チップキャリア本体１は、内面に
半導体部品３を搭載するスペースと、その周囲に配列形
成されたリード用パッド５を有し、外面（ＪＡＩ７ＩＴ
）には入出力パッド６がマトリックス状に配列形成され
ていて、入出力パッド６はそれぞれリード用パッド５と
１＝１に電気的に接続されている。本体１の内部に半導
体部品３を搭載してリード４をリード用パッド５にノ・
ンダ付等によって接続し、キャップ２で制止し、入出カ
ッ（ラド６を配線基板上の対応するパッドに接続して配
筋）基板に実装する４ｎ造である０ 上述の従来のチップキャリアは、半導体部品３で発生す
るハヘは、主としてチップキャリア本体１および配線基
板を通して放熱されるため放熱性が悪いという欠点がお
る０半導体部品３とキャップ２の間には熱伝尋性の悲い
空気が存在するから、キャンプを通しての放熱は極めて
少ない。
造を示す一部破砕斜視図、第２図はその裏面を示す斜視
図でわる０すなわち、チップキャリア本体１は、内面に
半導体部品３を搭載するスペースと、その周囲に配列形
成されたリード用パッド５を有し、外面（ＪＡＩ７ＩＴ
）には入出力パッド６がマトリックス状に配列形成され
ていて、入出力パッド６はそれぞれリード用パッド５と
１＝１に電気的に接続されている。本体１の内部に半導
体部品３を搭載してリード４をリード用パッド５にノ・
ンダ付等によって接続し、キャップ２で制止し、入出カ
ッ（ラド６を配線基板上の対応するパッドに接続して配
筋）基板に実装する４ｎ造である０ 上述の従来のチップキャリアは、半導体部品３で発生す
るハヘは、主としてチップキャリア本体１および配線基
板を通して放熱されるため放熱性が悪いという欠点がお
る０半導体部品３とキャップ２の間には熱伝尋性の悲い
空気が存在するから、キャンプを通しての放熱は極めて
少ない。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、半導体部
品をキャップに密着させてキャップを通しての放熱量を
太きくシ、放熱性のすぐれたチップキャリアを提供する
ことにある。
品をキャップに密着させてキャップを通しての放熱量を
太きくシ、放熱性のすぐれたチップキャリアを提供する
ことにある。
発明の構成
本発明のチップキャリアは、内面に半導体部品のリード
と接読されるリード用パッドが形成され外面に上記リー
ド用パッドと接続された入出力パッドがマトリックス状
に力歩成式れたチップキャリア本体と、該チップキャリ
ア本体上に搭載された半導体部品を密封する７°とめの
キャップをゼするチップキャリアにおいて、前記チップ
キャリア本体の内面に所定厚さのシリコンラバー等の弾
性材を載置し、該弾性材の上に半導体部品をフェースダ
ウンで搭載可能としたことを特徴とする。
と接読されるリード用パッドが形成され外面に上記リー
ド用パッドと接続された入出力パッドがマトリックス状
に力歩成式れたチップキャリア本体と、該チップキャリ
ア本体上に搭載された半導体部品を密封する７°とめの
キャップをゼするチップキャリアにおいて、前記チップ
キャリア本体の内面に所定厚さのシリコンラバー等の弾
性材を載置し、該弾性材の上に半導体部品をフェースダ
ウンで搭載可能としたことを特徴とする。
なお、上記そヤツプを金属板によって形成すればより一
層放熱性を向上ブーることが可能である。
層放熱性を向上ブーることが可能である。
発明の実施例
次（（、本発明について、図面を参照して詳細に説明す
る。
る。
第３図は、本発明の一実施例を示す断面図であり、キャ
ップと本体を接着する前の状態を示す。
ップと本体を接着する前の状態を示す。
第４図はキャップと本体を接着した状態を示す。
すなわち、チップキャリア本体１１の内面には、シリコ
ンラバー等の耐熱性の弾性材１３が載置され、その周囲
にはリード用パッド１２が配列形成される。半導体部品
１５をフェースダウンで弾性材１３−ヒに載置し、リー
ド１６をリード用パッド１２にハンダ付は接続した状態
で、電子部品１５の図中上面と本体１１の内面との距離
、すなわち半導体部品の高さ１９は、キャップ１７を本
体１１に密着したときの内部空間の高さ寸法２ｏよシ僅
かに（例えば２００〜５００マイクロメートル）大であ
る。チップキャリア本体１１の外面（図中下面）には入
出力パッド１４がマトリックス状に配列形成され、入出
力パッド１４とリード用パッド１２とは本体１１の内部
に形成された接続導体によって１：１に接続されている
。また、キャップ１７の上面にはヒートシンク１８が接
着されている。
ンラバー等の耐熱性の弾性材１３が載置され、その周囲
にはリード用パッド１２が配列形成される。半導体部品
１５をフェースダウンで弾性材１３−ヒに載置し、リー
ド１６をリード用パッド１２にハンダ付は接続した状態
で、電子部品１５の図中上面と本体１１の内面との距離
、すなわち半導体部品の高さ１９は、キャップ１７を本
体１１に密着したときの内部空間の高さ寸法２ｏよシ僅
かに（例えば２００〜５００マイクロメートル）大であ
る。チップキャリア本体１１の外面（図中下面）には入
出力パッド１４がマトリックス状に配列形成され、入出
力パッド１４とリード用パッド１２とは本体１１の内部
に形成された接続導体によって１：１に接続されている
。また、キャップ１７の上面にはヒートシンク１８が接
着されている。
そして、第４図に示すように、キャップ１７と本体１１
とを半田付は等によづて接着すれば、半導体部品１５は
弾性材１３の弾力によってキャップ１７の方へ押圧され
、半導体部品１５の上面はキャップ１７の裏面忙密着す
る。本チップキャリアは、入出力パッド１４を介して配
線基板に接続される。半導体部品１５０発生する熱は、
キャップ１７およびヒートシンク１８を介して放散され
るから、放熱性が向上するという効果がある。
とを半田付は等によづて接着すれば、半導体部品１５は
弾性材１３の弾力によってキャップ１７の方へ押圧され
、半導体部品１５の上面はキャップ１７の裏面忙密着す
る。本チップキャリアは、入出力パッド１４を介して配
線基板に接続される。半導体部品１５０発生する熱は、
キャップ１７およびヒートシンク１８を介して放散され
るから、放熱性が向上するという効果がある。
第５図は、本発明の他の実施例を示す断面図である。こ
の場合は、キャップ２１が金属材料で形成されたこと以
外は前述の実施例と同じである。
の場合は、キャップ２１が金属材料で形成されたこと以
外は前述の実施例と同じである。
キャップ２１は冷却板として使用され半導体部品１５で
発生した熱は直接キャップ２１を介して放熱されるから
、放熱性が格段と向上する。半導体部品１５は弾性材１
３の弾力によってキャップ２１に密着しているのである
から、キャップ２１の熱膨張率が半導体部品１５の熱膨
張率と異なることによって生じる歪の影響を受けること
はない。
発生した熱は直接キャップ２１を介して放熱されるから
、放熱性が格段と向上する。半導体部品１５は弾性材１
３の弾力によってキャップ２１に密着しているのである
から、キャップ２１の熱膨張率が半導体部品１５の熱膨
張率と異なることによって生じる歪の影響を受けること
はない。
発明の効果
以上のように、本発明においては、チップキャリア本体
上に半導体部品をフェースダウンで実装し、該半導体部
品とチップキャリア本体の間にラバー製等の弾性材を介
装させて、該弾性材の弾力によって前記半導体部品をキ
ャップ裏面に押圧密着させるように構成したから、半導
体部品の発熱は、キャップを通して放熱することが可能
となシ放熱性が向上するという効果がある。キャップを
金属材料で構成すればより一層放熱効果を上げることが
可能である。
上に半導体部品をフェースダウンで実装し、該半導体部
品とチップキャリア本体の間にラバー製等の弾性材を介
装させて、該弾性材の弾力によって前記半導体部品をキ
ャップ裏面に押圧密着させるように構成したから、半導
体部品の発熱は、キャップを通して放熱することが可能
となシ放熱性が向上するという効果がある。キャップを
金属材料で構成すればより一層放熱効果を上げることが
可能である。
第１図は従来のチップキャリアの一例を示す一部破砕斜
視図、第２図はその裏面を示す斜視図、第３図は本発明
の一実施例を示す断面図でキャップとチップキャリア本
体とを接着する前の状態を示す図、第４図は上記実施例
のキャップとチップキャリア本体とを接着した状態を示
す断面図、第５図は本発明の他の実施例を示す断面図で
ある。−図において、１．１１・・・チップキャリア本
体、２． １７． ２１・・・キャップ、３．１５・・
・半導体部品、４．１６・・・リード、５．１２・・・
リード用パッド、６．１４・・・入出力パッド、１３・
・・弾性材、１８・・・ヒートシンク、１９・・・半導
体部品の高さ、２０・・・内部空間の高さ。 代理人 弁理士 住田俊宗
視図、第２図はその裏面を示す斜視図、第３図は本発明
の一実施例を示す断面図でキャップとチップキャリア本
体とを接着する前の状態を示す図、第４図は上記実施例
のキャップとチップキャリア本体とを接着した状態を示
す断面図、第５図は本発明の他の実施例を示す断面図で
ある。−図において、１．１１・・・チップキャリア本
体、２． １７． ２１・・・キャップ、３．１５・・
・半導体部品、４．１６・・・リード、５．１２・・・
リード用パッド、６．１４・・・入出力パッド、１３・
・・弾性材、１８・・・ヒートシンク、１９・・・半導
体部品の高さ、２０・・・内部空間の高さ。 代理人 弁理士 住田俊宗
Claims (1)
- （１）内面に半導体部品のリードと接続でれるリード用
パッドが形成され外面に上記リード用パッドと接続され
た入出力パッドがマＦ’）ツクス状に形成されたチップ
キャリア本体と、該チップキャリア本体上に搭載された
半導体部品を密封するためのキャップとを有するチップ
キャリアにおいて、前記チップキャリア本体の内面に所
定厚さのシリコン２バー等の弾性材を載置し、該弾性材
の上に半導体部品を７エースダウンで搭載可能としたこ
とを特徴とするチップキャリア。 （２、特許請求の範囲第１項記載のチップキャリアにお
いて、０１■記キヤツプは金属材料で形成されたことを
特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9420483A JPS59219942A (ja) | 1983-05-30 | 1983-05-30 | チツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9420483A JPS59219942A (ja) | 1983-05-30 | 1983-05-30 | チツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59219942A true JPS59219942A (ja) | 1984-12-11 |
Family
ID=14103768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9420483A Pending JPS59219942A (ja) | 1983-05-30 | 1983-05-30 | チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59219942A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629640A (ja) * | 1985-07-08 | 1987-01-17 | Nec Corp | 半導体部品の実装構造 |
| US4748538A (en) * | 1985-07-08 | 1988-05-31 | Nec Corporation | Semiconductor module |
| JPH03244145A (ja) * | 1990-02-22 | 1991-10-30 | Nec Corp | チップキャリア |
| EP0488783A2 (en) * | 1990-11-30 | 1992-06-03 | Shinko Electric Industries Co. Ltd. | Lead frame for semiconductor device comprising a heat sink |
| US5184211A (en) * | 1988-03-01 | 1993-02-02 | Digital Equipment Corporation | Apparatus for packaging and cooling integrated circuit chips |
| WO1998018164A1 (fr) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple |
| US7042084B2 (en) * | 2002-01-02 | 2006-05-09 | Intel Corporation | Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core |
-
1983
- 1983-05-30 JP JP9420483A patent/JPS59219942A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629640A (ja) * | 1985-07-08 | 1987-01-17 | Nec Corp | 半導体部品の実装構造 |
| US4748538A (en) * | 1985-07-08 | 1988-05-31 | Nec Corporation | Semiconductor module |
| US5184211A (en) * | 1988-03-01 | 1993-02-02 | Digital Equipment Corporation | Apparatus for packaging and cooling integrated circuit chips |
| JPH03244145A (ja) * | 1990-02-22 | 1991-10-30 | Nec Corp | チップキャリア |
| JP2570880B2 (ja) * | 1990-02-22 | 1997-01-16 | 日本電気株式会社 | チップキャリア |
| EP0488783A2 (en) * | 1990-11-30 | 1992-06-03 | Shinko Electric Industries Co. Ltd. | Lead frame for semiconductor device comprising a heat sink |
| WO1998018164A1 (fr) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple |
| US6482673B2 (en) | 1996-10-17 | 2002-11-19 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate |
| US6727595B2 (en) | 1996-10-17 | 2004-04-27 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and flexible substrate |
| US7042084B2 (en) * | 2002-01-02 | 2006-05-09 | Intel Corporation | Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core |
| US7098080B2 (en) | 2002-01-02 | 2006-08-29 | Intel Corporation | Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| JP2974552B2 (ja) | 半導体装置 | |
| KR970077570A (ko) | 반도체장치 및 그 제조방법 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPS6376444A (ja) | チツプキヤリア | |
| US5218215A (en) | Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path | |
| JP2853666B2 (ja) | マルチチップモジュール | |
| JPS59219942A (ja) | チツプキヤリア | |
| JPH04123441A (ja) | 半導体集積回路装置 | |
| JPH0846086A (ja) | ベアチップの搭載構造及び放熱板 | |
| JPH0448740A (ja) | Ｔａｂ半導体装置 | |
| JPS6092642A (ja) | 半導体装置の強制冷却装置 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH10294403A (ja) | 半導体装置 | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPS6076149A (ja) | チツプキヤリヤ | |
| JP2815917B2 (ja) | 半導体集積回路装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPS61133649A (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ |