JPH01282846A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH01282846A
JPH01282846A JP11319688A JP11319688A JPH01282846A JP H01282846 A JPH01282846 A JP H01282846A JP 11319688 A JP11319688 A JP 11319688A JP 11319688 A JP11319688 A JP 11319688A JP H01282846 A JPH01282846 A JP H01282846A
Authority
JP
Japan
Prior art keywords
heat sink
circuit
integrated circuit
hybrid integrated
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11319688A
Other languages
English (en)
Inventor
Osamu Onishi
修 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11319688A priority Critical patent/JPH01282846A/ja
Publication of JPH01282846A publication Critical patent/JPH01282846A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランスファモールド構造の混成集積回路に関
し、特に高電力系の混成集積回路に関するものである。
〔従来の技術〕
従来、この種の混成集積回路は、第２図に示すように放
熱板の上に回路基板を貼り付けた構造となっており放熱
板がモールド外部には露出しない構造であった。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、パワー素子が放熱板に
直接搭載できず、さらにモールド外部に直接放熱できな
いため、熱抵抗が大きくなり、高電力用に応用できない
欠点があった。
〔課題を解決するための手段〕
本発明の混成集積回路は、パワー素子とその他のＩＣ等
を共に有するトランスファモールド構造の混成集積回路
において、パワー素子を直接搭載した外部へ放熱させる
ための放熱板と、ＩＣ等を搭載し回路を構成する回路基
板とを前記放熱板の一部が外部に露出するようにトラン
スファモールド封止したことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
直接外部に放熱させるための放熱板１と回路を構成する
回路基板２とが積層されることなく同一平面上に設けら
れ、放熱板１上にパワートランジスターあるいはパワー
ＩＣ等のパワー素子３が搭載されている。回路基板２上
にＩＣあるいはトランジスター等の回路構成素子４が搭
載され、回路構成素子４のポンディングパッドと回路基
板表面の所定領域がＡｕあるいはＡ１等の接続材５でワ
イヤボンディングされている。また、パワー素子３表面
のポンディングパッドと回路基板表面の他の所定領域に
接続材５でワイヤポンディングされている。そして、放
熱板の一部及び該部引き出しリード７のみが露出するよ
うにしてパワー素子３及び回路構成素子４がトランスフ
ァモールド６により封止される。
〔発明の効果〕
以上説明したように本発明は、モールド外部に直接露出
した放熱板にパワー素子を搭載することにより、放熱効
果を良くすることができ高電力への応用が可能となる効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の縦断面図、第２図（ａ）乃
至（ｂ）はそれぞれ従来構造の横断面図及び縦断面図で
ある。 １・・・・・・放熱板、２・・・・・・回路構成基板、
３・・・・・・パワー素子、４・・・・・・ＩＣ等の素
子、５・・・・・・接続材、６・・・・・・トランスフ
ァモールド、７・・・・・・外部引き出しリード。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 　パワー素子とその他のＩＣ等を共に有するトランスフ
    ァモールド構造の混成集積回路において、パワー素子を
    直接搭載した外部に直接放熱させるための放熱板と、Ｉ
    Ｃ等を搭載し回路を構成する回路基板とを前記放熱板の
    一部が外部に露出するようにトランスファモールド封止
    したことを特徴とする混成集積回路。
JP11319688A 1988-05-09 1988-05-09 混成集積回路 Pending JPH01282846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11319688A JPH01282846A (ja) 1988-05-09 1988-05-09 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11319688A JPH01282846A (ja) 1988-05-09 1988-05-09 混成集積回路

Publications (1)

Publication Number Publication Date
JPH01282846A true JPH01282846A (ja) 1989-11-14

Family

ID=14605986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11319688A Pending JPH01282846A (ja) 1988-05-09 1988-05-09 混成集積回路

Country Status (1)

Country Link
JP (1) JPH01282846A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008251A1 (fr) * 1996-08-20 1998-02-26 Hitachi, Ltd. Semi-conducteur et procede de fabrication correspondant
US5834842A (en) * 1996-01-17 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, semiconductor module, and radiating fin
EP0774782A3 (en) * 1995-11-15 2000-02-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
EP0777272A3 (en) * 1995-11-30 2000-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774782A3 (en) * 1995-11-15 2000-02-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
EP0777272A3 (en) * 1995-11-30 2000-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5834842A (en) * 1996-01-17 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, semiconductor module, and radiating fin
WO1998008251A1 (fr) * 1996-08-20 1998-02-26 Hitachi, Ltd. Semi-conducteur et procede de fabrication correspondant

Similar Documents

Publication Publication Date Title
KR960012449A (ko) 반도체장치
KR880014671A (ko) 수지로 충진된 반도체 장치
JPH01282846A (ja) 混成集積回路
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS63308943A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
JPS59219942A (ja) チツプキヤリア
JPH03238852A (ja) モールド型半導体集積回路
JPH04144269A (ja) 混成集積回路装置
JP3521931B2 (ja) 半導体装置及びその製造方法
TW411540B (en) Stacked MCM micro ball grid array package
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH0878616A (ja) マルチチップ・モジュール
KR0167281B1 (ko) 비엘피 패키지
JPH04124860A (ja) 半導体パッケージ
JPH01220889A (ja) 電子装置
JPH05109940A (ja) 混成集積回路
JPH04324963A (ja) 混成集積回路装置
JPH03227535A (ja) 半導体装置
JPH06236944A (ja) 半導体実装における放熱装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPS61288454A (ja) マルチチツプ搭載半導体デバイスのリ−ドフレ−ム
JPH02246253A (ja) 集積回路装置
JPH04179256A (ja) 半導体装置
JPH0831547B2 (ja) 混成集積回路装置