JPS63308943A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63308943A
JPS63308943A JP62145836A JP14583687A JPS63308943A JP S63308943 A JPS63308943 A JP S63308943A JP 62145836 A JP62145836 A JP 62145836A JP 14583687 A JP14583687 A JP 14583687A JP S63308943 A JPS63308943 A JP S63308943A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
main surface
semiconductor device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62145836A
Other languages
English (en)
Inventor
Hideki Motoshiro
源城　英毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62145836A priority Critical patent/JPS63308943A/ja
Publication of JPS63308943A publication Critical patent/JPS63308943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、半導体チップが実装された半導体装置に関
するものである。
［従来の技術］ 第４図はたとえば特開昭５９−６５４５７号公報に示さ
れた従来のこの種の半導体装置の断面図であり、図にお
いて１は半導体チップ、２は放熱板、３は放熱板２を半
導体チップ１に接着するための熱伝導性の良い接着材、
４は半導体チップ１を基板５に接続するための接続電極
、６は基板５に熱伝導性の良い接着Ｈ７により接着され
、基板５と共同して半導体チップ１、放熱板３などを密
封して囲みかつ熱伝導性の良い蓋、８は放熱装置、９は
蓋６に放熱装置８を接着するための熱伝導性の良い接着
材、１０は入出力ビン、１１は基板５と蓋６により密封
された熱伝導性の良い気体、１２は放熱板２と蓋６との
間の空隙である。
次に動作について説明する。半導体チップ１に組込まれ
た集積回路は接続電極４により基板５に接続される。基
板５には半導体チップ１相互間の配線が施されており、
個々の半導体チップ１に組込まれた集積回路は、基板５
によってより大きな機能を実現し、さらに基板５に組込
まれた配線により接続されている入出力ビン１ｏを経て
外部と接続される。また、半導体チップ１は、蓋６によ
り保護されているので、通常の取扱いにより損傷を受け
ることはない。次に半導体チップ１の動作時に発生する
熱は、主に接続電極４から基板５へ流れ、以下接着材７
、蓋６、接着材９、放熱装置８を流れる経路と、また、
接着材３がら放熱板２へ流れ、以下空隙１２にある気体
１１、蓋６、接イ１祠９、放熱装置８を流れて外部に流
れる経路により放出される。
［発明が解決しようとする問題点コ 従来の半導体装置は以上のように構成されており、放熱
効果を良くするために、放熱板２を熱伝導性の良い接着
材３を用いて、各々の半導体チップ１に取付け、また、
放熱板２と蓋６との間に適当な間隔の空隙１２を設け、
さらに熱伝導性の良い気体１１を封入する必要がある。
しかし、これら特別な放熱機構を設けても、放熱効果が
十分でなく、したがって半導体チップ１の消費電力を制
限する等の問題点があった。
この発明は、上記のような従来の問題点を解消するため
になされたもので、放熱効果を向上し、使用する半導体
チップの消費電力の発熱による制限が緩和された半導体
装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、第１および第２の主表面
を有し、第１の主表面に接続電極を有する半導体チップ
を、その第２の主表面の側で第１の基板に接着し、半導
体チップの第１の主表面側で接続電極を介して第２の基
板と接続し、半導体チップと第２の基板を囲むように包
囲部材を第１の基板に接着したものである。
［作用］ この発明における半導体装置は、第１および第２の主表
面を有し、第１の主表面に接続電極を有する半導体チッ
プが、その第２の主表面で第１の基板に接着されること
により、半導体チップが発生する熱を第１の基板に流す
ことができ、包囲部材および第１の基板から同時に外部
に熱を放出するので、放熱効果を向」ニすることが可能
である。
［発明の実施例］ 第１図はこの発明の実施例を示す断面図で、図中１．６
．７．８．９．１０は、第４図に示す従来のものと同様
のものであり説明は省略する。第１図において、１３は
第１の基板であり、１４は第２の基板であり、１５は接
続電極であり、１６は接着材であり、１７は接続電極で
あり、１９は半導体チップ１の第１の主表面であり、２
０は半導体チップ１の第２の主表面である。
次に動作について説明する。半導体チップ１の第１の主
表面１９は、接続電極１５により第２の基板１４と電気
的かつ機械的に接続している。第２の基板１４には、半
導体チップ１間の相互配線が施されており、半導体チッ
プ１に組込まれた集積回路は、基板１４によって、より
大きな機能となって、接続電極１７より電気的かつ機械
的に第１の基板１３に接続され、入出力ピン１０により
外部と接続される。また、半導体チップ１の第２の主表
面２０は、熱伝導性の良い接着材１６により、第１の基
板１３に接着している。半導体チップ１の動作時に発生
する熱は、半導体チップ１の第２の主表面２０より、接
着材１６を経て、第１の基板１３に流れ、以下、接着材
７、蓋６、接着材９、放熱装置８に流れて外部へ放出さ
れる。
なお、」１記実施例では、第１の基板１３と第２の基板
１４は、接続電極１７で接続されているが、第２図のよ
うに、電線１８で接続しても構わない。
さらに、上記実施例では放熱装置８は、蓋６に取付けた
が、第３図のように第１の基板１３に取付けても構わな
いし、半導体チップ１からの発熱量が少ない場合は放熱
装置８を省略することもできる。また、上記の実施例で
は複数個の半導体チップ１を実装する例について述べた
が、この発明は要すれば１個の半導体チップ１を実装す
る場合にも適用できる。
Ｅ発明の効果コ 以」二のように、この発明によれば第１および第２の主
表面を有し、第１の主表面に接続電極を釘する半導体チ
ップが、その第２の主表面で第１の基板に接着されるこ
とにより、放熱効果を向上することができ、したがって
使用する半導体チップの発熱による消、Ｑ電力の制限を
緩和することができる。
【図面の簡単な説明】
第１図ないし第３図は、いずれもこの発明の実施例を示
す断面図であり、第４図は、従来の装置を示す断面図で
ある。 １は半導体チップ、２は放熱板、３は接着材、４は接続
電極、５は基板、６は蓋、７は接着材、８は放熱装置、
９は接着材、１０は人出力ピン、１１は気体、１２は空
隙、１３は第１のＭ仮、１４は第２の基板、１５は接続
電極、１６は接着材、１７は接続電極、１８は電線、１
９は半導体チップ１の第１の主表面、２０は半導体チッ
プ１の第２の主表面である。 なお、図中同一符号は同一または相当部分を示す。

Claims (9)

    【特許請求の範囲】
  1. （１）第１の基板と、第１および第２の主表面を有し、
    前記第１の主表面に接続電極を有し、かつ第２の主表面
    で前記第１の基板に接着された半導体チップと、前記半
    導体チップの前記第１の主表面の前記接続電極と接続さ
    れた第２の基板と、前記第１の基板と部分的に接着され
    、かつ前記第１の基板と共同して前記半導体チップと前
    記第２の基板を囲む包囲部材からなる半導体装置。
  2. （２）前記包囲部材は、その外表面が放熱形状をした部
    材をもつ特許請求の範囲第１項記載の半導体装置。
  3. （３）前記第１の基板は、前記包囲部材を接着している
    面と別の面に放熱形状をした部材をもつ特許請求の範囲
    第１項または第２項記載の半導体装置。
  4. （４）前記第１の基板は、熱伝導性の良い材料で構成さ
    れた特許請求の範囲第１項ないし第３項いずれかに記載
    の半導体装置。
  5. （５）前記包囲部材は、熱伝導性の良い材料で構成され
    た特許請求の範囲第１項ないし第４項いずれかに記載の
    半導体装置。
  6. （６）前記第１の基板と前記半導体チップは、熱伝導性
    の良い接着材で接着された特許請求の範囲第１項ないし
    第５項いずれかに記載の半導体装置。
  7. （７）前記第１の基板と前記包囲部材は、熱伝導性の良
    い接着材で接着された特許請求の範囲第１項ないし第６
    項いずれかに記載の半導体装置。
  8. （８）前記包囲部材は、熱伝導性の良い接着材により、
    放熱形状をした部材を接着した特許請求の範囲第２項記
    載の半導体装置。
  9. （９）前記第１の基板は、熱伝導性の良い接着材により
    、放熱形状をした部材を接着した特許請求の範囲第３項
    記載の半導体装置。
JP62145836A 1987-06-10 1987-06-10 半導体装置 Pending JPS63308943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62145836A JPS63308943A (ja) 1987-06-10 1987-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62145836A JPS63308943A (ja) 1987-06-10 1987-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS63308943A true JPS63308943A (ja) 1988-12-16

Family

ID=15394231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62145836A Pending JPS63308943A (ja) 1987-06-10 1987-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS63308943A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945980A (en) * 1988-09-09 1990-08-07 Nec Corporation Cooling unit
US4975766A (en) * 1988-08-26 1990-12-04 Nec Corporation Structure for temperature detection in a package
US5014777A (en) * 1988-09-20 1991-05-14 Nec Corporation Cooling structure
US5023695A (en) * 1988-05-09 1991-06-11 Nec Corporation Flat cooling structure of integrated circuit
US5036384A (en) * 1987-12-07 1991-07-30 Nec Corporation Cooling system for IC package
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US5390078A (en) * 1993-08-30 1995-02-14 At&T Global Information Solutions Company Apparatus for using an active circuit board as a heat sink
CN114843234A (zh) * 2022-05-07 2022-08-02 中山市木林森微电子有限公司 一种半导体封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036384A (en) * 1987-12-07 1991-07-30 Nec Corporation Cooling system for IC package
US5023695A (en) * 1988-05-09 1991-06-11 Nec Corporation Flat cooling structure of integrated circuit
US4975766A (en) * 1988-08-26 1990-12-04 Nec Corporation Structure for temperature detection in a package
US4945980A (en) * 1988-09-09 1990-08-07 Nec Corporation Cooling unit
US5014777A (en) * 1988-09-20 1991-05-14 Nec Corporation Cooling structure
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US5390078A (en) * 1993-08-30 1995-02-14 At&T Global Information Solutions Company Apparatus for using an active circuit board as a heat sink
CN114843234A (zh) * 2022-05-07 2022-08-02 中山市木林森微电子有限公司 一种半导体封装结构

Similar Documents

Publication Publication Date Title
JP3644662B2 (ja) 半導体モジュール
JP2974552B2 (ja) 半導体装置
JPS6376444A (ja) チツプキヤリア
JPH0383368A (ja) 半導体装置
JPS63308943A (ja) 半導体装置
JP2611671B2 (ja) 半導体装置
KR100598652B1 (ko) 반도체장치
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JPS6220707B2 (ja)
JPS6063952A (ja) レジン封止半導体装置の実装方法
JPH0487354A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2646994B2 (ja) ヒートシンク付ピングリッドアレイ
JPH01282846A (ja) 混成集積回路
JPH04219966A (ja) 半導体素子
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH0878616A (ja) マルチチップ・モジュール
JPH04144162A (ja) 半導体装置
JPS63289847A (ja) Ｌｓｉパッケ−ジの放熱構造
JPH03101256A (ja) 半導体装置
JPH04207059A (ja) 半導体装置
JP3260422B2 (ja) Ｉｃパッケージ
JPH06236944A (ja) 半導体実装における放熱装置
JPH0448768A (ja) 半導体装置及びその製造方法
JPH03104142A (ja) 樹脂封止型半導体装置