JPH04144162A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04144162A JPH04144162A JP2267235A JP26723590A JPH04144162A JP H04144162 A JPH04144162 A JP H04144162A JP 2267235 A JP2267235 A JP 2267235A JP 26723590 A JP26723590 A JP 26723590A JP H04144162 A JPH04144162 A JP H04144162A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating substrate
- power element
- pattern
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 12
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 11
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置に係わり、特に電源電圧発生用のパ
ワートランジスタやパワーＩＣ等のパワー素子と、制御
用素子とが混載された樹脂封止型の半導体装置に関する
ものである。
ワートランジスタやパワーＩＣ等のパワー素子と、制御
用素子とが混載された樹脂封止型の半導体装置に関する
ものである。
（従来の技術）
近年、電力用のパワー素子と、このパワー素子を制御す
る制御用集積回路素子とを一つのパッケージ内に混載す
ることが行われている。パワー素子とリードとの間は、
超音波を加えてアルミニウム線を接合するＵＳワイヤボ
ンディングにより結線が行われ、制御用素子とリードと
の間は、熱と超音波とを併用して金線を接合するＵＳワ
イヤボンディングにより結線か行われる。この後、樹脂
により画素子が封止される。
る制御用集積回路素子とを一つのパッケージ内に混載す
ることが行われている。パワー素子とリードとの間は、
超音波を加えてアルミニウム線を接合するＵＳワイヤボ
ンディングにより結線が行われ、制御用素子とリードと
の間は、熱と超音波とを併用して金線を接合するＵＳワ
イヤボンディングにより結線か行われる。この後、樹脂
により画素子が封止される。
集積回路素子を一つ搭載する場合にも、素子の電極パッ
ドとリードとの間でワイヤボンディングか可能なように
、電極パッドの配列に工夫を要する。例えば第３図に示
された装置では、リードフレームのアイランド］１４上
に搭載された制御用素子１１１の電極バット１１１ａの
配列（ＰＩ〜Ｐ１２）か、インナリート１１３の配列（
Ｌｌ〜Ｌ１２）と対応している。このため、電極パッド
１１１ａとインナリード１１３とをボンディングワイヤ
１１２により接合することが可能である。
ドとリードとの間でワイヤボンディングか可能なように
、電極パッドの配列に工夫を要する。例えば第３図に示
された装置では、リードフレームのアイランド］１４上
に搭載された制御用素子１１１の電極バット１１１ａの
配列（ＰＩ〜Ｐ１２）か、インナリート１１３の配列（
Ｌｌ〜Ｌ１２）と対応している。このため、電極パッド
１１１ａとインナリード１１３とをボンディングワイヤ
１１２により接合することが可能である。
しかし、第４図に示されたように制御用素子１１１の電
極パッド１１４の配列（ＰＩ〜Ｐ１２）がインナリード
１１３の配列（Ｌｌ〜Ｌ１２）と対応していないとボン
ディングワイヤ１１２が交差して接触のおそれかあった
り、ワイヤボンディングを行うことが不可能な場合があ
る。
極パッド１１４の配列（ＰＩ〜Ｐ１２）がインナリード
１１３の配列（Ｌｌ〜Ｌ１２）と対応していないとボン
ディングワイヤ１１２が交差して接触のおそれかあった
り、ワイヤボンディングを行うことが不可能な場合があ
る。
さらに制御用素子のみならず、パワー素子も混載させる
装置では、画素子の間での結線が必要なことから、制御
用素子の電極パッドの配列にはさらに制約か加えられる
。このため、既存の制御用素子と同等の機能を有する素
子があれば足りる場合にも、電極パッドの配列を変えて
新たに設計し直す必要があった。また場合によっては、
電極パッドの配列を変えたために素子の寸法が大きくな
ることがあった。
装置では、画素子の間での結線が必要なことから、制御
用素子の電極パッドの配列にはさらに制約か加えられる
。このため、既存の制御用素子と同等の機能を有する素
子があれば足りる場合にも、電極パッドの配列を変えて
新たに設計し直す必要があった。また場合によっては、
電極パッドの配列を変えたために素子の寸法が大きくな
ることがあった。
さらに、消費電力の大きいパワー素子が出現したり、複
数個のパワー素子を一つのパッケージ内に混載させると
いった市場での要求があり、放熱性を向上させる必要性
が高まっている。しかし、従来のバソケーン構造では放
熱性に問題かあった。
数個のパワー素子を一つのパッケージ内に混載させると
いった市場での要求があり、放熱性を向上させる必要性
が高まっている。しかし、従来のバソケーン構造では放
熱性に問題かあった。
第５図に示されたように、パワー素子１０１とリド１０
３との間かボンディングワイヤ１０４１こより結線され
、放熱性を高めるために銅（Ｃｕ）やアルミニウム（Ａ
Ｉ）等から成る放熱板１０２かパワー素子１０１の下方
に設けられている。そして、パワー素子１０１と放熱板
１０２とかモールド樹脂１０５により封止されている。
３との間かボンディングワイヤ１０４１こより結線され
、放熱性を高めるために銅（Ｃｕ）やアルミニウム（Ａ
Ｉ）等から成る放熱板１０２かパワー素子１０１の下方
に設けられている。そして、パワー素子１０１と放熱板
１０２とかモールド樹脂１０５により封止されている。
ところが、パワー素子１０１と放熱板１０２との間に存
在するモールド樹脂１０５の熱伝導率は極めて悪い。こ
のため、パワー素子１．０１から発生した熱か逃げずに
温度か上昇し、素子の特性に悪影響を与えたり場合によ
っては破壊に至ることがあった。
在するモールド樹脂１０５の熱伝導率は極めて悪い。こ
のため、パワー素子１．０１から発生した熱か逃げずに
温度か上昇し、素子の特性に悪影響を与えたり場合によ
っては破壊に至ることがあった。
また、モールド樹脂１０５の内部には、気泡が存在する
可能性か高い。パワー素子１０１と放熱板１０２との間
に気泡か存在すると、絶縁耐圧か低下しリークか発生す
る虞れかある。
可能性か高い。パワー素子１０１と放熱板１０２との間
に気泡か存在すると、絶縁耐圧か低下しリークか発生す
る虞れかある。
（発明か解決しようとする課題）
このように従来の混載型の半導体装置には、既存の制御
用素子を電極パッドの配列の関係から流用できなかった
り、放熱性や絶縁耐圧で劣るという問題かあった。
用素子を電極パッドの配列の関係から流用できなかった
り、放熱性や絶縁耐圧で劣るという問題かあった。
本発明は上記事情に鑑み、制御用素子の電極パッドの配
列の自由度か高く既存の素子の流用が可能であり、さら
に放熱性及び絶縁耐圧性が向上した半導体装置を提供す
ることを目的とする。
列の自由度か高く既存の素子の流用が可能であり、さら
に放熱性及び絶縁耐圧性が向上した半導体装置を提供す
ることを目的とする。
（課題を解決するための手段）
本発明は、電力用のパワー素子と、このパワー素子を制
御する制御用素子とか混載された樹脂封止型の半導体装
置であって、パワー素子が゛搭載される第１の絶縁基板
と、制御用素子が搭載される第２の絶縁基板と、パワー
素子が発生した熱を外部へ放熱するだめの放熱板と、パ
ワー素子あるいは制御用素子との間で結線されるリード
とを備え、第１の絶縁基板及び第２の絶縁基板はそれぞ
れ放熱板に接合されており、第２の絶縁基板にはパター
ン配線か形成されており、制御用素子の電極パッドとパ
ワー素子、あるいは電極パッドとリードとの間でパター
ン配線を介して結線が行われていることを特徴としてい
る。
御する制御用素子とか混載された樹脂封止型の半導体装
置であって、パワー素子が゛搭載される第１の絶縁基板
と、制御用素子が搭載される第２の絶縁基板と、パワー
素子が発生した熱を外部へ放熱するだめの放熱板と、パ
ワー素子あるいは制御用素子との間で結線されるリード
とを備え、第１の絶縁基板及び第２の絶縁基板はそれぞ
れ放熱板に接合されており、第２の絶縁基板にはパター
ン配線か形成されており、制御用素子の電極パッドとパ
ワー素子、あるいは電極パッドとリードとの間でパター
ン配線を介して結線が行われていることを特徴としてい
る。
ここで第１の絶縁基板は、窒化アルミニウム基板、又は
酸化ベリリア基板であってもよい。
酸化ベリリア基板であってもよい。
また第２の絶縁基板には、絶縁基板上のパターン配線部
分にペースト状の金属か塗布されて焼き付けられた金属
ペースト基板、又はセラミック性の絶縁基板に金属から
成るパターン配線が貼付けられた基板、又はガラスエポ
キシ樹脂から成る絶縁基板に金属から成るパターン配線
層が積層された基板のいずれかを用いることかできる。
分にペースト状の金属か塗布されて焼き付けられた金属
ペースト基板、又はセラミック性の絶縁基板に金属から
成るパターン配線が貼付けられた基板、又はガラスエポ
キシ樹脂から成る絶縁基板に金属から成るパターン配線
層が積層された基板のいずれかを用いることかできる。
（作 用）
制御用素子と、パワー素子あるいはリードとの間での結
線が、制御用素子が搭載されている第２の絶縁基板に形
成されたパターン配線を介して行われているため、制御
用素子の電極パッドの配列に制約がなく、高い自由度が
得られる。これにより、既存の制御用素子と同等の機能
のものを用いる場合には、新たに電極パッドの配列を変
えるよう設計し直す必要がなく、流用か可能となる。ま
た、パワー素子か第１の絶縁基板を介して放熱板に接合
された状態にあり、放熱板との間には熱伝導性の低い樹
脂は介在しておらず、パワー素子から発生した熱が第１
の絶縁基板から放熱板へ直接伝わって大気中へ放熱され
るため、放熱性に優れている。また、パワー素子と放熱
板との間には樹脂が介在しないため、樹脂中に気泡が含
まれていてもリークする虞れがなく、高い絶縁耐圧か確
保される。
線が、制御用素子が搭載されている第２の絶縁基板に形
成されたパターン配線を介して行われているため、制御
用素子の電極パッドの配列に制約がなく、高い自由度が
得られる。これにより、既存の制御用素子と同等の機能
のものを用いる場合には、新たに電極パッドの配列を変
えるよう設計し直す必要がなく、流用か可能となる。ま
た、パワー素子か第１の絶縁基板を介して放熱板に接合
された状態にあり、放熱板との間には熱伝導性の低い樹
脂は介在しておらず、パワー素子から発生した熱が第１
の絶縁基板から放熱板へ直接伝わって大気中へ放熱され
るため、放熱性に優れている。また、パワー素子と放熱
板との間には樹脂が介在しないため、樹脂中に気泡が含
まれていてもリークする虞れがなく、高い絶縁耐圧か確
保される。
ここで、第１の絶縁基板に窒化アルミニウム基板、又は
酸化ベリリア基板を用いた場合には、これらの基板は熱
伝導性が良好なため、高い放熱性が得られる。
酸化ベリリア基板を用いた場合には、これらの基板は熱
伝導性が良好なため、高い放熱性が得られる。
第２の絶縁基板に金属ペースト基板を用いることができ
るか、セラミック性の絶縁基板に金属から成るパターン
配線が貼付けられた基板を用いた場合には、金属ペース
ト基板を用いた場合よりも微細なパターン配線を形成す
ることが可能なため、制御用素子の電極パッドの配列の
自由度がより高められ、ガラスエポキシ樹脂から成る絶
縁基板に金属から成るパターン配線層か積層された基板
を用いた場ごには、高い量産性とコスト低減か達成され
る。
るか、セラミック性の絶縁基板に金属から成るパターン
配線が貼付けられた基板を用いた場合には、金属ペース
ト基板を用いた場合よりも微細なパターン配線を形成す
ることが可能なため、制御用素子の電極パッドの配列の
自由度がより高められ、ガラスエポキシ樹脂から成る絶
縁基板に金属から成るパターン配線層か積層された基板
を用いた場ごには、高い量産性とコスト低減か達成され
る。
（実施例）
以下、本発明の一実施例について図面を７照して説明す
る。第１図に本実施例による半導体装置のパッケージ構
造を示す。パワー素子１１と制御用素子２とが混載され
ているが、従来と異なりパワー素子１１は窒化アルミニ
ウム基板１２上に接合され、制御用素子２は金属ペース
ト基板７上に接合されている。
る。第１図に本実施例による半導体装置のパッケージ構
造を示す。パワー素子１１と制御用素子２とが混載され
ているが、従来と異なりパワー素子１１は窒化アルミニ
ウム基板１２上に接合され、制御用素子２は金属ペース
ト基板７上に接合されている。
窒化アルミニウム基板１２は、窒化アルミニウム（ＡＩ
Ｎ）から成る絶縁性基板の表面に、厚さ０．３關の銅
から成るパターン１２ａ及び１２ｂが貼付けられたもの
である。このような窒化アルミニウム基板１２の表面に
半田つけによりパワー素子１１が搭載されたものが、放
熱板５上に同じく半田付けにより接合されている。パワ
ー素子１１の電極パッドとリード２１との間は、アルミ
ニウムから成るボンディングワイヤ１４により直接結線
され、あるいはパワー素子１１の電極パッドと窒化アル
ミニウム基板１２のバ９− ンｌ ２ ａとかボンディ
ングワイヤ１６により一端結線され、さらにパターン１
２ａとリード２１とがボンディングワイヤ１７により結
線されている。
Ｎ）から成る絶縁性基板の表面に、厚さ０．３關の銅
から成るパターン１２ａ及び１２ｂが貼付けられたもの
である。このような窒化アルミニウム基板１２の表面に
半田つけによりパワー素子１１が搭載されたものが、放
熱板５上に同じく半田付けにより接合されている。パワ
ー素子１１の電極パッドとリード２１との間は、アルミ
ニウムから成るボンディングワイヤ１４により直接結線
され、あるいはパワー素子１１の電極パッドと窒化アル
ミニウム基板１２のバ９− ンｌ ２ ａとかボンディ
ングワイヤ１６により一端結線され、さらにパターン１
２ａとリード２１とがボンディングワイヤ１７により結
線されている。
一方の制御用素子２が搭載された金属ペースト基板７は
、セラミックから成る絶縁基板の表面に、ペースト状の
金属かパターン状に描かれた状態で焼き付けられたもの
である。この金属ペースト基板７の表面に制御用素子２
が半田付されたものが、放熱板５上にさらに半田付けに
より接合されている。この制御用素子２とリード２１、
あるいはパワー素子１１との間の結線は、金属ペースト
基板７を介して行われる。
、セラミックから成る絶縁基板の表面に、ペースト状の
金属かパターン状に描かれた状態で焼き付けられたもの
である。この金属ペースト基板７の表面に制御用素子２
が半田付されたものが、放熱板５上にさらに半田付けに
より接合されている。この制御用素子２とリード２１、
あるいはパワー素子１１との間の結線は、金属ペースト
基板７を介して行われる。
第２図に、金属ペースト基板７とリード２１との間の結
線の様子を示す。金属ペースト基板７の表面に、制御用
素子２が搭載されている。制御用素子２の電極パッド２
ａとリード２１とは、金属ペースト基板７上に形成され
たパターン７ａを介して結線される。電極パッド２ａと
パターン７ａとがボンディングワイヤ３によって接続さ
れ、パターン７ａとリード２１とがボンディングワイヤ
４により接続されている。
線の様子を示す。金属ペースト基板７の表面に、制御用
素子２が搭載されている。制御用素子２の電極パッド２
ａとリード２１とは、金属ペースト基板７上に形成され
たパターン７ａを介して結線される。電極パッド２ａと
パターン７ａとがボンディングワイヤ３によって接続さ
れ、パターン７ａとリード２１とがボンディングワイヤ
４により接続されている。
このように、パターン７ａを介して電極パッド２ａとリ
ード２１とが結線されるため、電極パッド２ａの配列（
Ｐｉ〜Ｐ１２）とリード２１の配列（Ｌ１〜Ｌ１２）と
が対応している必要がない。
ード２１とが結線されるため、電極パッド２ａの配列（
Ｐｉ〜Ｐ１２）とリード２１の配列（Ｌ１〜Ｌ１２）と
が対応している必要がない。
またパターン７ａは、絶縁性フィルムを介在させること
で多層配線とすることも可能である。これにより、制御
用素子２のバッド２ａの配列の自由度はより高められる
。
で多層配線とすることも可能である。これにより、制御
用素子２のバッド２ａの配列の自由度はより高められる
。
本実施例によれば、制御用素子２の電極パッド２ａの配
列は、金属ペースト基板７によってリード２１ヘワイヤ
ボンデイングしやすい位置に変換されることになる。従
って、制御用素子２の電極パント２ａの配列に制約が与
えられず、機能的に既存の素子と同等のものを用いる場
合には、新たに電極パッドの配列を変えた素子に設計し
直す必要がなくコスト低減を図ることができる。
列は、金属ペースト基板７によってリード２１ヘワイヤ
ボンデイングしやすい位置に変換されることになる。従
って、制御用素子２の電極パント２ａの配列に制約が与
えられず、機能的に既存の素子と同等のものを用いる場
合には、新たに電極パッドの配列を変えた素子に設計し
直す必要がなくコスト低減を図ることができる。
また制御用素子２からパワー素子１１への結線において
も、第１図に示されたように金属ペースト基板７を介し
てワイヤボンディングを行うことができる。このため、
パターン７ａの引き回しを工夫することで結線か可能で
あり、両者の電極バットの配列の自由度か高められる。
も、第１図に示されたように金属ペースト基板７を介し
てワイヤボンディングを行うことができる。このため、
パターン７ａの引き回しを工夫することで結線か可能で
あり、両者の電極バットの配列の自由度か高められる。
さらに、従来は第５図に示されたようにパワー素子１０
１と放熱板１０２との間にモールド樹脂１０５が介在し
、パワー素子１０１が発熱した熱の逃げ道がなく放熱性
に問題かあった。これに対し本実施例では、比較的熱伝
導性か良好な窒化アルミニウム基板１２を介して、パワ
ー素子１１と放熱板５とが接合された状態にある。この
ため、パワー素子１１から発生した熱は、半田を通して
窒化アルミニウム基板１２の表面上のパターン１２ａ及
び１２ｂに拡散し、窒化アルミニウム基板１２を伝わっ
て放熱板５から外部へ放出される。
１と放熱板１０２との間にモールド樹脂１０５が介在し
、パワー素子１０１が発熱した熱の逃げ道がなく放熱性
に問題かあった。これに対し本実施例では、比較的熱伝
導性か良好な窒化アルミニウム基板１２を介して、パワ
ー素子１１と放熱板５とが接合された状態にある。この
ため、パワー素子１１から発生した熱は、半田を通して
窒化アルミニウム基板１２の表面上のパターン１２ａ及
び１２ｂに拡散し、窒化アルミニウム基板１２を伝わっ
て放熱板５から外部へ放出される。
このように、熱がスムーズに伝達されて外部へ放熱され
るため、このパッケージ構造は放熱性に優れている。こ
れにより、温度の上昇が抑制されて素子の電気的特性に
悪影響が及ばず破壊が防止される。ここで、パターン１
２ａ及び１２ｂは厚くて幅か広い程熱の伝導性か向上す
るか、一般には約ＣＬ１ａ＋１１の厚みをａしていれば
良好な放熱性が得られる。
るため、このパッケージ構造は放熱性に優れている。こ
れにより、温度の上昇が抑制されて素子の電気的特性に
悪影響が及ばず破壊が防止される。ここで、パターン１
２ａ及び１２ｂは厚くて幅か広い程熱の伝導性か向上す
るか、一般には約ＣＬ１ａ＋１１の厚みをａしていれば
良好な放熱性が得られる。
またパワー素子１１と放熱板５との間にモールド樹脂６
が介在しないため、樹脂内部に気泡が存在しても絶縁耐
圧は低下せず、リークの発生か防止される。
が介在しないため、樹脂内部に気泡が存在しても絶縁耐
圧は低下せず、リークの発生か防止される。
上述した実施例は一例であり、本発明を限定するもので
はない。例えば、パワー素子や制御用素子の数には限定
されず、三つ以上含むものであっても本発明の適用は可
能である。またパワー素子を搭載する絶縁基板の材質は
、約２ Ｑ Ｗ ／ ｍ Ｋ以上である熱伝導性が比較
的良好な固体無機物であれば、いずれを用いてもよい。
はない。例えば、パワー素子や制御用素子の数には限定
されず、三つ以上含むものであっても本発明の適用は可
能である。またパワー素子を搭載する絶縁基板の材質は
、約２ Ｑ Ｗ ／ ｍ Ｋ以上である熱伝導性が比較
的良好な固体無機物であれば、いずれを用いてもよい。
例えば、酸化ベリリア（Ｂｅ Ｏ）基板等を用いること
ができる。
ができる。
また制御用素子を搭載する絶縁基板には、金属ペースト
基板の他に、パターンを形成したセラミック性の基板を
用いることもできる。このようなメタライズされたセラ
ミック基板を用いた場合には、金属ペースト基板よりも
パターンをより微細化することができ、制御用素子の電
極バットの配列の自由度をより高めることかできる。ま
た半導体装置を量産する場合には、量産性に優れコスト
低減が期待できるガラスエポキシ樹脂から成る基板を用
いることができる。
基板の他に、パターンを形成したセラミック性の基板を
用いることもできる。このようなメタライズされたセラ
ミック基板を用いた場合には、金属ペースト基板よりも
パターンをより微細化することができ、制御用素子の電
極バットの配列の自由度をより高めることかできる。ま
た半導体装置を量産する場合には、量産性に優れコスト
低減が期待できるガラスエポキシ樹脂から成る基板を用
いることができる。
以上説明したように本発明の半導体装置によれば、制御
用素子と、リードあるいはパワー素子との間での結線が
、制御用素子が搭載されている第２の絶縁基板上のパタ
ーン配線を介して行われるため、制御用素子の電極パッ
ドの配列に制約が与えられず高い自由度が得られ、機能
的に同等な制御用素子を用いる場合には既存のものを流
用することが可能であり、コストが低減される。また、
パワー素子は第１の絶縁基板を介して放熱板に接合され
、放熱板との間に樹脂が介在していないため、放熱性に
優れ、素子の特性に悪影響が及ばず破壊も防止される。
用素子と、リードあるいはパワー素子との間での結線が
、制御用素子が搭載されている第２の絶縁基板上のパタ
ーン配線を介して行われるため、制御用素子の電極パッ
ドの配列に制約が与えられず高い自由度が得られ、機能
的に同等な制御用素子を用いる場合には既存のものを流
用することが可能であり、コストが低減される。また、
パワー素子は第１の絶縁基板を介して放熱板に接合され
、放熱板との間に樹脂が介在していないため、放熱性に
優れ、素子の特性に悪影響が及ばず破壊も防止される。
さらに、樹脂中に気泡が含まれていたとしても、パワー
素子と放熱板との間には樹脂が介在しないためリークか
発生する虞れかなく、高い絶縁耐圧か得られる。
素子と放熱板との間には樹脂が介在しないためリークか
発生する虞れかなく、高い絶縁耐圧か得られる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置のパッケー
ジ構造を示した縦断面図、第２図は同装置における金属
ペースト基板に搭載された制御用素子とリードとの結線
状態を示した平面図、第３図は従来の半導体装置におけ
る制御用素子とリードとの結線状態を示した平面図、第
４図は従来の半導体装置において制御用素子の電極パッ
ドの配列とリードとの配列が対応していない場合の結線
状態を示した平面図、第５図は従来の半導体装置におけ
るパッケージ構造を示した縦断面図である。 ２・・制御用素子、２ａ・・電極バット、３．４．１３
．１４，１５．１６ １７・・・ボンディングワイヤ、
５・・・放熱板、６・・・モールド樹脂、７・・・金属
ペースト基板、７ａ、１２ａ １２ｂ・・・パターン
、１１・・パワー素子、１２・・窒化アルミニウム基板
、２１・・リード。 穿、 図 第２ 閃
ジ構造を示した縦断面図、第２図は同装置における金属
ペースト基板に搭載された制御用素子とリードとの結線
状態を示した平面図、第３図は従来の半導体装置におけ
る制御用素子とリードとの結線状態を示した平面図、第
４図は従来の半導体装置において制御用素子の電極パッ
ドの配列とリードとの配列が対応していない場合の結線
状態を示した平面図、第５図は従来の半導体装置におけ
るパッケージ構造を示した縦断面図である。 ２・・制御用素子、２ａ・・電極バット、３．４．１３
．１４，１５．１６ １７・・・ボンディングワイヤ、
５・・・放熱板、６・・・モールド樹脂、７・・・金属
ペースト基板、７ａ、１２ａ １２ｂ・・・パターン
、１１・・パワー素子、１２・・窒化アルミニウム基板
、２１・・リード。 穿、 図 第２ 閃
Claims (1)
- 【特許請求の範囲】 １、電力用のパワー素子と、このパワー素子を制御する
制御用素子とが混載された樹脂封止型の半導体装置にお
いて、 前記パワー素子が搭載される第１の絶縁基板と、前記制
御用素子が搭載される第２の絶縁基板と、前記パワー素
子が発生した熱を外部へ放熱するための放熱板と、 前記パワー素子あるいは前記制御用素子との間で結線さ
れるリードとを備え、 前記第１の絶縁基板及び前記第２の絶縁基板は、それぞ
れ前記放熱板に接合されており、前記第２の絶縁基板に
はパターン配線が形成されており、前記制御用素子の電
極パッドと前記パワー素子、あるいは前記電極パッドと
前記リードとの間で前記パターン配線を介して結線が行
われていることを特徴とする半導体装置。 ２、前記第１の絶縁基板は、窒化アルミニウム基板、又
は酸化ベリリア基板であることを特徴とする請求項１記
載の半導体装置。 ３、前記第２の絶縁基板は、絶縁基板上のパターン配線
部分にペースト状の金属が塗布されて焼き付けられた金
属ペースト基板、又はセラミック性の絶縁基板に金属か
ら成るパターン配線が貼付けられた基板、又はガラスエ
ポキシ樹脂から成る絶縁基板に金属から成るパターン配
線層が積層された基板のいずれかであることを特徴とす
る請求項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26723590A JP2736161B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26723590A JP2736161B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144162A true JPH04144162A (ja) | 1992-05-18 |
| JP2736161B2 JP2736161B2 (ja) | 1998-04-02 |
Family
ID=17442014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26723590A Expired - Lifetime JP2736161B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736161B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081442A (ja) * | 1998-10-05 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 半導体素子のパッケージおよびその製造方法 |
| WO2009090849A1 (ja) * | 2008-01-17 | 2009-07-23 | Applied Nanoparticle Laboratory Corporation | ワイヤボンディング方法及び電子部品実装体 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109667B1 (ko) | 2008-12-22 | 2012-01-31 | 한국전자통신연구원 | 방열 성능이 향상된 전력 소자 패키지 |
-
1990
- 1990-10-04 JP JP26723590A patent/JP2736161B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081442A (ja) * | 1998-10-05 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 半導体素子のパッケージおよびその製造方法 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US8179688B2 (en) | 2004-04-14 | 2012-05-15 | Denso Corporation | Semiconductor device |
| WO2009090849A1 (ja) * | 2008-01-17 | 2009-07-23 | Applied Nanoparticle Laboratory Corporation | ワイヤボンディング方法及び電子部品実装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2736161B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JP4037589B2 (ja) | 樹脂封止形電力用半導体装置 | |
| JP3390661B2 (ja) | パワーモジュール | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2002124623A (ja) | 半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JP3032124U (ja) | 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JP2004247669A (ja) | 半導体装置の実装構造 | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JPH08274225A (ja) | 半導体部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |