JPH08274225A - 半導体部品 - Google Patents

半導体部品

Info

Publication number
JPH08274225A
JPH08274225A JP7132195A JP7132195A JPH08274225A JP H08274225 A JPH08274225 A JP H08274225A JP 7132195 A JP7132195 A JP 7132195A JP 7132195 A JP7132195 A JP 7132195A JP H08274225 A JPH08274225 A JP H08274225A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
chip
nitride substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7132195A
Other languages
English (en)
Inventor
Hironori Asai
博紀 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7132195A priority Critical patent/JPH08274225A/ja
Publication of JPH08274225A publication Critical patent/JPH08274225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 通過信号の電気特性(信号遅延等)や半導体
チップからの熱放散性を確保しつつ、大型チップの搭載
を可能にすると共に、吸湿や熱サイクルによるチップ剥
がれやチップクラック等の発生を防止し、信頼性を大幅
に向上させた半導体部品を提供する。 【構成】 窒化アルミニウム基板または窒化ケイ素基板
からなるセラミックス製ヒートシンク1上には、プリン
ト回路基板2が信号配線層として接合されている。信号
配線層には、例えば銅製リード3が接続されている。半
導体チップ4は、セラミックス製ヒートシンク1上に接
合搭載されており、ボンディングワイヤ5等によりプリ
ント回路基板2からなる信号配線層と電気的に接続され
ている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波・高出力の半導
体素子のパッケージング等として好適な半導体部品に関
する。
【0002】
【従来の技術】一般に、半導体チップのパッケージに
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックパッケージが使用されている。また、その構造と
しては、リードフレームを用いたDIP(デュアルイン
ラインパッケージ)やQFP(クァドフラッドパッケー
ジ)、あるいはリードピンを用いたPGA(ピングリッ
ドアレイ)、入出力端子として半田バンプを用いたBG
A(ボールグリッドアレイ)等が知られている。
【0003】これらパッケージ構造のうち、リードフレ
ームを用いたパッケージは、構造が簡単で、安価に作製
できることから、各種の半導体チップに広く使用されて
おり、特にQFPは入出力信号数の増加に対してもある
程度までは対応でき、また表面実装タイプであること等
から多用されている。
【0004】ところで、最近、半導体製造技術の飛躍的
な進歩によって、半導体チップの高集積化や高機能化、
例えば動作速度の高速化を図るための動作周波数の高周
波化、あるいは高出力化等が急速に進められている。ま
た、半導体チップの高集積化等に伴って 1チップ当りの
入出力信号数は増加の一途をたどっている。
【0005】上述したような高周波化や高出力化された
半導体チップのパッケージにおいては、以下に示す 2点
を確保することが、その特性を十分に生かす上で重要と
なっている。
【0006】(1) 信号遅延をできるだけ小さくする。
【0007】(2) 半導体チップからの発熱を速やかに
拡散させ、チップ温度の上昇をできる限り食い止める。
【0008】従来の半導体用パッケージにおいても、上
述したような条件を満足させるために、例えばリードフ
レーム等の配線材料として銅を用いたり、あるいは信号
遅延を小さくするために、低誘電率樹脂を絶縁材として
利用した信号配線層を用いたり、またプリント回路基板
を信号配線層として用いる等の対策が採られてきた。こ
れらうち、プリント回路基板を利用した信号配線層は、
周辺回路とのインピーダンスマッチング等が取りやす
く、また容易に複雑な回路パターンを再現することがで
きること等から注目されている。
【0009】上述したようなプリント回路基板を信号配
線層として用いた半導体パッケージとしては、半導体チ
ップからの熱を良好に発散させるために、銅板をヒート
シンクとして用い、この銅製ヒートシンク上に半導体チ
ップや回路基板を接合すると共に、半導体チップや回路
基板を樹脂封止したものが知られている。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のプリント回路基板を信号配線層として用
いた半導体パッケージは、以下に示すような問題を有し
ていた。すなわち、銅製ヒートシンク上に半導体チップ
を接合搭載する場合に、銅製ヒートシンクと半導体チッ
プとの熱膨張差が大きいことから、半田では大型チップ
を搭載しにくいという問題がある。そこで、銅製ヒート
シンクの応力を緩和し得るように、エポキシ樹脂等の樹
脂系接合材が用いられている。しかし、半導体チップの
接合材として樹脂を用いると、吸湿水分により接合部に
クラックが生じやすいという問題を招いてしまう。また
さらに、樹脂を用いても上述した熱膨張差を十分に緩和
することができないことから、熱サイクルが印加された
際に生じる応力等によって、半導体チップの剥がれやク
ラック等が発生しやすいという問題があった。
【0011】本発明は、このような課題に対処するため
になされたもので、通過信号の電気特性(信号遅延等)
や半導体チップからの熱放散性を確保しつつ、大型チッ
プの搭載を可能にすると共に、吸湿や熱サイクルによる
チップ剥がれやチップクラック等の発生を防止し、信頼
性を大幅に向上させた半導体部品を提供することを目的
としている。
【0012】
【課題を解決するための手段】本発明における請求項1
記載の半導体部品は、窒化アルミニウム基板または窒化
ケイ素基板からなるセラミックス製ヒートシンクと、前
記セラミックス製ヒートシンク上に接合されたプリント
回路基板からなる信号配線層と、前記信号配線層に接続
されたリードと、前記セラミックス製ヒートシンク上に
接合搭載され、前記信号配線層と電気的に接続された半
導体チップとを具備することを特徴としている。
【0013】また、請求項2記載の半導体部品は、請求
項1記載の半導体部品において、前記セラミックス製ヒ
ートシンクの前記半導体チップの接合搭載部には、銅製
ヒートシンクとして銅層が形成されていることを特徴と
している。
【0014】
【作用】請求項1記載の半導体部品においては、プリン
ト回路基板を有する信号配線層を用いていることから、
インピーダンスマッチング等を容易にとることができ、
これによって信号配線層による信号遅延等を抑制するこ
とができる。従って、高周波化や高出力化された半導体
チップの特性を十分に生かすことが可能となる。そし
て、上述したようなプリント回路基板が接合されるヒー
トシンクとして、窒化アルミニウム基板または窒化ケイ
素基板を用いており、これらは従来の銅製ヒートシンク
に比べて、半導体チップとの熱膨張係数の差が小さいこ
とから、熱サイクルの印加や吸湿によるチップ剥がれや
チップクラック等の発生を抑制することができる。さら
に、大型の半導体チップを半田により接合搭載すること
も可能となる。
【0015】また、ヒートシンクに高熱伝導性の銅板を
用いることは、特性的にもまたコスト的にも適してい
る。ただし、従来のように、銅製ヒートシンク上に直接
半導体チップを接合搭載しようとすると、チップサイズ
や接合材に制限が生じると共に、熱サイクルの印加や吸
湿によるチップ剥がれやチップクラック等が発生しやす
くなる。そこで、請求項2記載の半導体部品において
は、上述したような窒化アルミニウム基板や窒化ケイ素
基板からなるセラミックス製ヒートシンク上に銅製ヒー
トシンクとして銅層を形成し、この銅層上に半導体チッ
プを接合搭載している。窒化アルミニウム基板や窒化ケ
イ素基板上に銅層を形成すると、銅層の熱膨張率が窒化
アルミニウム基板や窒化ケイ素基板のそれに拘束される
ため、請求項1記載の半導体部品と同様に熱サイクルの
印加や吸湿によるチップ剥がれやチップクラック等の発
生を抑制することができ、さらに大型の半導体チップを
半田により接合搭載することも可能となる。
【0016】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0017】図1は、本発明の半導体部品を適用した一
実施例による半導体パッケージの構造を示す図であり、
(a)はその平面図、(b)は断面図である。
【0018】同図おいて、1は窒化アルミニウム基板ま
たは窒化ケイ素基板からなるセラミックス製ヒートシン
クであり、このセラミックス製ヒートシンク1は窒化ア
ルミニウムまたは窒化ケイ素を主成分とし、これに酸化
イットリウムや酸化アルミニウム等の焼結助剤を添加、
混合したセラミックス粉末を成形、焼結してなるもので
ある。
【0019】例えば、窒化アルミニウム基板からなるセ
ラミックス製ヒートシンク1の場合には、 120〜 230W/
m K 程度の高熱伝導性と 3.9〜 4.5×10-6/K程度の半導
体チップに近似した熱膨張率を有し、または窒化ケイ素
基板からなるセラミックス製ヒートシンク1の場合に
は、30〜 100W/m K 程度の高熱伝導性と 3.2〜 3.4×10
-6/K程度の半導体チップに近似した熱膨張率を有する。
【0020】上述したセラミックス製ヒートシンク1上
には、チップ搭載領域を除いて、銅張積層板等からなる
プリント回路基板2が信号配線層として接合されてい
る。このプリント回路基板2のセラミックス製ヒートシ
ンク1への接合は、エポキシ系やポリイミド系等の樹脂
接着剤等を用いて行うことができ、また予めセラミック
ス製ヒートシンク1上にメタライズ層を形成しておいた
場合には、樹脂系接着剤や半田等を用いて行うことがで
きる。この信号配線層としてのプリント回路基板2は、
例えば周辺回路とインピーダンス等をマッチングさせた
内部配線を有していると共に、この内部配線と電気的に
接続された多数の銅製リード3が一体的に形成されてい
る。
【0021】また、ヒートシンク1上のチップ搭載部
(例えばメタライズ部)1a上には、半田、ろう材、ガ
ラス系接着剤等の接合材を介して、半導体チップ4が接
合搭載されている。この半導体チップ4とプリント回路
基板2からなる信号配線層とは、ボンディングワイヤ5
により電気的に接続されている。これらによって、本発
明で言うところの半導体部品が構成されている。
【0022】そして、半導体チップ4は、プリント回路
基板2等と共にポッティング樹脂6により気密封止され
ており、これらによって半導体パッケージ7が構成され
ている。なお、ポッティング樹脂6には、低誘電率樹脂
を用いることが好ましい。
【0023】上述したような構成の半導体パッケージ7
においては、信号配線層としてプリント回路基板2を用
いているため、容易に周辺回路とのインピーダンスマッ
チング等をとることができ、これによって信号配線層に
よる信号遅延等を抑制することが可能となる。従って、
高周波化や高出力化された半導体チップ4の特性を十分
に生かすことができる。さらに、信号配線層としてのプ
リント回路基板2は、窒化アルミニウム基板または窒化
ケイ素基板からなるセラミックス製ヒートシンク1、す
なわち誘電体上に接合されているため、プリント回路基
板2自体の伝送特性も向上する。また、外部リードには
銅製リード3を用いているため、この点からも通過信号
の電気特性を良好に確保することができる。これらによ
って、半導体チップ4として高周波素子や高出力素子を
搭載した場合においても、その特性を十分に生かすこと
が可能となる。
【0024】また、セラミックス製ヒートシンク1を構
成する窒化アルミニウム基板または窒化ケイ素基板は、
半導体チップ4に近似する熱膨張係数を有することか
ら、半田等で半導体チップ4を接合搭載することができ
る。よって、従来の銅製ヒートシンクでは、10×10mm程
度の大きさの半導体チップ4しか搭載できなかったのに
対して、上記実施例では20×20mm程度の半導体チップ4
まで接合搭載することが可能となる。さらに、セラミッ
クス製ヒートシンク1と半導体チップ4との熱膨張差が
小さいことから、熱サイクルが印加された際に生じる応
力を低減できると共に、上記したように半田等による半
導体チップ4の搭載が可能となることにって、接合部や
半導体チップ4のクラック発生等を抑制することができ
る。しかも、セラミックス製ヒートシンク1と半導体チ
ップ4との熱膨張差を緩和することによって、ポッティ
ング樹脂6に低誘電率樹脂を用いた場合に、接合面のク
ラック等を抑制することができ、より電気特性の向上を
図ることが可能となる。
【0025】さらに、窒化アルミニウム基板や窒化ケイ
素基板は熱伝導性に優れることから、半導体チップ4か
らの発熱を速やかに拡散させることができ、熱による半
導体チップ4の誤動作等を防止することができる。
【0026】なお、上記実施例では、本発明の半導体部
品をフェースアップ型の半導体パッケージに適用した例
について説明したが、本発明はこれに限らず、フェース
ダウン型の半導体パッケージに適用することも可能であ
る。また、上記実施例においては、銅製リード3が一体
的に形成されたプリント回路基板2を用いたが、一般的
な銅製リードフレームを用いて、プリント回路基板2と
は別途セラミックス製ヒートシンク1に接合することも
可能である。この場合、銅製リードフレームは樹脂接着
剤等で接合することができる。
【0027】次に、本発明の他の実施例について、図2
を参照して説明する。
【0028】図2に示す半導体用パッケージ8は、セラ
ミックス製ヒートシンク1と銅製ヒートシンク9とを組
合せて用いたものであり、銅製ヒートシンク9は窒化ア
ルミニウム基板または窒化ケイ素基板からなるセラミッ
クス製ヒートシンク1上に形成されている。この銅製ヒ
ートシンク9の形成は、例えば (a) 例えば24×24×0.635mm 程度の窒化アルミニウム
基板(セラミックス製ヒートシンク1)上に、12×12×
0.2mm 程度の銅製ヒートシンク9を直接接触配置し、非
酸化性雰囲気中にて1343〜 1373Kの温度で熱処理し、い
わゆるDBC法で接合する。
【0029】(b) 同様な形状の窒化アルミニウム基板
または窒化ケイ素基板(セラミックス製ヒートシンク
1)上に、Ti-Ag-Cu等からなる活性金属ろう材を印刷、
あるいはそれらの箔を配置し、その上に銅製ヒートシン
ク9を載置した状態で、例えば真空中にて1123〜 1223K
程度の温度で熱処理し、いわゆる活性金属法で接合す
る。
【0030】(c) 窒化アルミニウム基板または窒化ケ
イ素基板(セラミックス製ヒートシンク1)上の銅製ヒ
ートシンク形成領域をアルカリエッチングし、このエッ
チング部に銅めっきによって銅製ヒートシンク9として
銅層を形成する。
【0031】(d) 窒化アルミニウム基板または窒化ケ
イ素基板(セラミックス製ヒートシンク1)上に、蒸
着、スパッタ等の薄膜形成法を適用して銅製ヒートシン
ク9として銅層を形成する。
【0032】等により行うことができる。
【0033】上述したような銅製ヒートシンク9の熱膨
張率は、それが形成(例えば接合)された窒化アルミニ
ウム基板または窒化ケイ素基板からなるセラミックス製
ヒートシンク1のそれに拘束されるため、銅製ヒートシ
ンク9上に半田等で半導体チップ4を接合搭載すること
ができる。よって、前述した第1の実施例と同様に、20
×20mm程度の半導体チップ4まで接合搭載することが可
能となると共に、接合部のクラック発生等を抑制するこ
とができる。また、樹脂の吸湿等によるクラック発生等
も防止することが可能となる。しかも、銅製ヒートシン
ク11は高熱伝導性を有することから、より一層半導体
チップ4からの発熱を速やかに拡散させることができ
る。
【0034】なお、この第2の実施例の半導体パッケー
ジ8においても、前述した第1の実施例と同様に、通過
信号の良好な電気特性を得ることができる。
【0035】
【発明の効果】以上説明したように、本発明の半導体部
品によれば、通過信号の電気特性や半導体チップからの
熱放散性等を確保しつつ、大型チップの搭載が可能にな
ると共に、吸湿や熱サイクルによるチップ剥がれやチッ
プクラック等の発生を抑制することができる。これらに
よって、信頼性を大幅に向上させた半導体部品を提供す
ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の半導体部品を適用した一実施例によ
る半導体パッケージの構造を模式的に示す図であって、
(a)はその平面図、(b)は断面図である。
【図2】 本発明の半導体部品を適用した他の実施例に
よる半導体パッケージの構造を模式的に示す断面図であ
る。
【符号の説明】
1……セラミックス製ヒートシンク 2……信号配線層としてのプリント回路基板 3……銅製リード 4……半導体チップ 7、8……半導体パッケージ 9……銅製ヒートシンク

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウム基板または窒化ケイ素
    基板からなるセラミックス製ヒートシンクと、前記セラ
    ミックス製ヒートシンク上に接合されたプリント回路基
    板からなる信号配線層と、前記信号配線層に接続された
    リードと、前記セラミックス製ヒートシンク上に接合搭
    載され、前記信号配線層と電気的に接続された半導体チ
    ップとを具備することを特徴とする半導体部品。
  2. 【請求項2】 請求項1記載の半導体部品において、 前記セラミックス製ヒートシンクの前記半導体チップの
    接合搭載部には、銅製ヒートシンクとして銅層が形成さ
    れていることを特徴とする半導体部品。
JP7132195A 1995-03-29 1995-03-29 半導体部品 Pending JPH08274225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7132195A JPH08274225A (ja) 1995-03-29 1995-03-29 半導体部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7132195A JPH08274225A (ja) 1995-03-29 1995-03-29 半導体部品

Publications (1)

Publication Number Publication Date
JPH08274225A true JPH08274225A (ja) 1996-10-18

Family

ID=13457196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7132195A Pending JPH08274225A (ja) 1995-03-29 1995-03-29 半導体部品

Country Status (1)

Country Link
JP (1) JPH08274225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530027A (ja) * 2007-04-24 2010-09-02 セラムテック アクチエンゲゼルシャフト 平板状ではないワークを選択的に表面処理するための方法
CN111302807A (zh) * 2020-04-02 2020-06-19 上海闻泰信息技术有限公司 一种芯片用散热材料的制备方法、芯片用散热材料、散热芯片及应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530027A (ja) * 2007-04-24 2010-09-02 セラムテック アクチエンゲゼルシャフト 平板状ではないワークを選択的に表面処理するための方法
CN111302807A (zh) * 2020-04-02 2020-06-19 上海闻泰信息技术有限公司 一种芯片用散热材料的制备方法、芯片用散热材料、散热芯片及应用

Similar Documents

Publication Publication Date Title
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
EP0509825A2 (en) Package structure for semiconductor device
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
JPH0883818A (ja) 電子部品組立体
KR20090062612A (ko) 멀티 칩 패키지
JP2000265227A (ja) 複合材料とその製造方法及び用途
US4292647A (en) Semiconductor package and electronic array having improved heat dissipation
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
TW202141718A (zh) 半導體模組及其製造方法
JP2021082714A (ja) 半導体装置
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH08274225A (ja) 半導体部品
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP3170005B2 (ja) セラミック回路基板
JPH0574985A (ja) 半導体素子の実装構造
JPH10256413A (ja) 半導体パッケージ
JP2521624Y2 (ja) 半導体装置
JPH10275879A (ja) 半導体パッケージ
JPH04144162A (ja) 半導体装置
JPH0878616A (ja) マルチチップ・モジュール
JP3831173B2 (ja) 半導体モジュール
JP2583507B2 (ja) 半導体実装回路装置
JPH10256414A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JPH04257248A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021119