JP2000265227A - 複合材料とその製造方法及び用途 - Google Patents

複合材料とその製造方法及び用途

Info

Publication number
JP2000265227A
JP2000265227A JP11069540A JP6954099A JP2000265227A JP 2000265227 A JP2000265227 A JP 2000265227A JP 11069540 A JP11069540 A JP 11069540A JP 6954099 A JP6954099 A JP 6954099A JP 2000265227 A JP2000265227 A JP 2000265227A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
composite material
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11069540A
Other languages
English (en)
Other versions
JP3690171B2 (ja
Inventor
Kazutaka Okamoto
和孝 岡本
Yasuo Kondo
保夫 近藤
Teruyoshi Abe
輝宜 阿部
Yasuhisa Aono
泰久 青野
Junya Kaneda
潤也 金田
Ryuichi Saito
隆一 齋藤
Yoshihiko Koike
義彦 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP06954099A priority Critical patent/JP3690171B2/ja
Priority to US09/513,330 priority patent/US6646344B1/en
Priority to EP00104647A priority patent/EP1036849B1/en
Priority to DE60017304T priority patent/DE60017304T2/de
Priority to KR1020000012995A priority patent/KR20010049226A/ko
Priority to RU2000106644/28A priority patent/RU2198949C2/ru
Publication of JP2000265227A publication Critical patent/JP2000265227A/ja
Priority to US10/101,852 priority patent/US6630734B2/en
Priority to US10/101,851 priority patent/US6611056B2/en
Priority to US10/643,976 priority patent/US20040031545A1/en
Application granted granted Critical
Publication of JP3690171B2 publication Critical patent/JP3690171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/10—Alloys containing non-metals
    • C22C1/1036—Alloys containing non-metals starting from a melt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
    • C22C32/001—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides
    • C22C32/0015—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides with only single oxides as main non-metallic constituents
    • C22C32/0021—Matrix based on noble metals, Cu or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
    • C22C32/001—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides
    • C22C32/0015—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ with only oxides with only single oxides as main non-metallic constituents
    • C22C32/0036—Matrix based on Al, Mg, Be or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)
  • Powder Metallurgy (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】塑性加工性の優れた複合材料及びその製造方法
並びに半導体装置の放熱基板とそれを適用した半導体装
置を提供する。 【解決手段】金属と、無機化合物との複合材料よりな
り、無機化合物はデンドライト状又は棒状に形成されて
おり、特に第一酸化銅（Ｃｕ2Ｏ ）を１０〜５５体積％
含み、残部が銅（Ｃｕ）と不可避的不純物からなり、室
温から３００℃における熱膨張係数が５×１０-6〜１７
×１０-6／℃で、熱伝導率が１００〜３８０Ｗ／ｍ・ｋ
である銅複合材料であり、溶解，鋳造，加工の一連のプ
ロセスにより製造することができ、半導体装置の放熱板
に適用することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、新規な複合材料に
係り、特に低熱膨張性と高熱伝導性を有する銅複合材料
及びそれを用いた半導体装置等の各種用途に関する。
【０００２】
【従来の技術】電子デバイスによる電力やエネルギーの
変換，制御に関連した技術、特にオン，オフモードで用
いられる電力用電子デバイスとその応用技術としての電
力変換システムがパワーエレクトロニクスである。
【０００３】電力変換のため、各種のオン，オフ機能を
持つ電力用半導体素子が用いられている。この半導体素
子としては、ｐｎ接合体を内蔵し、一方向のみの導電性
をもつ整流ダイオードをはじめ、種々のｐｎ接合の組合
せ構造により、サイリスタ，バイボーラトランジスタ，
MOSFET等が実用化され、更には絶縁ゲート型バイポーラ
トランジスタ（ＩＧＢＴ）やゲート信号によりターンオ
フ機能を併せもつゲートターンオフサイリスタ（ＧＴ
Ｏ）も開発されている。
【０００４】これらの電力用半導体素子は、通電により
発熱し、その高容量化，高速化に伴い発熱量も増大する
傾向にある。発熱に起因する半導体素子の特性劣化，短
寿命化を防止するためには、放熱部を設け、半導体素子
及びその近傍での温度上昇を抑制する必要がある。銅
は、熱伝導率が３９３Ｗ／ｍ・ｋと大きく、かつ低価格
であるため、放熱部材として一般に用いられている。し
かし、電力用半導体素子を備える半導体装置の放熱部材
は、熱膨張率が４.２×１０-6／℃ のＳｉと接合される
ため、熱膨張率がこれに近い放熱部材が望まれる。銅は
熱膨張率が１７×１０-6／℃と大きいため、半導体素子
との半田接合性は好ましくなく、ＭｏやＷといった熱膨
張率がＳｉと近い材料を放熱部材として用いたり、半導
体素子と放熱部材の間に設けたりしている。
【０００５】一方、電子回路を一つの半導体チップ上に
集積させた集積回路（ＩＣ）は、その機能に応じてメモ
リー，ロジック，マイクロプロセッサ等に分類される。
これらは電力用半導体素子に対し、電子用半導体素子と
呼ばれる。これらの半導体素子の集積度や演算速度は年
々増加し、それに伴い発熱量も増大している。ところ
で、一般に電子用半導体素子は、外気から遮断して故障
や劣化を防止する目的で、パッケージ内に収納されてい
る。この多くは、半導体素子がセラミックスにダイボン
ディングされ、密封されているセラミックスパッケージ
及び樹脂で封止されているプラスチックパッケージであ
る。また、高信頼性，高速化に対応するために、複数個
の半導体装置を一つの基板上に搭載したマルチチップモ
ジュール（ＭＣＭ）も製造されている。
【０００６】プラスチックパッケージは、リードフレー
ムと半導体素子の端子がボンディングワイヤにより接続
され、これを樹脂で封止する構造になっている。近年
は、半導体素子の発熱量の増大に伴い、リードフレーム
に熱放散性を持たせたパッケージや熱放散のための放熱
板を搭載するパッケージも出現している。熱放散のため
には、熱伝導率の大きい銅系のリードフレームや放熱板
が多用されているが、Ｓｉとの熱膨張差による不具合が
懸念されている。
【０００７】一方、セラミックスパッケージは、配線が
プリントされたセラミック基板上に半導体素子が搭載さ
れ、金属やセラミックスのキャップで密封する構造を持
つ。さらに、セラミック基板にはＣｕ−ＭｏやＣｕ−Ｗ
の複合材料あるいはコバール合金などが接合され、放熱
板として用いられているが、それぞれの材料において低
熱膨張化あるいは高熱伝導化とともに加工性の向上，低
コストが要求されている。
【０００８】ＭＣＭはＳｉ，金属、あるいはセラミック
スの基板上に形成された薄膜配線に複数個の半導体素子
をベアチップで搭載し、これをセラミックスパッケージ
に入れ、リッドで封止する構造を持つ。放熱性が要求さ
れる場合には、パッケージに放熱板や放熱フィンを設置
する。金属製の基板材料として、銅やアルミニウムが使
用されており、これらは熱伝導度が高いという長所を持
つが、熱膨張係数が大きく半導体素子との整合性が悪
い。このため、低信頼性ＭＣＭの基板にはＳｉや窒化ア
ルミニウム（ＡｌＮ）が用いられている。また、放熱板
はセラミックスパッケージと接合されるため、熱膨張率
の点でパッケージ材料と整合性が良く、熱伝導率の大き
な材料が望まれている。
【０００９】
【発明が解決しようとする課題】以上のように、半導体
素子を搭載した半導体装置は、いずれもその動作におい
て熱を発生し、蓄熱されると半導体素子の機能を損ねる
恐れがある。このため、発生する熱を外部に放散するた
めの熱伝導性に優れた放熱板が必要となる。放熱板は、
直接あるいは絶縁層を介して半導体素子と接合されるた
め、熱伝導性だけでなく、熱膨張の点でも半導体素子と
の整合性が要求される。
【００１０】現在用いられている半導体素子は、主にＳ
ｉ及びＧａＡｓである。これらの熱膨張係数は、それぞ
れ２.６×１０-6〜３.６×１０-6／℃，５.７×１０-6
〜6.9×１０-6／℃である。これらに近い熱膨張係数を
もつ放熱板材料には、従来よりＡｌＮ，ＳｉＣ，Ｍｏ，
Ｗ，Ｃｕ−Ｗ等が知られているが、これらは単一材料で
あるため、熱伝達係数と熱伝導率を任意にコントロール
することは困難であるとともに、加工性に乏しくコスト
が高いという問題がある。
【００１１】最近になって、放熱板材料としてＡｌ−Ｓ
ｉＣが提案されている。これはＡｌとＳｉＣの複合材で
あり、両成分の比率を変えることによって熱伝達係数及
び熱伝導率を広範囲にコントロールできるが、加工性が
非常に悪く、コストが高いという問題がある。特開平8
−78578 号公報にはＣｕ−Ｍｏ焼結合金、特開平9−181
220号公報にはＣｕ−Ｗ−Ｎｉ凝結合金、特開平9−2090
58号公報にはＣｕ−ＳｉＣ焼結合金、特開平9−15773号
公報にはＡｌ−ＳｉＣが提案されている。これらの従来
公知の粉末冶金法による複合材は、両成分の比率を変え
ることによって熱膨張率及び熱伝導率を広範囲にコント
ロールできるが、強度や塑性加工性が低く、薄板の製造
が困難であり、さらに粉末製造に関わるコスト高，製造
工程の増加等の問題がある。
【００１２】本発明は、塑性加工性に優れた複合材料及
びその製造方法とそれを用いた半導体装置とその放熱板
並びに静電吸着装置とその誘電体板を提供することを目
的とする。
【００１３】
【課題を解決するための手段】本発明者らは、種々検討
を重ねた結果、高熱伝導性のＣｕと低熱膨張性のCu2Oを
溶解法を用いて複合化してそれぞれ分散させることによ
り、上記問題点を解決できることを見いだした。
【００１４】本発明は、金属と好ましくは該金属よりも
熱膨張係数が小さい無機化合物を有する複合材料におい
て、前記化合物はデンドライト状に形成されていること
を特徴とする。
【００１５】本発明は、前記化合物はデンドライト状に
形成され、該デンドライトの成長方向に粒状に分断され
た形態であることを特徴とする。
【００１６】本発明は、前記化合物はデンドライト状に
形成し、かつ該デンドライトの成長方向が一方向に配向
していることを特徴とする。
【００１７】本発明は、前述の金属及び無機化合物が
銅，酸化銅と不可避的不純物を有する複合材料であり、
前記酸化銅はデンドライト状に種々の形状で形成されて
いることを特徴とする。
【００１８】本発明は、金属と無機化合物とを有する複
合材料において、前記無機化合物はその全体に対して、
断面の面積率で９０％以上が径５〜３０μｍである棒状
であり、塑性加工されていることを特徴とする。
【００１９】本発明は、銅，酸化銅と不可避的不純物を
有する複合材料において、前記酸化銅は１０〜５５体積
％でデンドライトを形成し、かつ室温から３００℃の線
膨張係数が５×１０-6〜１７×１０-6／℃で熱伝導率が
１００〜３８０Ｗ／ｍ・ｋであることを特徴とする。
【００２０】本発明は、銅，酸化銅と不可避的不純物を
有する複合材料において、前記酸化銅は１０〜５５体積
％で成長方向が一方向に配向したデンドライトを形成
し、かつ室温から３００℃の線膨張係数が５×１０-6〜
１７×１０-6／℃で熱伝導率が１００〜３８０Ｗ／ｍ・
ｋであり、さらに配向方向の熱伝導率と配向方向に直角
方向の熱伝導率との差が５〜１００Ｗ／ｍ・ｋであるこ
とを特徴とする。
【００２１】本発明は、前述に記載の銅，酸化銅と不可
避的不純物を有する複合材料において、銅中に共晶酸化
銅が分散することを特徴とする。
【００２２】本発明は、金属と該金属に対して共晶組織
を形成する無機化合物とを溶解し凝固する製造方法にあ
り、特に銅と酸化銅を有する複合材料の製造方法におい
て、銅または銅及び酸化銅を原料とし、酸素分圧が１０
-2Ｐａ〜１０3Ｐａ の雰囲気中で溶解後鋳造する工程
と、８００℃〜１０５０℃で熱処理する工程及び冷間も
しくは熱間で塑性加工する工程を含むことが好ましい。
【００２３】本発明は、前述に記載の複合材料よりなる
ことを特徴とする半導体装置用放熱板にある。また、そ
の表面にＮｉめっき層を有することを特徴とする半導体
装置用放熱板にある。
【００２４】本発明は、放熱板上に搭載された絶縁基板
及び該絶縁基板上に搭載された半導体素子を有する半導
体装置において、前記放熱板は前述に記載の放熱板より
なることを特徴とする。
【００２５】本発明は、放熱板上に搭載された半導体素
子と、前記放熱板に接続されたリードフレームと、該リ
ードフレームと半導体素子とを電気的に接続する金属ワ
イヤとを備え、前記半導体素子を樹脂封止した半導体装
置において、前記放熱板は前述に記載の放熱板よりなる
ことを特徴とする。
【００２６】本発明は、放熱板上に搭載された半導体素
子と、前記放熱板に接続されたリードフレームと、該リ
ードフレームと半導体素子とを電気的に接続する金属ワ
イヤとを備え、前記半導体素子を樹脂封止するととも
に、前記放熱板の少なくとも前記素子の接合面に対して
反対の面側かが開放されている半導体装置において、前
記放熱板は前述に記載の放熱板よりなることを特徴とす
る。
【００２７】本発明は、放熱板上に搭載された半導体素
子と、外部配線接続用ピンを有し、中央部に前記素子を
収納する開放空間を有するセラミックス多層配線基板
と、前記素子と基板の端子とを電気的に接続する金属ワ
イヤとを備え、前記素子を前記空間に設置するように前
記放熱板と前記基板とを接合するとともに前記基板をリ
ッドによって接合し前記素子を大気より遮断する半導体
装置において、前記放熱板は前述に記載の放熱板よりな
ることを特徴とする。
【００２８】本発明は、放熱板上に搭載された半導体素
子と、外部配線接続用端子を有し、中央部に前記素子を
収納する凹部を有するセラミックス多層配線基板と、前
記素子と基板の端子とを電気的に接続する金属ワイヤと
を備え、前記素子を前記凹部に設置するように前記放熱
板と前記基板の凹部とを接合するとともに前記基板をリ
ッドによって接合し前記素子を大気より遮断する半導体
装置において、前記放熱板は前述に記載の放熱板よりな
ることを特徴とする。
【００２９】本発明は、放熱板上に熱伝導性樹脂によっ
て接合された半導体素子と、セラミックス絶縁基板に接
合されたリードフレームと、前記素子とリードフレーム
とを電気的に接続するＴＡＢとを備え、前記放熱板と絶
縁基板とを接合し前記素子を大気より遮断するとともに
前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在
させた半導体装置において、前記放熱板は前述に記載の
放熱板よりなることを特徴とする。
【００３０】本発明は、第１の放熱板上に金属によって
接合された半導体素子と、接地板が接合された第２の放
熱板の前記接地板上に前記第１の放熱板を搭載し、前記
素子の端子に電気的に接続したＴＡＢとを備え、前記素
子を樹脂封止した半導体装置において、前記放熱板は前
述に記載の放熱板よりなることを特徴とする。
【００３１】本発明は、前述に記載の複合材料よりなる
ことを特徴とする静電吸着装置用誘電体板にある。
【００３２】本発明は、電極層に電圧を印加することに
より前記電極層上に接合された誘電体板と物体との間に
静電吸引力を生じさせて前記誘電体板の表面に前記物体
を固定する静電吸着装置において、前記誘電体板は前述
に記載の誘電体板よりなることを特徴とする。
【００３３】即ち、本発明に係る複合材料は金属として
電気伝導率の高いＡｕ，Ａｇ，Ｃｕ，Ａｌが用いられ、
特にＣｕは高融点で高強度を有する点で最も優れてい
る。また、無機化合物として前述のようにベースの金属
に対して極端に硬さの異なる従来のＳｉＣ，Ａｌ2Ｏ3等
の化合物ではなく、比較的硬度の低い粒子で、室温から
３００℃の範囲での平均線膨張係数が１０×１０-6／℃
以下、より好ましくは７×１０-6／℃以下のものがよ
い。
【００３４】特に、本発明に係る複合材料として、第一
酸化銅（Ｃｕ2Ｏ ）を１０〜５５体積％含み、残部が銅
（Ｃｕ）で、前記Ｃｕ2Ｏ 相はデンドライトを形成し、
室温から３００℃における線膨張係数が５×１０-6〜１
７×１０-6／℃で熱伝導率が１００〜３８０Ｗ／ｍ・ｋ
であるものが好ましい。
【００３５】本発明に係る複合材料の製造方法は、銅及
び酸化銅からなる原料を溶解，鋳造する工程と、８００
℃〜１０５０℃で熱処理する工程及び冷間もしくは熱間
で塑性加工する工程を含むことを特徴とする。
【００３６】また、本発明に係る複合材料の製造方法
は、銅または銅及び酸化銅からなる原料を１０-2Ｐａ〜
１０3 Ｐａの酸素分圧下で溶解，鋳造する工程と、８０
０℃〜１０５０℃で熱処理する工程及び冷間もしくは熱
間で塑性加工する工程を含むことを特徴とする。
【００３７】原料として用いる酸化銅は第一酸化銅（Ｃ
ｕ2Ｏ ）または第二酸化銅(ＣｕＯ)のいずれでもよい。
溶解，鋳造時の酸素分圧は１０-2Ｐａ〜１０3 Ｐａがよ
く、特に１０-1Ｐａ〜１０2 Ｐａが好ましい。また原料
の配合組成，酸素分圧及び凝固時の冷却速度等を変える
ことにより、複合材料のＣｕ相とＣｕ2Ｏ 相の比率や、
Ｃｕ2Ｏ 相の大きさ，形状を制御できる。Ｃｕ2Ｏ 相の
比率は、１０〜５５体積％の範囲がよい。特にＣｕ2Ｏ
相が５５体積％以上になると、熱伝導率が低下と特性の
バラツキを招くため、半導体装置の放熱板に不適とな
る。またＣｕ2Ｏ相の形状は、凝固時に形成されたデン
ドライト形状が好ましい。これはデンドライトでは樹枝
が複雑に入り組んでいるため、熱膨張が大きいＣｕ相の
膨張を熱膨張が小さいＣｕ2Ｏ 相がピニングするためで
ある。凝固時に形成されるデンドライト樹枝部は、原料
の配合組成または酸素分圧を変えることにより、Ｃｕ相
の場合、Ｃｕ2Ｏ 相の場合及びＣｕＯ相の場合に制御で
きる。また共晶反応によりＣｕ相中に粒状で微細なＣｕ
2Ｏ 相を分散させ、強度向上を図ることが可能である。
さらに鋳造後、８００℃〜１０５０℃で熱処理すること
により、Ｃｕ2Ｏ 相の大きさ及び形状を制御できる。ま
た上述の熱処理により凝固時に形成されたＣｕＯを内部
酸化法を用いてＣｕ2Ｏ に変態させることも可能であ
る。すなわちＣｕＯはＣｕと共存する場合、高温におい
ては（１）式によりＣｕ2Ｏ に変態する方が熱的に安定
であることを利用している。
【００３８】 ２Ｃｕ＋ＣｕＯ → Ｃｕ＋Ｃｕ2Ｏ …（１） （１）式が平衡に到達するためには所定の時間を要する
が、例えば熱処理温度が９００℃の場合には、３時間程
度で十分である。また前記熱処理によりＣｕ相中に共晶
反応で生成した微細なＣｕ2Ｏ 相の大きさ及び形状を制
御できる。
【００３９】溶解方法は普通鋳造のほか、一方向凝固法
や薄板連続鋳造法などいずれの方法でもよい。普通鋳造
では、デンドライトが等方的に形成されるため、複合材
料は等方化される。また、一方向凝固法では、Ｃｕ相と
Ｃｕ2Ｏ 相が一方向に配向することにより、複合材料に
異方性を付与できる。さらに薄板連続鋳造法では、凝固
速度が速いため、デンドライトが微細となり、さらにデ
ンドライトは板厚方向に配向し、薄板複合材料に異方性
が付与できるとともに、製造コストの削減が可能とな
る。
【００４０】さらに本発明の複合材料は、構成するＣｕ
相及びＣｕ2Ｏ 相の硬さが低く、延性に富むため、圧
延，鍛造などの冷間または熱間加工が可能であり、鋳造
または熱処理後に必要に応じて施される。加工を付与す
ることにより、複合材料に異方性が発現するほか、強度
向上を図ることができる。特に冷間または熱間加工によ
り、Ｃｕ2Ｏ 相はある方向に配向し、複合材料に異方性
が出現する。この時、配向方向の熱伝導率と配向方向に
直角方向の熱伝導率との差が５〜１００Ｗ／ｍ・ｋとな
る。
【００４１】
【発明の実施の形態】（実施例１）
【００４２】
【表１】
【００４３】銅と純度２ＮのＣｕ2Ｏ 粉末を表１に示す
比率で調合した原料を大気溶解後に鋳造した複合材料に
関して、線膨張係数，熱伝導率及び硬さを測定した。熱
膨張係数は、標準試料をＳｉＯ2 とし、押し棒式測定装
置を用いて室温から３００℃の温度範囲で測定した。ま
た熱伝導率はレーザーフラッシュ法により測定した。そ
の結果を表１に併記した。また、得られた試料Ｎo.３の
ミクロ組織を図１に示す。図に示す様に酸化銅はデンド
ライト状に形成されており、更に粒径１０〜５０μｍの
粒状のもの、径１００μｍの塊のものが見られる。
【００４４】熱膨張係数及び熱伝導率は、表１より明ら
かなように、ＣｕとＣｕ2Ｏ の組成比を調整することに
よって、広範囲にわたって変化しており、放熱板に求め
られる熱的特性に制御できることがわかった。
【００４５】一方、ミクロ組織は図１より明らかなよう
に、Ｃｕ2Ｏ はデンドライトを形成し、Ｃｕ相とＣｕ2
Ｏ 相が均一に分散した緻密な組織となっている。な
お、写真中の白い部分がＣｕ相，黒い部分がＣｕ2Ｏ 相
である。
【００４６】硬さ測定の結果、Ｃｕ相はＨｖ７５〜８
０、Ｃｕ2Ｏ がＨｖ２１０〜２３０の硬さであった。ま
た、機械加工性を旋盤及びドリル加工で評価した結果、
加工性は非常に良好であり、形状付与が容易であること
がわかった。
【００４７】（実施例２）
【００４８】
【表２】
【００４９】一方向凝固法を用いて、銅と純度３ＮのＣ
ｕ2Ｏ 粉末を表２に示す比率で調合した原料を、種々の
酸素分圧下で溶解後に鋳造し、複合材料を作製した。酸
素分圧１０-2Ｐａの雰囲気下で溶解後に鋳造した試料Ｎ
o.７のミクロ組織を図２に示す。写真から明らかなよう
に、Ｃｕ2Ｏ 相はデンドライトを形成し、さらに粒径５
〜５０μｍの粒状のものが直線状に連らなって様々な方
向に配向した組織となっている。
【００５０】また、酸素分圧１０3 Ｐａの雰囲気下で溶
解後に鋳造した試料Ｎo.８のミクロ組織を図３に示す。
写真から明らかなように、Ｃｕ2Ｏ 相はデンドライトを
形成し、さらに一方向に配向した組織となっており、さ
らに原料及び酸素分圧を変化させることにより、Ｃｕ2
Ｏ 相の形状及び密度を制御できることがわかった。図
に示す様に粒径５〜３０μｍの粒状のもの，棒状のもの
が半々位に形成されている。
【００５１】表２に、上記２種類の複合材料の線膨張係
数及び熱伝導率の測定結果を示す。その結果、いずれの
複合材料においても、線膨張係数と熱伝導率に異方性が
認められた。
【００５２】なお、原料溶湯中に酸素ガスをバブリング
することによっても、雰囲気ガスとして酸素を用いた場
合と同様の結果が得られた。
【００５３】（実施例３）
【００５４】
【表３】
【００５５】前述の試料Ｎo.８を９００℃において９０
％の加工度まで熱間加工した結果、加工性は健全であ
り、本発明の複合材料は、塑性加工性に優れることが判
明した。図４は表３に示す試料Ｎo.９のミクロ組織であ
る。鋳造のままのものに比較して配向性が顕著となり、
またＣｕ2Ｏ 相は塑性加工方向に伸ばされ一方向に伸長
し、かつ１から２０の範囲でアスペクト比を有する組織
となった。棒径は２０μｍ以下で、１〜１０μｍがほど
んどである。また表３に併記するように、上記試料Ｎo.
９の線膨張係数及び熱伝導率には、いっそう顕著な異方
性が認められた。
【００５６】（実施例４）
【００５７】
【表４】
【００５８】上記の試料Ｎo.９を９００℃にて３時間熱
処理した表４に示す試料Ｎo.１０のミクロ組織を図５に
示す。熱処理によりＣｕ2Ｏ 相は塑性加工方向に伸ばさ
れ、配向性を有したままほとんどが棒径５〜３０μｍに
粗大化していた。また表４に併記するように、その線膨
張係数及び熱伝導率は、試料Ｎo.９よりも異方性が小さ
くなった分、熱伝導率が各方向で上昇し、加工またはそ
の後の熱処理による組織制御により、線膨張係数及び熱
伝導率の異方性を制御できた。
【００５９】（実施例５）本発明の銅複合材料を、パワ
ー半導体素子の内、ＩＧＢＴ（Insulated GateBipolar
Transistor；以下ＩＧＢＴと略す）モジュールの放熱板
（ベース板）に適用した実施例を述べる。
【００６０】図６はモジュール内部の平面図、図７はモ
ジュールの一部の断面図を示す。
【００６１】ＩＧＢＴ素子１０１４個とダイオード素子
１０２２個は半田２０１により銅箔２０２，２０３を図
示していない銀ろう材でＡｌＮ板２０４に接合したＡｌ
Ｎ基板１０３に接続される。ＡｌＮ基板１０３上にはエ
ミッタ配線１０４とコレクタ配線１０５，ゲート配線１
０６の領域が形成されており、ＩＧＢＴ素子１０１とダ
イオード素子１０２は、コレクタ配線１０５領域に半田
付けされる。各素子からは、金属ワイヤ１０７によって
エミッタ配線１０４に接続される。また、ゲート配線１
０６領域上には抵抗素子１０８が配置され、ＩＧＢＴ素
子１０１のゲートパッドから金属ワイヤ１０７によって
抵抗素子１０８に接続される。半導体素子を搭載したＡ
ｌＮ基板１０３の６基板は、半田２０５によって本発明
に係るＣｕ−Ｃｕ2Ｏ 合金からなるベース材１０９に接
続される。各絶縁基板間は、端子２０６と樹脂性のケー
ス２０７が一体になったケースブロック２０８の端子２
０６とＡｌＮ基板１０３を半田２０９によって配線す
る。また、ケース２０７とベース材１０９はシリコンゴ
ム系接着剤２１０によって接続される。ケースブロック
２０８の端子接続は、主端子が各ＡｌＮ基板１０３上で
エミッタ端子接続位置１１０，エミッタセンス端子接続
位置１１１，コレクタ端子接続位置１１２が各々２箇
所、ゲート端子接続位置１１３が１箇所で接続される。
次に、樹脂注入口を持ったケース蓋２１１から端子全面
が被覆されるようシリコンゲル２１２を注入し、その後
熱硬化型エポキシ樹脂２１３を全面に注入してモジュー
ルを完成させる。
【００６２】
【表５】
【００６３】表５に一般的に使用されるベース材と、本
発明のＣｕ−Ｃｕ2Ｏ 合金材でＣｕ−３０体積％Ｃｕ2
Ｏの熱膨張係数と熱伝導率を示す。Ｃｕ−Ｃｕ2Ｏベー
ス材料を用いた半導体素子は、一般的に使用されるＣｕ
ベースのモジュールに比べて熱膨張係数が小さく、Ａｌ
Ｎ基板１０３とベース材１０９を接続する半田２０９の
信頼性を向上させることができる。その一方で、過酷な
使用環境下で半田の信頼性を向上させるために使用され
るＭｏやＡｌ−ＳｉＣベースは、Ｃｕ−Ｃｕ2Ｏベース
を用いた半導体素子に比べて熱膨張係数は小さいが、熱
伝導率も小さく、モジュールの熱抵抗が大きくなる問題
が生じる。本実施例のＣｕ−Ｃｕ2Ｏ ベースを搭載した
モジュールでは、信頼性（熱疲労試験寿命）はＣｕベー
スに比べ５倍以上、熱抵抗は同じベース厚さのモジュー
ルで、Ｍｏベースに比べて０.８ 倍以下にすることがで
きる。
【００６４】これらの効果により、モジュールの構造や
他の部材の選択の幅を拡げることが可能となる。例え
ば、図６の実施例では、Ｃｕ−Ｃｕ2Ｏ 合金ベース材は
Ｍｏベース材に比べて熱伝導率が大きい、言い換えれば
熱拡がり性が向上するため，動作時の半導体素子端部と
中央部の温度差を小さく抑えられる効果があり、半導体
素子を従来モジュールに比べ約１.２ 倍に大きくしてい
る。これにより、従来素子では同じ電流量を確保するた
めに、ＩＧＢＴで３０個使用していた構造を２４で設計
が可能になり、モジュールサイズを小型化することがで
きた。さらに、ＡｌＮより熱伝導率が約２０％小さいア
ルミナ基板を絶縁基板に使用することが可能になる。ア
ルミナはＡｌＮに比べ抗折強度が強く、基板サイズを大
きくすることができる。また、アルミナ板は熱膨張係数
がＡｌＮ板に比べ大きく、ベース材料との熱膨脹差を小
さくできるので、モジュール自身の反り量も小さくする
ことができる。アルミナ基板の使用により、基板の許容
サイズを大きくできるので、１枚当りの搭載できる半導
体素子数を多くすることができる。つまり、各絶縁板毎
に必須な絶縁確保用の面積や基板間の面積を減らすこと
ができ、モジュールサイズを小さくすることが可能であ
る。
【００６５】図８は、本実施例のモジュール製造過程の
模式図を示す。（ａ)Ｃｕ−Ｃｕ2Ｏからなるベース材１
０９は、表面がＮｉめっきされ、ほぼ平坦な状態で入荷
される。（ｂ）半導体素子であるＩＧＢＴ素子１０１を
半田により接合したＡｌＮ基板１０３を半田２０５によ
り接合する。この時ベース材１０９の熱膨張係数が半導
体素子とＡｌＮ基板の複合体より大きいので、半田の冷
却過程でモジュール裏面が凹の形状で反る。(ｃ)ケース
ブロック２０８を熱硬化型の接着剤で組立てる工程で、
半田接合完了の複合体３０１に比べケースの熱膨張係数
が大きいため、接着剤の冷却過程でモジュール裏面がほ
ぼ平坦になる。（ｄ）モジュール内部にシリコンゲル２
１２，熱硬化型エポキシ樹脂２１３を充填すると、樹脂
の熱膨張係数が大きいためモジュール裏面が凸の形状で
反る。
【００６６】図９に、各工程での裏面反り量の実測結果
を示す。本発明のＣｕ−Ｃｕ2Ｏ ベースを使用すると、
反り量は従来のＭｏベースを使用したモジュールに比べ
ると、約１／３に抑えることができる。また、Ｃｕベー
スの結果は図示していないが、ＡｌＮ基板との膨張係数
差が大きく（ｂ）の工程で裏面が凹の方向で反り量が大
きく、モジュール完成後でも裏面が凹で１００μｍ以上
の反りが発生する。本発明のＣｕ−Ｃｕ2Ｏ べースでは
モジュールの反り量を小さくすることができるのでモジ
ュールの大型化が可能になる。また、組立工程での反り
量と同じく、モジュール実働時の温度変化による反りの
変化量も小さいので、モジュールと冷却フィンの間に塗
布するグリースの流失をおさえることができる。
【００６７】図１０に、本発明のモジュールを適用した
電力変換装置の一実施例を示す。モジュール５０１は、
ヒートシンク５１１上に放熱性グリース５１０をはさん
で締め付けボルト５１２により実装され、２レベルイン
バータを構成した例を示す。一般的にパワー半導体装置
のモジュール５０１は、中間点（Ｂ点）を一本の中間点
配線５０３で配線できるように左右を反転させて実装す
る。コレクタ側配線５０２とエミッタ側配線５０４は各
々ｕ，ｖ，ｗ相を配線して電源５０９を供給する。信号
線は各ＩＧＢＴのモジュール５０１〜ゲート配線５０
５，エミッタ補助配線５０６，コレクタ補助配線５０７
によって構成する。５０８は負荷である。
【００６８】図１１及び図１２に、モジュールを実装し
た場合の締め付け前及び後のモジュール裏面の反り量
（グリース厚さ）を示し、（ａ）が本発明，（ｂ）が従
来法のものである。従来知られているＡｌ−ＳｉＣベー
スのモジュールの場合、裏面の凸量が約１００μｍであ
るが、モジュールをグリースを塗布して締め付けると、
締め付け時にグリースに押されて変形し、逆にモジュー
ルの裏面が凹の状態に変形して中央部でのグリース厚さ
が厚くなり、接触抵抗が大きくなる。これに対して、本
発明のＣｕ−Ｃｕ2Ｏ ベースの場合、初期の裏面の反り
量が約５０μｍであるが、ベース材の剛性が大きいの
で、グリースを塗布して締め付けた後のモジュール中央
部のグリース厚さを約５０μｍに抑えられ、従来のＡｌ
−ＳｉＣベースに比べて半減させることができた。さら
にモジュール内でのグリース厚さのばらつきも小さくす
ることができる。実装時のグリースに押されて変形する
問題は、Ｃｕ−Ｃｕ2Ｏ 合金よりも剛性の小さなＣｕベ
ースモジュールの実装時にも当然発生する問題となり、
本発明のＣｕ−Ｃｕ2Ｏ 合金で対策できる。
【００６９】図に示すように、本発明のＣｕ−Ｃｕ2Ｏ
合金ベースは従来の高信頼性モジュールで適用されてい
たＭｏあるいはＡｌ−ＳｉＣ等のベース材に比べ熱抵
抗，接触熱抵抗を小さくすることができることを説明し
た。それにより、図１０に示すようにモジュールを細密
の状態で実装できた。さらに、冷却フィンの冷却効率を
下げることができるので電力変換装置の実装面積，体積
を小さくすることができる。また、グリース厚さを薄く
できることから、冷却フィンの平坦度の許容範囲を大き
く設定できるので、大型フィンでの電力変換装置の組立
も可能になる。また、強制空冷等の補助冷却機能をなく
すこともでき、この点でも小型化，低騒音化を図ること
ができる。
【００７０】（実施例６）実施例１〜４に記載の本発明
の銅複合材料を放熱板として図１３及び図１４に示すＩ
Ｃを搭載したプラスチックパッケージに適用した。図１
３は放熱板内蔵型であり、図１４は放熱板露出型であ
る。
【００７１】放熱板は、モールド樹脂の熱膨張係数を考
慮して、室温から３００℃における熱膨張係数が９×１
０-6〜１４×１０-6／℃の範囲となるように、Ｃｕ−２
０〜５５体積％Ｃｕ2Ｏ の範囲内で組成を変えて作製
し、機械加工及びＮｉめっき処理を施して供した。
【００７２】図１３でパッケージ構造を説明する。リー
ドフレーム３１は、絶縁性ホリイミドテープ３２を介し
て本発明の銅複合材料からなるＮｉめっきされた放熱板
３３と接着されている。ＩＣ３４は放熱板３３とはんだ
にて接合されている。また、Ａｕワイヤ３５でＩＣ上の
Ａｌ電極とリードフレームが接続されている。これら
は、リードフレームの一部を除き、エポキシ樹脂，シリ
カ製フィラー、および硬化剤を主成分とするモールド樹
脂３６で封止されている。図１４に示した放熱板露出型
のパッケージは、放熱板３３がモールド樹脂の外部に露
出している点が図１３と異なる。
【００７３】上記のようにして実装されたパッケージに
ついて、反りや放熱板とモールド樹脂との接合部分での
クラックの有無を観察した。その結果、モールド樹脂と
放熱板との熱膨張差が０.５×１０-6／℃ 以下であれば
問題がなく、組成的にはＣｕ−２０〜３５体積％Ｃｕ2
Ｏ が熱伝導率も２００Ｗ／ｍ・ｋと高く、好適であっ
た。
【００７４】（実施例７）図１５及び図１６は、実施例
１〜４に記載の本発明の銅複合材料を放熱板として用
い、ＩＣを搭載したセラミックスパッケージの断面図を
示す。まず、図１５について説明する。ＩＣ４１はポリ
イミド系樹脂にてＮｉめっきされた放熱板４２に接合さ
れている。さらに、放熱板４２とＡｌ2Ｏ3製のパッケー
ジ４３ははんだにより接合されている。パッケージには
Ｃｕによる配線がなされ、かつ配線基板との接続用にピ
ン４４が設けられている。ＩＣ上のＡｌ電極とパッケー
ジの配線とは、Ａｌワイヤ４５で接続されている。これ
らを封止するために、コバール製のウエルドリング４６
をパッケージにＡｇろうで接合し、さらにウエルドリン
グとコバール製のリッド４７をローラー電極を用いて溶
接した。図１６は、図１５のセラミックスパッケージに
放熱フィン４８を接続したパッケージである。 （実施例８）図１７及び図１８は、ＴＡＢ（Tape Autom
ated Bonding）技術を適用し、かつ実施例１〜４に記載
の本発明の銅複合材料を放熱板に使用したパッケージに
ついて説明する。
【００７５】まず、図１７のパッケージについて説明す
る。ＩＣ５１は熱伝導性樹脂５２を介してＮｉめっきさ
れた本発明に係る放熱板５３を接合されている。ＩＣの
端子にはＡｕバンプ５４が形成され、ＴＡＢ５５と接続
されており、さらにＴＡＢは薄膜配線５６を経由してリ
ードフレーム５７と接続されている。ＩＣはＳｉゴム５
８を挿んで、Ａｌ2Ｏ3製のセラミック基板５９，フレー
ム６０、およびシーリングガラス６１で密封されてい
る。
【００７６】図１８は、樹脂で封止したパッケージであ
る。ＩＣ６５は、Ａｕ−Ｓｉ合金６６により、Ｎｉめっ
きされた本発明に係る放熱板６７と接合されており、さ
らに、熱伝導性樹脂６８により銅接地板６９及びＮｉめ
っきされた本発明に係る放熱板７０と接続されている。
一方、ＩＣの端子は、Ａｕバンプ７１でＴＡＢ７２と接
続され、樹脂７３にて封止されている。ここで、リード
フレーム及び放熱板の一部は、封止樹脂の外部に露出し
ている。また、ＴＡＢはエポキシ系Ａｇペースト７４で
銅接地板に固定されている。
【００７７】（実施例９）図１９は、実施例１〜４に記
載の本発明の銅複合材料を放熱板に適用したMCMの実施
例を示す。ＩＣ８１はＡｕワイヤ８２を用いて、Ｎｉめ
っきされた本発明に係る放熱基板８３の上に形成された
薄膜配線８４に接続され、さらに、ＡｕワイヤでＡｌＮ
製のパッケージ８５上に形成されている配線に接続さ
れ、外部端子８６として取り出されている。ＩＣ部は、
４２合金製のリッド８７とパッケージのＷメタライズ層
の間にＡｕ−Ｓｎ製のプリフォーム８８を挿んで接合
し、密封されている。
【００７８】（実施例１０）図２０は、本発明の複合材
料を誘電体板に使用した静電吸着装置の断面図である。
【００７９】本静電吸着装置は、図２０に示すように、
真空処理室９５内部の減圧雰囲気中で導体または半導体
からなる加工物９０に加工を施すスパッタリング装置の
チャックとして使用可能である。本静電吸着装置の電極
９４に直流電源装置９１からの電圧（５００Ｖ程度）を
印加すると、誘電体板９２の表面に加工物９０を吸着さ
せることができる。本実施例に用いた誘電体板は実施例
１〜４に記載の複合材料を用いた。
【００８０】さて、実際のスパッタリングに際しては、
本静電吸着装置に加工物９０を装着した後、ガス排気口
９７に連結された排気ポンプを駆動することによって、
真空処理室９５の内部圧力が１×１０-3Ｐａ程度になる
まで真空排気する。その後、ガス導入口９６に取り付け
られたバルブを開放することによって、真空処理室９５
の内部に反応ガス（アルゴンガス等）を１０ＳＣＣＭ程
度導入する。このときの真空処理室９５の内部圧力は２
×１０-2Ｐａ程度である。
【００８１】その後、本静電吸着装置の電極９４の高周
波電源１３から約４ｋＷの高周波電力(１３.５６ＭＨ
ｚ）を供給することによって、本静電吸着装置の電極９
４と他の電極（不図示）との間にプラズマを生成させ
る。この場合、高周波印加電圧ＶDC及びＶPPは、２ｋＶ
及び４ｋＶである。なお、本静電吸着装置の電極９４と
高周波電源９３との間に挿入されているマッチングボッ
クス９８は、高周波電力がプラズマに効率的に供給され
るように真空処理室９５側とのインピーダンス整合をと
るためのものである。
【００８２】このスパッタリング装置を実際に使用した
結果、加工中に加工物９０の温度は４５０℃程度まで達
したが、本静電吸着装置の誘電体板９２には、異物発生
の原因となる割れ等は認められなかった。このことは、
本静電吸着装置の使用が、加工の信頼性向上に有用であ
ることを意味する。
【００８３】なお、スパッタリング装置のほか、減圧雰
囲気で導体または半導体（例えば、シリコン基板）から
なる加工物に加工を施す加工装置（いわゆる、減圧中加
工装置）、例えば、化学的気相蒸着装置，物理的蒸着装
置，ミリング装置，エッチング装置，イオン注入装置等
のチャックとして本静電吸着装置を使用しても、加工の
信頼性の向上という同様の効果が達成されることは言う
までもない。
【００８４】本実施例によれば、静電吸着装置の誘電体
板の絶縁破壊強度を低下させることなく、その耐熱性を
向上させることができる。従って、本発明に係る静電吸
着装置を減圧中加工装置のチャックとして利用すれば、
誘電体板の割れ等に起因する異物の発生を低減すること
ができる。
【００８５】
【発明の効果】本発明の複合材料は、塑性加工性に優
れ、特に高熱伝導性を有するＣｕ相と低熱膨張性を有す
るＣｕ2Ｏ相からなる複合材料、両者の特性をＣｕ相及
びＣｕ2Ｏ相の含有量を調整することにより、熱膨張係
数及び熱伝導率が制御可能であるため、半導体装置等に
搭載される放熱板として広範囲にわたって適用が可能で
ある。
【図面の簡単な説明】
【図１】本発明の実施例１に係る試料のミクロ組織を示
す光学顕微鏡写真。
【図２】本発明の実施例２に係る試料のミクロ組織を示
す光学顕微鏡写真。
【図３】本発明の実施例２に係る試料のミクロ組織を示
す光学顕微鏡写真。
【図４】本発明の実施例３に係る試料のミクロ組織を示
す光学顕微鏡写真。
【図５】本発明の実施例４に係る試料のミクロ組織を示
す光学顕微鏡写真。
【図６】本発明の実施例５に係るＩＧＢＴモジュールの
平面図。
【図７】本発明の実施例５に係るＩＧＢＴモジュールの
断面図。
【図８】本発明の実施例５に係るＩＧＢＴモジュールの
製造工程の模式図。
【図９】本発明の実施例５に係るＩＧＢＴモジュールの
各製造工程でのベース反り量を示すグラフ。
【図１０】本発明の実施例５に係るＩＧＢＴモジュール
を実装した電力変換装置の平面図及び断面図。
【図１１】本発明の実施例５に係るＩＧＢＴモジュール
を実装した電力変換装置のモジュールの実装前における
反り量を示すグラフ。
【図１２】本発明の実施例５に係るＩＧＢＴモジュール
を実装した電力変換装置のモジュールの実装後における
反り量を示すグラフ。
【図１３】本発明の実施例６に係る放熱板内蔵型プラス
チックパッケージの断面図。
【図１４】本発明の実施例６に係る放熱板露出型プラス
チックパッケージの断面図。
【図１５】本発明の実施例７に係るセラミックパッケー
ジの断面図。
【図１６】本発明の実施例７に係る放熱フィン付きセラ
ミックパッケージの断面図。
【図１７】本発明の実施例８に係る半導体装置の断面
図。
【図１８】本発明の実施例８に係る半導体装置の断面
図。
【図１９】本発明の実施例９に係るＭＣＭの断面図。
【図２０】本発明の実施例１０に係る静電吸着装置の断
面図。
【符号の説明】
２１…ＩＧＢＴ素子、２２…ダイオード、２３…コレク
タ電極、２４…ゲート電極、２５…エミッタ電極、２６
…ＡｌＮ製絶縁板、２７，３３，４２，５３，６７，７
０…放熱板、３１，５７…リードフレーム、３２…絶縁
性ポリイミドテープ、３４，４１，５１，６５，８１…
ＩＣ、３５，８２…Ａｕワイヤ、３６…モールド樹脂、
４３，８５…パッケージ、４４…ピン、４５…Ａｌワイ
ヤ、４６…ウエルドリング、４７…リッド、４８…放熱
フィン、５２…熱伝導性樹脂、５４，７１…Ａｕバン
プ、５５…ＴＡＢ、５６…薄膜配線、５８…Ｓｉゴム、
５９…セラミック基板、６０…フレーム、６１…シーリ
ングガラス、６６…Ａｕ−Ｓｉ合金、６８…熱伝導性樹
脂、６９…銅接地板、７２…ＴＡＢ、７３…樹脂、７４
…エポキシ系Ａｇペースト、８３…放熱基板、８４…薄
膜配線、８６…外部端子、８７…リッド、８８…プリフ
ォーム、９０…加工物、９１…直流電源装置、９２…誘
電体板、９３…高周波電源、９４…電極、９５…真空処
理室、９６…ガス導入口、９７…ガス排気口、９８…マ
ッチングボックス、１０１…IGBT素子、１０２…ダイオ
ード素子、１０３…ＡｌＮ基板、１０４…エミッタ配
線、１０５…コレクタ配線、１０６…ゲート配線、１０
７…金属ワイヤ、１０８…抵抗素子、１０９…ベース
材、１１０…エミッタ端子接続位置、１１１…エミッタ
センス端子接続位置、１１２…コレクタ端子接続位置、
１１３…ゲート端子接続位置、２０１，２０５，２０９
…半田、２０２…半導体素子側銅箔、２０３…ベース側
銅箔、２０４…ＡｌＮ板、２０６…端子、２０７…ケー
ス、２０８…ケースブロック、２１０…シリコンゴム系
接着剤、２１１…ケース蓋、２１２…シリコンゲル、２
１３…熱硬化型エポキシ樹脂、３０１…半導体素子から
ベース材まで接続した複合体、５０１…モジュール、５
０２…コレクタ側配線、５０３…中間点配線、５０４…
エミッタ側配線、５０５…ゲート配線、５０６…エミッ
タ補助配線、５０７…コレクタ補助配線、５０８…負荷
（モーター）、５０９…電源、５１０…放熱性グリー
ス、５１１…ヒートシンク、５１２…モジュール締め付
けボルト。
フロントページの続き (72)発明者 阿部 輝宜 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 青野 泰久 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 金田 潤也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 齋藤 隆一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小池 義彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4K018 AA04 AB01 AC01 BA02 BC40 KA32 4K020 AA22 AC04 BB22 5F036 AA01 BB01 BD01

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】金属と無機化合物とを有する複合材料にお
    いて、前記化合物はデンドライト状に形成されているこ
    とを特徴とする複合材料。
  2. 【請求項２】金属と無機化合物とを有する複合材料にお
    いて、前記化合物はデンドライト状状に形成され、該デ
    ンドライトの成長方向に粒状に分断されて形成されてい
    ることを特徴とする複合材料。
  3. 【請求項３】金属と無機化合物とを有する複合材料にお
    いて、前記化合物はデンドライト状に形成され、かつ該
    デンドライトの成長方向が一方向に配向していることを
    特徴とする複合材料。
  4. 【請求項４】請求項１〜３のいずれかにおいて、前記金
    属及び無機化合物が銅と酸化銅であることを特徴とする
    複合材料。
  5. 【請求項５】請求項１〜４のいずれかにおいて、前記無
    機化合物又は酸化銅は１０〜５５体積％であり、室温か
    ら３００℃の線膨張係数が５×１０-6〜１７×１０-6／
    ℃で熱伝導率が１００〜３８０Ｗ／ｍ・ｋであることを
    特徴とする複合材料。
  6. 【請求項６】請求項３又は４において、前記無機化合物
    又は酸化銅は前記デンドライトの成長方向が一方向に配
    向しており、室温から３００℃の線膨張係数が５×１０
    -6〜１７×１０-6／℃で熱伝導率が１００〜３８０Ｗ／
    ｍ・ｋであり、さらに配向方向の熱伝導率と配向方向に
    直角方向の熱伝導率との差が５〜１００Ｗ／ｍ・ｋであ
    ることを特徴とする複合材料。
  7. 【請求項７】金属と無機化合物とを有する複合材料にお
    いて、前記無機化合物はその９０％以上が径５〜３０μ
    ｍである棒状であり、塑性加工されていることを特徴と
    する複合材料。
  8. 【請求項８】請求項４〜６のいずれかにおいて、銅中に
    共晶酸化銅が分散することを特徴とする複合材料。
  9. 【請求項９】金属と、該金属に対し共晶組成を形成する
    無機化合物とを溶解し凝固することを特徴とする複合材
    料の製造方法。
  10. 【請求項１０】請求項９において、前記金属及び無機化
    合物は、銅及び酸化銅であり、酸素分圧が１０-2Ｐａ〜
    １０3Ｐａ の雰囲気中で溶解後鋳造する工程と、８００
    ℃〜１０５０℃で熱処理する工程及び冷間もしくは熱間
    で塑性加工する工程を含むことを特徴とする製造方法。
  11. 【請求項１１】請求項１〜９のいずれかに記載の複合材
    料よりなることを特徴とする半導体装置用放熱板。
  12. 【請求項１２】請求項１１において、表面にＮｉめっき
    層を有することを特徴とする半導体装置用放熱板。
  13. 【請求項１３】放熱板上に搭載された絶縁基板及び該絶
    縁基板上に搭載された半導体素子を有する半導体装置に
    おいて、前記放熱板は請求項１１または１２に記載の放
    熱板よりなることを特徴とする半導体装置。
  14. 【請求項１４】放熱板上に搭載された半導体素子と、前
    記放熱板に接続されたリードフレームと、該リードフレ
    ームと半導体素子とを電気的に接続する金属ワイヤとを
    備え、前記半導体素子を樹脂封止した半導体装置におい
    て、前記放熱板は請求項１１または１２に記載の放熱板
    よりなることを特徴とする半導体装置。
  15. 【請求項１５】放熱板上に搭載された半導体素子と、前
    記放熱板に接続されたリードフレームと、該リードフレ
    ームと半導体素子とを電気的に接続する金属ワイヤとを
    備え、前記半導体素子を樹脂封止するとともに、前記放
    熱板の少なくとも前記素子の接合面に対して反対の面側
    かが開放されている半導体装置において、前記放熱板は
    請求項１１または１２に記載の放熱板よりなることを特
    徴とする半導体装置。
  16. 【請求項１６】放熱板上に搭載された半導体素子と、外
    部配線接続用ピンを有し、中央部に前記素子を収納する
    開放空間を有するセラミックス多層配線基板と、前記素
    子と基板の端子とを電気的に接続する金属ワイヤとを備
    え、前記素子を前記空間に設置するように前記放熱板と
    前記基板とを接合するとともに前記基板をリッドによっ
    て接合し前記素子を大気より遮断する半導体装置におい
    て、前記放熱板は請求項１１または１２に記載の放熱板
    よりなることを特徴とする半導体装置。
  17. 【請求項１７】放熱板上に搭載された半導体素子と、外
    部配線接続用端子を有し、中央部に前記素子を収納する
    凹部を有するセラミックス多層配線基板と、前記素子と
    基板の端子とを電気的に接続する金属ワイヤとを備え、
    前記素子を前記凹部に設置するように前記放熱板と前記
    基板の凹部とを接合するとともに前記基板をリッドによ
    って接合し前記素子を大気より遮断する半導体装置にお
    いて、前記放熱板は請求項１１または１２に記載の放熱
    板よりなることを特徴とする半導体装置。
  18. 【請求項１８】放熱板上に熱伝導性樹脂によって接合さ
    れた半導体素子と、セラミックス絶縁基板に接合された
    リードフレームと、前記素子とリードフレームとを電気
    的に接続するＴＡＢとを備え、前記放熱板と絶縁基板と
    を接合し前記素子を大気より遮断するとともに前記素子
    と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半
    導体装置において、前記放熱板は請求項１１または１２
    に記載の放熱板よりなることを特徴とする半導体装置。
  19. 【請求項１９】第１の放熱板上に金属によって接合され
    た半導体素子と、接地板が接合された第２の放熱板の前
    記接地板上に前記第１の放熱板を搭載し、前記素子の端
    子に電気的に接続したＴＡＢとを備え、前記素子を樹脂
    封止した半導体装置において、前記放熱板は請求項１１
    または１２に記載の放熱板よりなることを特徴とする半
    導体装置。
  20. 【請求項２０】請求項１〜９のいずれかに記載の複合材
    料よりなることを特徴とする静電吸着装置用誘電体板。
  21. 【請求項２１】電極層に電圧を印加することにより前記
    電極層上に接合された誘電体板と物体との間に静電吸引
    力を生じさせて前記誘電体板の表面に前記物体を固定す
    る静電吸着装置において、前記誘電体板は請求項２０に
    記載の誘電体板よりなることを特徴とする静電吸着装
    置。
JP06954099A 1999-03-16 1999-03-16 複合材料とその製造方法及び用途 Expired - Fee Related JP3690171B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP06954099A JP3690171B2 (ja) 1999-03-16 1999-03-16 複合材料とその製造方法及び用途
US09/513,330 US6646344B1 (en) 1999-03-16 2000-02-25 Composite material, and manufacturing method and uses of same
DE60017304T DE60017304T2 (de) 1999-03-16 2000-03-03 Metallmatrix-Verbundmaterial, Verfahren zu seiner Herstellung und seine Verwendung
EP00104647A EP1036849B1 (en) 1999-03-16 2000-03-03 Metal matrix composite material, process for its production and use
KR1020000012995A KR20010049226A (ko) 1999-03-16 2000-03-15 복합재료와 그 제조방법 및 용도
RU2000106644/28A RU2198949C2 (ru) 1999-03-16 2000-03-15 Композитный материал, способ его получения, излучающая тепло панель для полупроводникового прибора, полупроводниковый прибор (варианты), диэлектрическая панель и электростатическое поглощающее устройство
US10/101,852 US6630734B2 (en) 1999-03-16 2002-03-21 Composite material, and manufacturing method and uses of same
US10/101,851 US6611056B2 (en) 1999-03-16 2002-03-21 Composite material, and manufacturing method and uses of same
US10/643,976 US20040031545A1 (en) 1999-03-16 2003-08-20 Composite material, and manufacturing method and uses of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06954099A JP3690171B2 (ja) 1999-03-16 1999-03-16 複合材料とその製造方法及び用途

Publications (2)

Publication Number Publication Date
JP2000265227A true JP2000265227A (ja) 2000-09-26
JP3690171B2 JP3690171B2 (ja) 2005-08-31

Family

ID=13405664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06954099A Expired - Fee Related JP3690171B2 (ja) 1999-03-16 1999-03-16 複合材料とその製造方法及び用途

Country Status (6)

Country Link
US (4) US6646344B1 (ja)
EP (1) EP1036849B1 (ja)
JP (1) JP3690171B2 (ja)
KR (1) KR20010049226A (ja)
DE (1) DE60017304T2 (ja)
RU (1) RU2198949C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343935A (ja) * 2001-05-11 2002-11-29 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
US6579623B2 (en) * 2001-06-13 2003-06-17 Hitachi, Ltd. Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211062A1 (en) * 2001-05-07 2003-11-13 Karl Laden Anhydrous skin cleaners
JP2003017255A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の製造方法
JP2003017254A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の製造方法
JP2003163342A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US20030146499A1 (en) * 2001-12-18 2003-08-07 Yasuo Kondo Composite material including copper and cuprous oxide and application thereof
JP3910072B2 (ja) 2002-01-30 2007-04-25 東洋アルミニウム株式会社 ペースト組成物およびそれを用いた太陽電池
JP3566269B2 (ja) 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
DE10235771A1 (de) * 2002-08-05 2004-02-26 Texas Instruments Deutschland Gmbh Gekapselter Chip und Verfahren zu seiner Herstellung
JP3740117B2 (ja) * 2002-11-13 2006-02-01 三菱電機株式会社 電力用半導体装置
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
US7449780B2 (en) * 2003-03-31 2008-11-11 Intel Corporation Apparatus to minimize thermal impedance using copper on die backside
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
US8395253B2 (en) * 2004-01-28 2013-03-12 International Rectifier Corporation Hermetic surface mounted power package
DE102004025082B4 (de) * 2004-05-21 2006-12-28 Infineon Technologies Ag Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung
DE102004062183B3 (de) * 2004-12-23 2006-06-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung
JP2008044009A (ja) * 2006-07-19 2008-02-28 Honda Motor Co Ltd 熱膨張係数が異なる部材の接合方法
US8592256B2 (en) * 2007-02-16 2013-11-26 Sumitomo Bakelite Co., Ltd. Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
MD249Z (ro) * 2009-04-29 2011-02-28 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Procedeu de fabricare a răcitorului termoelectric pentru substratul circuitului integrat
DE102011002458A1 (de) 2011-01-05 2012-07-05 Robert Bosch Gmbh Elektronische Baugruppe mit verbessertem Thermo-Management
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
CN104603934B (zh) * 2012-08-27 2018-01-16 三菱电机株式会社 电力用半导体装置
JP2017170627A (ja) * 2016-03-18 2017-09-28 富士電機株式会社 モールド製品の製造方法およびモールド製品
US11147156B2 (en) 2016-12-06 2021-10-12 Sumitomo Electric Industries, Ltd. Composite member, heat radiation member, semiconductor device, and method of manufacturing composite member
EP3506344A1 (de) * 2017-12-29 2019-07-03 Siemens Aktiengesellschaft Halbleiterbaugruppe
JP7202869B2 (ja) * 2018-12-10 2023-01-12 ヌヴォトンテクノロジージャパン株式会社 半導体装置及び半導体装置の製造方法
CN113133233A (zh) * 2020-01-15 2021-07-16 浙江盘毂动力科技有限公司 一种绝缘导热灌封电气元件及其灌封方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340957B1 (en) 1988-04-30 1994-03-16 Toyota Jidosha Kabushiki Kaisha Method of producing metal base composite material under promotion of matrix metal infiltration by fine pieces of third material
US5443615A (en) * 1991-02-08 1995-08-22 Honda Giken Kogyo Kabushiki Kaisha Molded ceramic articles
US5045972A (en) 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5089356A (en) 1990-09-17 1992-02-18 The Research Foundation Of State Univ. Of New York Carbon fiber reinforced tin-lead alloy as a low thermal expansion solder preform
DE69130227T2 (de) 1990-11-27 1999-01-21 Alcan Int Ltd Verfahren zur herstellung von verbesserte hypereutektische legierungen und auf diesen basierte verbundwerkstoffe
WO2004074210A1 (ja) * 1992-07-03 2004-09-02 Masanori Hirano セラミックス－金属複合体およびその製造方法
US6238454B1 (en) * 1993-04-14 2001-05-29 Frank J. Polese Isotropic carbon/copper composites
US5490627A (en) * 1994-06-30 1996-02-13 Hughes Aircraft Company Direct bonding of copper composites to ceramics
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH0878578A (ja) 1994-09-08 1996-03-22 Sanyo Special Steel Co Ltd 放熱基板用材料及びその製造方法
JPH0891836A (ja) * 1994-09-19 1996-04-09 Furukawa Co Ltd 亜酸化銅粉末の製造方法
JP3493844B2 (ja) * 1994-11-15 2004-02-03 住友電気工業株式会社 半導体基板材料とその製造方法及び該基板を用いた半導体装置
JPH0915773A (ja) 1995-06-30 1997-01-17 Fuji Photo Film Co Ltd ハロゲン化銀写真感光材料
JP3426827B2 (ja) 1995-12-25 2003-07-14 京セラ株式会社 半導体装置
JPH09209058A (ja) 1996-01-30 1997-08-12 Kyocera Corp 高熱伝導性複合材料とその製造方法
US5882532A (en) * 1996-05-31 1999-03-16 Hewlett-Packard Company Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding
US6056186A (en) * 1996-06-25 2000-05-02 Brush Wellman Inc. Method for bonding a ceramic to a metal with a copper-containing shim
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
US6074888A (en) * 1998-08-18 2000-06-13 Trw Inc. Method for fabricating semiconductor micro epi-optical components
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
RU2216602C2 (ru) 1998-12-07 2003-11-20 Хитачи, Лтд. Композиционный материал
JP3040768B1 (ja) * 1999-03-01 2000-05-15 株式会社 大阪合金工業所 鋳造欠陥、偏析および酸化物の含有を抑制した銅合金鋳塊の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343935A (ja) * 2001-05-11 2002-11-29 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP4672902B2 (ja) * 2001-05-11 2011-04-20 株式会社三社電機製作所 電力用半導体モジュール
US6579623B2 (en) * 2001-06-13 2003-06-17 Hitachi, Ltd. Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member

Also Published As

Publication number Publication date
KR20010049226A (ko) 2001-06-15
DE60017304T2 (de) 2005-12-22
US6630734B2 (en) 2003-10-07
US20020135061A1 (en) 2002-09-26
EP1036849A3 (en) 2002-09-25
DE60017304D1 (de) 2005-02-17
JP3690171B2 (ja) 2005-08-31
US20020145195A1 (en) 2002-10-10
EP1036849A2 (en) 2000-09-20
US20040031545A1 (en) 2004-02-19
US6611056B2 (en) 2003-08-26
US6646344B1 (en) 2003-11-11
EP1036849B1 (en) 2005-01-12
RU2198949C2 (ru) 2003-02-20

Similar Documents

Publication Publication Date Title
JP3690171B2 (ja) 複合材料とその製造方法及び用途
JP3690278B2 (ja) 複合材料及びその用途
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US7821130B2 (en) Module including a rough solder joint
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US6833617B2 (en) Composite material including copper and cuprous oxide and application thereof
JP2001217363A (ja) 半導体装置とそのヒートシンク
JP2004003023A (ja) 複合材料とその製造方法及び用途
JP3736251B2 (ja) 複合材料とその製造方法
JP2000277953A (ja) セラミックス回路基板
JP3938113B2 (ja) 複合材料及びその用途
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP4277582B2 (ja) 半導体装置
JP2000313905A (ja) 複合材料及び各種用途
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JP2000313904A (ja) 複合材料とその製造方法及び半導体装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2004083964A (ja) 銅系放熱板及びその製造方法
JP2000311972A (ja) 半導体装置
CN1402342A (zh) 复合材料及其应用
JPH08274225A (ja) 半導体部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees