JP4277582B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4277582B2
JP4277582B2 JP2003142825A JP2003142825A JP4277582B2 JP 4277582 B2 JP4277582 B2 JP 4277582B2 JP 2003142825 A JP2003142825 A JP 2003142825A JP 2003142825 A JP2003142825 A JP 2003142825A JP 4277582 B2 JP4277582 B2 JP 4277582B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
copper
copper oxide
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003142825A
Other languages
English (en)
Other versions
JP2004003024A (ja
JP2004003024A5 (ja
Inventor
和孝 岡本
保夫 近藤
典行 渡部
清光 鈴木
輝宜 阿部
泰久 青野
潤也 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003142825A priority Critical patent/JP4277582B2/ja
Publication of JP2004003024A publication Critical patent/JP2004003024A/ja
Publication of JP2004003024A5 publication Critical patent/JP2004003024A5/ja
Application granted granted Critical
Publication of JP4277582B2 publication Critical patent/JP4277582B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【0001】
【発明の属する技術分野】
本発明は、低熱膨張性と高熱伝導性を有する銅複合材料及びそれを用いた放熱板と半導体装置に関する。
【0002】
【従来の技術】
電子デバイスによる電力やエネルギーの変換,制御に関連した技術、特にオン,オフモードで用いられる電力用電子デバイスとその応用技術としての電力変換システムがパワーエレクトロニクスである。
【0003】
電力変換のため、各種のオン,オフ機能を持つ電力用半導体素子が用いられている。この半導体素子としては、pn接合体を内蔵し、一方向のみの導電性をもつ整流ダイオードをはじめ、種々のpn接合の組合せ構造により、サイリスタ,バイボーラトランジスタ,MOSFET等が実用化され、更には絶縁ゲート型バイポーラトランジスタ(IGBT)やゲート信号によりターンオフ機能を併せもつゲートターンオフサイリスタ(GTO)も開発されている。
【0004】
これらの電力用半導体素子は、通電により発熱し、その高容量化,高速化に伴い発熱量も増大する傾向にある。発熱に起因する半導体素子の特性劣化,短寿命化を防止するためには、放熱部を設け、半導体素子及びその近傍での温度上昇を抑制する必要がある。銅は、熱伝導率が393W/m・Kと大きく、かつ低価格であるため、放熱部材として一般に用いられている。しかし、電力用半導体素子を備える半導体装置の放熱部材は、熱膨張率が4.2×10-6/℃ のSiと接合されるため、熱膨張率がこれに近い放熱部材が望まれる。銅は熱膨張率が17×10-6/℃と大きいため、半導体素子との半田接合性は好ましくなく、MoやWといった熱膨張率がSiと近い材料を放熱部材として用いたり、半導体素子と放熱部材の間に設けたりしている。
【0005】
一方、電子回路を一つの半導体チップ上に集積させた集積回路(IC)は、その機能に応じてメモリー,ロジック,マイクロプロセッサ等に分類される。これらは電力用半導体素子に対し、電子用半導体素子と呼ばれる。これらの半導体素子の集積度や演算速度は年々増加し、それに伴い発熱量も増大している。ところで、一般に電子用半導体素子は、外気から遮断して故障や劣化を防止する目的で、パッケージ内に収納されている。この多くは、半導体素子がセラミックスにダイボンディングされ、密封されているセラミックスパッケージ及び樹脂で封止されているプラスチックパッケージである。また、高信頼性,高速化に対応するために、複数個の半導体装置を一つの基板上に搭載したマルチチップモジュール (MCM)も製造されている。
【0006】
プラスチックパッケージは、リードフレームと半導体素子の端子がボンディングワイヤにより接続され、これを樹脂で封止する構造になっている。近年は、半導体素子の発熱量の増大に伴い、リードフレームに熱放散性を持たせたパッケージや熱放散のための放熱板を搭載するパッケージも出現している。熱放散のためには、熱伝導率の大きい銅系のリードフレームや放熱板が多用されているが、
Siとの熱膨張差による不具合が懸念されている。
【0007】
一方、セラミックスパッケージは、配線がプリントされたセラミック基板上に半導体素子が搭載され、金属やセラミックスのキャップで密封する構造を持つ。さらに、セラミック基板にはCu−MoやCu−Wの複合材料あるいはコバール合金などが接合され、放熱板としてして用いられているが、それぞれの材料において低熱膨張化あるいは高熱伝導化とともに加工性の向上,低コストが要求されている。
【0008】
MCMはSi,金属、あるいはセラミックスの基板上に形成された薄膜配線に複数個の半導体素子をベアチップで搭載し、これをセラミックスパッケージに入れ、リッドで封止する構造を持つ。放熱性が要求される場合には、パッケージに放熱板や放熱フィンを設置する。金属製の基板材料として、銅やアルミニウムが使用されており、これらは熱伝導度が高いという長所を持つが、熱膨張係数が大きく半導体素子との整合性が悪い。このため、低信頼性MCMの基板にはSiや窒化アルミニウム(AlN)が用いられている。また、放熱板はセラミックスパッケージと接合されるため、熱膨張率の点でパッケージ材料と整合性が良く、熱伝導率が大きな材料が望まれている。
【0009】
【発明が解決しようとする課題】
以上のように、半導体素子を搭載した半導体装置は、いずれもその動作において熱を発生し、蓄熱されると半導体素子の機能を損ねる恐れがある。このため、発生する熱を外部に放散するための熱伝導性に優れた放熱板が必要となる。放熱板は、直接あるいは絶縁層を介して半導体素子と接合されるため、熱伝導性だけでなく、熱膨張の点でも半導体素子との整合性が要求される。
【0010】
現在用いられている半導体素子は、主にSi及びGaAsである。これらの熱膨張係数は、それぞれ2.6×10-6〜3.6×10-6/℃,5.7×10-6〜6.9×10-6/℃である。これらに近い熱膨張係数をもつ放熱板材料には、従来よりAlN,SiC,Mo,W,Cu−W等が知られているが、これらは単一材料であるため、熱伝達係数と熱伝導率を任意にコントロールする事は困難であるとともに、加工性に乏しくコストが高いという問題がある。
【0011】
最近になって、放熱板材料としてAl−SiCが提案されている。これはAlとSiCの複合材であり、両成分の比率を変えることによって熱伝達係数及び熱伝導率を広範囲にコントロールできるが、加工性が非常に悪く、コストが高いという問題がある。特開平8−78578号公報にはCu−Mo焼結合金、特開平9− 181220 号公報にはCu−W−Ni凝結合金、特開平9−209058号公報にはCu−SiC焼結合金、特開平9−15773号公報にはAl−SiCが提案されている。これらの従来公知の粉末冶金法による複合材は、両成分の比率を変えることによって熱膨張率及び熱伝導率を広範囲にコントロールできるが、強度や塑性加工性が低く、薄板の製造が困難であり、さらに粉末製造に関わるコスト高,製造工程の増加等の問題がある。
【0012】
本発明は、低熱膨張・高熱伝導性で、かつ塑性加工性に優れた複合材料及びそれを用いた半導体装置とその放熱板を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明者らは、種々検討を重ねた結果、高熱伝導性のCuと低熱膨張性のCu2Oを複合化して、かつCu2O を棒状として一方向に配向させて分散させることにより、上記問題点を解決できることを見いだした。
【0014】
本発明は、銅と酸化銅を有する複合材料であって、前記酸化銅は好ましくはアイランド状に分散し、かつ該アイランドの50%以上がアスペクト比が3以上で、その長手方向が一方向に配向することを特徴とする複合材料にある。
【0015】
本発明は、銅と酸化銅を有する複合材料において、前記酸化銅は10〜55体積%でアイランド状に分散し、該アイランドの50%以上がアスペクト比が3〜20で、かつ60%以上のアイランドの長手方向が一方向に配向することを特徴とする複合材料にある。
【0016】
本発明は、銅と酸化銅を有する複合材料において、前記酸化銅は10〜55体積%でアイランド状に分散し、該アイランドの50%以上がアスペクト比が3〜20で、かつ60%以上のアイランドの長手方向が一方向に配向し、さらに室温から300℃の線膨張係数が5×10-6〜17×10-6/℃で熱伝導率が100〜380W/m・Kであることを特徴とする複合材料にある。
【0017】
本発明は、銅と酸化銅を有する複合材料において、前記酸化銅は10〜55体積%でアイランド状に分散し、該アイランドの50%以上がアスペクト比が3〜20で、かつ60%以上のアイランドの長手方向が一方向に配向し、さらに室温から300℃の線膨張係数が好ましくは5×10-6〜17×10-6/℃及び熱伝導率が100〜380W/m・Kであり、また配向方向の熱伝導率が配向方向に直角方向の熱伝導率より高く、その比が1.05〜2.5倍で、その差が好ましくは5〜120W/m・Kでかつ配向方向の室温から300℃における線膨張係数が配向方向に直角方向の線膨張係数よりも大で、好ましくは1.1〜2.0倍であることを特徴とする複合材料にある。
【0018】
本発明は、前記複合材料において、銅中に共晶酸化銅が分散することを特徴とする複合材料にある。また前記複合材料において、その表面に厚さ50μm以下の銅層を有することを特徴とする複合材料にある。
【0019】
本発明は、前記複合材料よりなることを特徴とする半導体装置用放熱板にある。また前記半導体装置用放熱板において、表面にAu,Ni,Pd,Cr,Al,Sn,Sn−Pbのうち少なくとも一つのめっき層を有することを特徴とする半導体装置用放熱板にある。
【0020】
本発明は、放熱板上に搭載された絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0021】
本発明は、放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0022】
本発明は、放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止するとともに、前記放熱板の少なくとも前記素子の接合面に対して反対の面側かが開放されている半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0023】
本発明は、放熱板上に搭載された半導体素子と、外部配線接続用ピンを有し、中央部に前記素子を収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0024】
本発明は、放熱板上に搭載された半導体素子と、外部配線接続用端子を有し、中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0025】
本発明は、放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0026】
本発明は、第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0027】
第一酸化銅の体積分率は10〜55体積%の間で目的とする熱伝導率と線膨張係数にあわせて選択すればよい。また第一酸化銅の形状は一つ一つが独立して存在し、かつ棒状アイランドであり、そのアスペクト比は5以上であればよい。望ましくは、アスペクト比は5〜20程度がよい。さらに80%以上のアイランドの長手方向は一方向に配向していることが望ましく、その配向性のばらつきは10°以内であることがよい。このように銅中に単純に第一酸化銅を分散させるのではなく、その分布形態を制御することにより、熱伝導率と線膨張係数のバランスに優れた複合材料を提供できる。室温から300℃の線膨張係数及び熱伝導率を含有量と加工率によって制御可能であり、また分布形態の制御により配向方向の熱伝導率と配向方向に直角方向の熱伝導率との違いを目的に応じて酸化銅の配向方向の配置を定めることができる。さらに本発明に係わる複合材料は、前記に加えて銅中に共晶酸化銅が分散してもよく、またその表面に厚さ50μm以下の銅層を有してもよい。
【0028】
本発明に係る複合材料は、銅及び酸化銅からなる原料を粉末冶金法もしくは鋳造法で作製した後、熱間で塑性加工し、最後に焼鈍することにより作製される。塑性加工は押出し,圧延,鍛造,スエージング等の方法で断面減少率で50%以上の塑性加工を施すのが好ましい。相対密度は100%とするものである。
【0029】
また本発明に係わる放熱板は、前記複合材料から板厚方向が第一酸化銅の配向方向に平行となるように切出せばよい。これにより放熱板の板厚方向の熱伝導率はそれに直角な方向よりも大きく、かつ放熱板の面内の線膨張係数はそれに直角な方向よりも小さくなる。したがって放熱板は熱放散性が向上し、かつ絶縁基板もしくはチップとの線膨張係数の整合性が向上し、モジュールの高信頼性化が図れる。
【0030】
【発明の実施の形態】
(実施例1)
Cuインゴットを大気中にて溶解した後、30体積%の酸化銅(Cu2O)を添加し溶解した。これを金型鋳造した後、温度900℃で押出しを行った。加工度は断面減少率で50〜90%まで行った。1パス毎の断面減少率は5%とし、割れを防止した。断面減少率が大きくなるに連れて、表1に示す様に線膨張係数及び熱伝導率には異方性が生じる。表1に記したL方向とは、延伸方向であり、C方向とは、L方向と垂直な方向を示し、以下同様の表現を用いる。図1にL方向に平行な断面のミクロ組織と断面減少率の関係を示す。また図2にC方向に平行な断面のミクロ組織と断面減少率の関係を示す。50%が100倍,90%が50倍である。断面減少率が大きくなるに連れて、個々の酸化銅は微細になるとともに、アスペクト比はほとんどが3以上で、大きくなり、またその配向方向は延伸方向に近づいていく。図1に示す90%のものの棒径は20μm以下で、1〜10μmがほとんどである。長さは100μm以上のものが15個であった。この視野は710×480μmである。断面減少率が高くなるにつれて、配向はより顕著となり、L方向の熱伝導率が高くなるが、逆にC方向のそれが低くなり、L方向の線膨張係数が大きくなり、逆にC方向のそれは小さくなる。その結果、L方向の熱伝導率は351W/m・Kまで上昇し、C方向との比率が1.05以上で、最大1.77であった。一方、線膨張係数はC方向で10.4×10-6/℃となった。
【0031】
【表1】
Figure 0004277582
【0032】
(実施例2)
表2にCu−40vol.%Cu2O 組成の線膨張係数と熱伝導率の値を示す。まずCu粉と酸化銅粉を混合した後、冷間プレスして、これを950℃×3時間焼結した後、温度950℃でスエージングを行った。加工度は断面減少率で90%まで行った。図3にL方向に平行な断面の100倍のミクロ組織を示す。その結果、L方向の熱伝導率はC方向のそれより1.75 倍と高く、267W/m・Kまで上昇した。一方、線膨張係数はL方向は大きいがC方向で7.8×10-6/℃と小さくなった。酸化銅の塊となっているものは50μm以下であり、その95%以上は20μm以下である。
【0033】
【表2】
Figure 0004277582
【0034】
(実施例3)
表3にCu−50vol.%Cu2O 組成の線膨張係数と熱伝導率の値を示す。作製方法は実施例2と同様とした。加工度は断面減少率で90%まで行った。図4にL方向に平行な断面の100倍のミクロ組織を示す。その結果、L方向の熱伝導率はC方向のそれより2.22 倍と高く、218W/m・Kまで上昇した。一方、線膨張係数はC方向で6.1×10-6/℃ となった。酸化銅の塊は100μm以下の大きさであり、塊のほとんどは20μm以下である。
【0035】
【表3】
Figure 0004277582
【0036】
(実施例4)
実施例3の素材の延伸方向に垂直な面で切出した複合材料の表面をCuめっきした後、Ni電解めっきした放熱板を得た。このとき放熱板の板厚方向と前記酸化銅の長手方向の配向方向とは平行である。このとき放熱板の板厚方向の熱伝導率は267W/m・K、面内の線膨張係数は7.8×10-6/℃ である。本放熱板は、表面にCuめっきによるCu層があるため、モジュールとしてチップを積層した場合、チップからの熱流は、いったん放熱板の面内でCuめっき層全体に広がり、その後板厚方向に拡散する。
【0037】
以後、本発明の銅複合材料を放熱板とした実施例について述べるが、その組織配向はすべて放熱板の板厚方向がL方向のもので、かつCuめっき層を有するものである。
【0038】
(実施例5)
本発明の銅複合材料を、パワー半導体素子の内、IGBT(Insulated Gate Bipolar Transistor;以下IGBTと略す)モジュールの放熱板(ベース板)に適用した実施例を述べる。
【0039】
図5はモジュール内部の平面図、図6はモジュールの一部の断面図を示す。
【0040】
IGBT素子1014個とダイオード素子1022個は半田201により銅箔202,203を図示していない銀ろう材でAlN板204に接合したAlN基板103に接続される。AlN基板103上にはエミッタ配線104とコレクタ配線105,ゲート配線106の領域が形成されており、IGBT素子101とダイオード素子102は、コレクタ配線105領域に半田付けされる。各素子からは、金属ワイヤ107によってエミッタ配線104に接続される。また、ゲート配線106領域上には抵抗素子108が配置され、IGBT素子101のゲートパッドから金属ワイヤ107によって抵抗素子108に接続される。半導体素子を搭載したAlN基板103の6基板は、半田206によって本発明の係るCu−Cu2O 合金からなるベース材109に接続される。各絶縁基板間は、端子206と樹脂性のケース207が一体になったケースブロック208の端子206とAlN基板103を半田209によって配線する。また、ケース207とベース109はシリコーンゴム系接着剤210によって接続される。ケースブロック208からの端子接続は、主端子が各AlN基板103上でエミッタ端子接続位置110,エミッタセンス端子接続位置111,コレクタ接続端子位置112が各々2箇所、ゲート端子接続位置113が1箇所で接続される。次に、樹脂注入口を持ったケース蓋211から端子全面が被覆されるようシリコーンゲル212を注入し、その後熱硬化型エポキシ樹脂213を全面に注入してモジュールを完成させる。ベース材109は、酸化銅の長手方向がその平板面と平行に図5の左右に配向しているのが好ましい。
【0041】
表4に一般的に使用されるベース材と、本発明のCu−Cu2O 合金材でCu−40体積%Cu2Oの熱膨張係数と熱伝導率を示す。Cu−Cu2Oベース材料を用いた半導体素子は、一般的に使用されるCuベースのモジュールに比べて熱膨張係数が小さく、AlN基板103とベース109を接続する半田209の信頼性を向上させることができる。その一方で、過酷な使用環境下で半田106の信頼性を向上させるために使用されるMoやAl−SiCベースは、Cu−Cu2Oベースを用いた半導体素子に比べて熱膨張係数は小さいが、熱伝導率も小さく、モジュールの熱抵抗が大きくなる問題が生じる。本実施例のCu−Cu2O ベースを搭載したモジュールでは、信頼性(熱疲労試験寿命)はCuベースに比べ5倍以上、熱抵抗は同じベース厚さのモジュールで、Moベースに比べて0.8 倍以下にすることができる。
【0042】
【表4】
Figure 0004277582
【0043】
これらの効果により、モジュールの構造や他の部材の選択の幅を拡げることが可能となる。例えば、図5の実施例では、Cu−Cu2O 合金ベース材はMoベース材に比べて熱伝導率が大きい、言い換えれば熱拡がり性が向上するため、動作時の半導体素子端部と中央部の温度差を小さく抑えられる効果があり、半導体素子を従来モジュールに比べ約1.2 倍に大きくしている。これにより、従来素子では同じ電流量を確保するために、IGBTで30個使用していた構造を24で設計が可能になり、モジュールサイズを小型化することができた。さらに、AlNより熱伝導率が約20%小さいアルミナ基板を絶縁基板に使用することが可能になる。アルミナはAlNに比べ抗折強度が強く、基板サイズを大きくすることができる。また、アルミナ板は熱膨張係数がAlN板に比べ大きく、ベース材料との熱膨張差を小さくできるので、モジュール自身の反り量も小さくすることができる。アルミナ基板の使用により、基板の許容サイズを大きくできるので、1枚当りの搭載できる半導体素子数を多くすることができる。つまり、各絶縁板毎に必須な絶縁確保用の面積や基板間の面積を減らすことができ、モジュールサイズを小さくすることが可能である。
【0044】
図7は、本実施例のモジュール製造過程の模式図を示す。(a)Cu−Cu2O ベース109は、表面がNiめっきされ、ほぼ平坦な状態で入荷される。(b)半導体素子101を半田102により接合したAlN基板103を半田205により接合する。この時ベース109の熱膨張係数が半導体素子とAlN基板の複合体より大きいので、半田の冷却過程でモジュール裏面が凹の形状で反る。(c)ケースブロック208を熱硬化型の接着剤で組立てる工程で、半田接合完了の複合体301に比べケースの熱膨張係数が大きいため、接着剤の冷却過程でモジュール裏面がほぼ平坦になる。(d)モジュール内部にシリコーンゲル212,熱硬化型エポキシ樹脂213を充填すると、樹脂の熱膨張係数が大きいためモジュール裏面が凸の形状で反る。
【0045】
図8に、各工程での裏面反り量の実測結果を示す。本発明のCu−Cu2O ベースを使用すると、反り量は従来のMoベースを使用したモジュールに比べると、約1/3に抑えることができる。また、Cuベースの結果は図示していないが、AlN基板との膨張係数差が大きく(b)の工程で裏面が凹の方向で反り量が大きく、モジュール完成後でも裏面が凹で100μm以上の反りが発生する。本発明のCu−Cu2O べースではモジュールの反り量を小さくすることができるのでモジュールの大型化が可能になる。また、組立工程での反り量と同じく、モジュール実働時の温度変化による反りの変化量も小さいので、モジュールと冷却フィンの間に塗布するグリースの流失をおさえることができる。
【0046】
図9に、本発明のモジュールを適用した電力変換装置の一実施例を示す。パワー半導体装置501は、ヒートシンク511上に放熱性グリース510をはさんで締め付けボルト512により実装され、2レベルインバータを構成した例を示す。一般的にモジュール501は、中間点(B点)を一本の中間点配線503で配線できるように左右を反転させて実装する。コレクタ側配線502とエミッタ側配線504は各々u,v,w相を配線して電源電圧509を供給する。信号線は各IGBTモジュール501〜ゲート配線505,エミッタ補助配線506,コレクタ補助配線507によって構成する。508は負荷である。
【0047】
図10及び図11に、モジュールを実装した場合の締め付け前及び後のモジュール裏面の反り量(グリース厚さ)を示し、(a)が本発明、(b)が従来法のものである。従来知られているAl−SiCベースのモジュールの場合、裏面の凸量が約100μmであるが、モジュールをグリースを塗布して締め付けると、締め付け時にグリースに押されて変形し、逆にモジュールの裏面が凹の状態に変形して中央部でのグリース厚さが厚くなり、接触抵抗が大きくなる。これに対して、本発明のCu−Cu2O ベースの場合、初期の裏面の反り量が約50μmであるが、ベース材の剛性が大きいので、グリースを塗布して締め付けた後のモジュール中央部のグリース厚さを約50μmに抑えられ、従来のAl−SiCベースに比べて半減させることができた。さらにモジュール内でのグリース厚さのばらつきも小さくすることができる。実装時のグリースに押されて変形する問題は、Cu−Cu2O 合金よりも剛性の小さなCuベースモジュールの実装時にも当然発生する問題となり、本発明のCu−Cu2O 合金で対策できる。
【0048】
図に示すように、本発明のCu−Cu2O 合金ベースは従来の高信頼性モジュールで適用されていたMoあるいはAl−SiC等のベース材に比べ熱抵抗,接触熱抵抗を小さくすることができることを説明した。それにより、図9に示すようにモジュールを細密の状態で実装できた。さらに、冷却フィンの冷却効率を下げることができるので電力変換装置の実装面積,体積を小さくすることができる。また、グリース厚さを薄くできる事から、冷却フィンの平坦度の許容範囲を大きく設定できるので、大型フィンでの電力変換装置の組立も可能になる。また、強制空冷等の補助冷却機能をなくすこともでき、この点でも小型化,低騒音化を図ることができる。
【0049】
(実施例6)
実施例1〜4に記載の本発明の銅複合材料を放熱板として図12及び図13に示すICを搭載したプラスチックパッケージに適用した。図12は放熱板内蔵型であり、図13は放熱板露出型である。
【0050】
放熱板は、モールド樹脂の熱膨張係数を考慮して、室温から300℃における熱膨張係数が9×10-6〜14×10-6/℃の範囲となるように、Cu−20〜55体積%Cu2O の範囲内で組成を変えて作製し、機械加工及びNiめっき処理を施して供した。
【0051】
図12でパッケージ構造を説明する。リードフレーム31は、絶縁性ポリイミドテープ32を介して本発明の銅複合材料からなるNiめっきされた放熱板33と接着されている。IC34は放熱板33とはんだにて接合されている。また、Auワイヤ35でIC上のAl電極とリードフレームが接続されている。これらは、リードフレームの一部を除き、エポキシ樹脂,粒径0.5 〜100μmが90重量%以上である球形シリカ製フィラー全体に対して70〜90重量%、および硬化剤を主成分とするモールド樹脂36で封止されている。この樹脂にシリコーンをエポキシ樹脂に対し1〜15重量%含むことが好ましい。図13に示した放熱板露出型のパッケージは、放熱板33がモールド樹脂の外部に露出している点が図12と異なる。
【0052】
上記のようにして実装されたパッケージについて、反りや放熱板とモールド樹脂との接合部分でのクラックの有無を観察した。その結果、モールド樹脂と放熱板との熱膨張差が0.5 ×10-6/℃以下であれば問題がなく、組成的にはCu−20〜35体積%Cu2O が熱伝導率も200W/m・Kと高く、好適であった。放熱板33及びリードフレーム31はいずれも加工方向が図の左右に対応しており、酸化銅が図の左右の方向に伸びたものが好ましい。
【0053】
(実施例7)
図14及び図15は、実施例1〜4に記載の本発明の銅複合材料を放熱板として用い、ICを搭載したセラミックスパッケージの断面図を示す。まず、図14について説明する。IC41はポリイミド系樹脂にてNiめっきされた放熱板42に接合されている。さらに、放熱板42とAl23製のパッケージ43は半田により接合されている。パッケージにはCuによる配線がなされ、かつ配線基板との接続用にピン44が設けられている。IC上のAl電極とパッケージの配線とは、Alワイヤ45で接続されている。これらを封止するために、コバール製のウエルドリング46をパッケージにAgろうで接合し、さらにウエルドリングとコバール製のリッド47をローラー電極を用いて溶接した。図15は、図14のセラミックスパッケージに放熱フィン48を接続したパッケージである。放熱板42及び放熱フィン48のいずれも加工方向が図の上下方向であり、酸化銅が上下に伸びたものが好ましい。
【0054】
(実施例8)
図16及び図17は、TAB(Tape Automated Bonding)技術を適用し、かつ実施例1〜4に記載の本発明の銅複合材料を放熱板に使用したパッケージについて説明する。
【0055】
まず、図16のパッケージについて説明する。IC51は熱伝導性樹脂52を介してNiめっきされた本発明に係る放熱板53を接合されている。ICの端子にはAuバンプ54が形成され、TAB55と接続されており、さらにTABは薄膜配線56を経由してリードフレーム57と接続されている。ICはSiゴム58を挿んで、Al23製のセラミック基板59,フレーム60、およびシーリングガラス61で密封されている。
【0056】
図17は、樹脂で封止したパッケージである。IC65は、Au−Si合金66により、Niめっきされた本発明に係る放熱板67と接合されており、さらに、熱伝導性樹脂68により銅接地板69及びNiめっきされた本発明に係る放熱板70と接続されている。一方、ICの端子は、Auバンプ71でTAB72と接続され、樹脂73にて封止されている。ここで、リードフレーム及び放熱板の一部は、封止樹脂の外部に露出している。また、TABはエポキシ系Agペースト74で銅接地板に固定されている。放熱板53,70はいずれも酸化銅の加工方向が図面の左右,上下及び奥行方向にいずれも対応できるものである。
【0057】
(実施例9)
図18は、実施例1〜4に記載の本発明の銅複合材料を放熱板に適用したMCMの実施例を示す。IC81はAuワイヤ82を用いて、Niめっきされた本発明に係る放熱板83の上に形成された薄膜配線84に接続され、さらに、AuワイヤでAlN製のパッケージ85上に形成されている配線に接続され、外部端子86として取り出されている。IC部は、42合金製のリッド87とパッケージのWメタライズ層の間にAu−Sn製のプリフォーム88を挿んで接合し、密封されている。
【0058】
放熱板83の酸化銅の長手方向は図の上下方向に配向させるのが好ましい。
【0059】
【発明の効果】
本発明によれば、高熱伝導性を有するCu相と低熱膨張性を有するCu2O 相からなる複合組織を有しており、塑性加工によって伸ばされたCu2O 相の方向性を要求する熱膨張係数及び熱伝導率の目的に合わせて制御可能であるため、半導体装置用放熱板として顕著な効果が達成される。
【図面の簡単な説明】
【図1】本発明の実施例1に係る試料No.1のミクロ組織を示す光学顕微鏡写真。
【図2】本発明の実施例1に係る試料No.1のミクロ組織を示す光学顕微鏡写真。
【図3】本発明の実施例2に係る試料No.4のミクロ組織を示す光学顕微鏡写真。
【図4】本発明の実施例3に係る試料No.5のミクロ組織を示す光学顕微鏡写真。
【図5】本発明の実施例5に係るIGBTモジュールの平面図。
【図6】本発明の実施例5に係るIGBTモジュールの断面図。
【図7】本発明の実施例5に係るIGBTモジュールの製造工程の模式図。
【図8】本発明の実施例5に係るIGBTモジュールの各製造工程でのベース反り量。
【図9】本発明の実施例5に係るIGBTモジュールを実装した電力変換装置の平面図及び断面図。
【図10】本発明の実施例5に係るIGBTモジュールを実装した電力変換装置のモジュールの実装前における反り量。
【図11】本発明の実施例5に係るIGBTモジュールを実装した電力変換装置のモジュールの実装後における反り量。
【図12】本発明の実施例6に係る放熱板内蔵型プラスチックパッケージの断面図。
【図13】本発明の実施例6に係る放熱板露出型プラスチックパッケージの断面図。
【図14】本発明の実施例7に係るセラミックパッケージの断面図。
【図15】本発明の実施例7に係る放熱フィン付きセラミックパッケージの断面図。
【図16】本発明の実施例8に係る半導体装置の断面図。
【図17】本発明の実施例8に係る半導体装置の断面図。
【図18】本発明の実施例9に係るMCMの断面図。
【符号の説明】
21…IGBT素子、22…ダイオード、23…コレクタ電極、24…ゲート電極、25…エミッタ電極、26…AlN製絶縁板、27,33,42,53,67,70…放熱板、31,57…リードフレーム、32…絶縁性ポリイミドテープ、34,41,51,65,81…IC、35,82…Auワイヤー、36…モールド樹脂、43,85…パッケージ、44…ピン、45…Alワイヤ、46…ウエルドリング、47,87…リッド、48…放熱フィン、52,68…熱伝導性樹脂、54…Auバンプ、55…TAB、56,84…薄膜配線、58…Siゴム、59…セラミック基板、60…フレーム、61…シーリングガラス、66…Au−Si合金、69…銅接地板、71…Auバンプ、72…TAB、73…樹脂、74…エポキシ系Agペースト、83…放熱基板、86…外部端子、88…プリフォーム、101…IGBT素子、102…ダイオード素子、103…AlN基板、104…エミッタ配線、105…コレクタ配線、106,505…ゲート配線、107…金属ワイヤ、108…抵抗素子、109…底面金属基板、110…エミッタ端子接続位置、111…エミッタセンス端子接続位置、112…コレクタ端子接続位置、113…ゲート端子接続位置、201,205,209…半田、202…半導体素子側銅箔、203…ベース側銅箔、204…AlN板、206…端子、207…ケース、208…ケースブロック、210…シリコンゴム系接着剤、211…ケース蓋、212…シリコンゲル、213…熱硬化型エポキシ樹脂、301…半導体素子からベース材まで接続した複合体、501…パワー半導体装置、502…コレクタ側配線、503…中間点配線、504…エミッタ側配線、506…エミッタ補助配線、507…コレクタ補助配線、508…負荷(モーター)、509…電源、510…放熱性グリース、511…ヒートシンク、512…モジュール締め付けボルト。

Claims (8)

  1. 放熱板上に搭載された絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  2. 放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  3. 請求項2において、前記放熱板の前記素子の接合面に対して反対の面側が前記樹脂に対して開放されていることを特徴とする半導体装置。
  4. 放熱板上に搭載された半導体素子と、外部配線接続用ピン及び中央部に前記素子を収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  5. 放熱板上に搭載された半導体素子と、外部配線接続用端子及び中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  6. 放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  7. 第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は銅と酸化銅を有する複合材料よりなり、前記酸化銅がアイランド状に分散し、前記アイランドの50%以上が、アスペクト比が3以上であり、一方向に配向していることを特徴とする半導体装置。
  8. 請求項1〜7のいずれかにおいて、前記放熱板の表面にAu,Ni,Pd,Cr,Al,Sn,Sn−Pbのうち少なくとも一つのめっき層を有することを特徴とする半導体装置。
JP2003142825A 2003-05-21 2003-05-21 半導体装置 Expired - Lifetime JP4277582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003142825A JP4277582B2 (ja) 2003-05-21 2003-05-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003142825A JP4277582B2 (ja) 2003-05-21 2003-05-21 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP37268399A Division JP3552623B2 (ja) 1999-12-28 1999-12-28 複合材料及びそれを用いた半導体装置用放熱板

Publications (3)

Publication Number Publication Date
JP2004003024A JP2004003024A (ja) 2004-01-08
JP2004003024A5 JP2004003024A5 (ja) 2006-07-20
JP4277582B2 true JP4277582B2 (ja) 2009-06-10

Family

ID=30438136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003142825A Expired - Lifetime JP4277582B2 (ja) 2003-05-21 2003-05-21 半導体装置

Country Status (1)

Country Link
JP (1) JP4277582B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
CN115287491B (zh) * 2022-08-11 2023-08-18 江西博钦纳米材料有限公司 一种AlN和Al2O3混杂增强铜基复合材料及其制备方法

Also Published As

Publication number Publication date
JP2004003024A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3690171B2 (ja) 複合材料とその製造方法及び用途
US9041183B2 (en) Power module packaging with double sided planar interconnection and heat exchangers
US10002821B1 (en) Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP3690278B2 (ja) 複合材料及びその用途
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
JP6199397B2 (ja) 半導体装置およびその製造方法
US8120153B1 (en) High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN108735692B (zh) 半导体装置
US6833617B2 (en) Composite material including copper and cuprous oxide and application thereof
JP5023604B2 (ja) 半導体装置
JP2001217363A (ja) 半導体装置とそのヒートシンク
JP6877600B1 (ja) 半導体装置
JP4277582B2 (ja) 半導体装置
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JP7391957B2 (ja) 半導体装置
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP3736251B2 (ja) 複合材料とその製造方法
JP3938113B2 (ja) 複合材料及びその用途
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2004003023A (ja) 複合材料とその製造方法及び用途
US11450623B2 (en) Semiconductor device
JP2023141693A (ja) 半導体装置
JP2000313905A (ja) 複合材料及び各種用途
CN116072640A (zh) 一种低电感功率模块及其制作方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4