JP2004003023A - 複合材料とその製造方法及び用途 - Google Patents

複合材料とその製造方法及び用途 Download PDF

Info

Publication number
JP2004003023A
JP2004003023A JP2003142820A JP2003142820A JP2004003023A JP 2004003023 A JP2004003023 A JP 2004003023A JP 2003142820 A JP2003142820 A JP 2003142820A JP 2003142820 A JP2003142820 A JP 2003142820A JP 2004003023 A JP2004003023 A JP 2004003023A
Authority
JP
Japan
Prior art keywords
composite material
heat sink
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003142820A
Other languages
English (en)
Inventor
Noriyuki Watabe
渡部 典行
Kazutaka Okamoto
岡本 和孝
Yasuo Kondo
近藤 保夫
Teruyoshi Abe
阿部 輝宜
Yasuhisa Aono
青野 泰久
Junya Kaneda
金田 潤也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003142820A priority Critical patent/JP2004003023A/ja
Publication of JP2004003023A publication Critical patent/JP2004003023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)

Abstract

【課題】塑性加工性の優れた銅複合材料及びその製造方法並びに半導体装置の放熱基板とそれを適用した半導体装置を提供する。
【解決手段】金属と、無機化合物との複合材料よりなり、無機化合物は粒状又は棒状に形成されており、特に第一酸化銅(CuO)を10〜55体積%含み、残部が銅 (Cu)であり、室温から300℃における熱膨張係数が5×10−6〜17× 10−6/℃で、熱伝導率が100〜380W/m・kである銅複合材料であり、溶解,鋳造,加工の一連のプロセスにより製造することができ、半導体装置の放熱板に適用することができるものである。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、新規な複合材料に係り、特に低熱膨張性と高熱伝導性を有する銅複合材料とその製造方法及びそれを用いた半導体装置等の各種用途に関する。
【0002】
【従来の技術】
電子デバイスによる電力やエネルギーの変換,制御に関連した技術、特にオン,オフモードで用いられる電力用電子デバイスとその応用技術としての電力変換システムがパワーエレクトロニクスである。
【0003】
電力変換のため、各種のオン,オフ機能を持つ電力用半導体素子が用いられている。この半導体素子としては、pn接合体を内蔵し、一方向のみの導電性をもつ整流ダイオードをはじめ、種々のpn接合の組合せ構造により、サイリスタ,バイボーラトランジスタ,MOSFET等が実用化され、更には絶縁ゲート型バイポーラトランジスタ(IGBT)やゲート信号によりターンオフ機能を併せもつゲートターンオフサイリスタ(GTO)も開発されている。
【0004】
これらの電力用半導体素子は、通電により発熱し、その高容量化,高速化に伴い発熱量も増大する傾向にある。発熱に起因する半導体素子の特性劣化,短寿命化を防止するためには、放熱部を設け、半導体素子及びその近傍での温度上昇を抑制する必要がある。銅は、熱伝導率が393W/m・kと大きく、かつ低価格であるため、放熱部材として一般に用いられている。しかし、電力用半導体素子を備える半導体装置の放熱部材は、熱膨張率が4.2×10−6/℃のSiと接合されるため、熱膨張率がこれに近い放熱部材が望まれる。銅は熱膨張率が17×10−6/℃と大きいため、半導体素子との半田接合性は好ましくなく、MoやWといった熱膨張率がSiと近い材料を放熱部材として用いたり、半導体素子と放熱部材の間に設けたりしている。
【0005】
一方、電子回路を一つの半導体チップ上に集積させた集積回路(IC)は、その機能に応じてメモリー,ロジック,マイクロプロセッサ等に分類される。これらは電力用半導体素子に対し、電子用半導体素子と呼ばれる。これらの半導体素子の集積度や演算速度は年々増加し、それに伴い発熱量も増大している。ところで、一般に電子用半導体素子は、外気から遮断して故障や劣化を防止する目的で、パッケージ内に収納されている。この多くは、半導体素子がセラミックスにダイボンディングされ、密封されているセラミックスパッケージ及び樹脂で封止されているプラスチックパッケージである。また、高信頼性,高速化に対応するために、複数個の半導体装置を一つの基板上に搭載したマルチチップモジュール (MCM)も製造されている。
【0006】
プラスチックパッケージは、リードフレームと半導体素子の端子がボンディングワイヤにより接続され、これを樹脂で封止する構造になっている。近年は、半導体素子の発熱量の増大に伴い、リードフレームに熱放散性を持たせたパッケージや熱放散のための放熱板を搭載するパッケージも出現している。熱放散のためには、熱伝導率の大きい銅系のリードフレームや放熱板が多用されているが、
Siとの熱膨張差による不具合が懸念されている。
【0007】
一方、セラミックスパッケージは、配線がプリントされたセラミック基板上に半導体素子が搭載され、金属やセラミックスのキャップで密封する構造を持つ。さらに、セラミック基板にはCuーMoやCuーWの複合材料あるいはコバール合金などが接合され、放熱板としてして用いられているが、それぞれの材料において低熱膨張化あるいは高熱伝導化とともに加工性の向上,低コストが要求されている。
【0008】
MCMはSi,金属、あるいはセラミックスの基板上に形成された薄膜配線に複数個の半導体素子をベアチップで搭載し、これをセラミックスパッケージに入れ、リッドで封止する構造を持つ。放熱性が要求される場合には、パッケージに放熱板や放熱フィンを設置する。金属製の基板材料として、銅やアルミニウムが使用されており、これらは熱伝導度が高いという長所を持つが、熱膨張係数が大きく半導体素子との整合性が悪い。このため、低信頼性MCMの基板にはSiや窒化アルミニウム(AIN)が用いられている。また、放熱板はセラミックスパッケージと接合されるため、熱膨張率の点でパッケージ材料と整合性が良く、熱伝導率の大きな材料が望まれている。
【0009】
【発明が解決しようとする課題】
以上のように、半導体素子を搭載した半導体装置は、いずれもその動作において熱を発生し、蓄熱されると半導体素子の機能を損ねる恐れがある。このため、発生する熱を外部に放散するための熱伝導性に優れた放熱板が必要となる。放熱板は、直接あるいは絶縁層を介して半導体素子と接合されるため、熱伝導性だけでなく、熱膨張の点でも半導体素子との整合性が要求される。
【0010】
現在用いられている半導体素子は、主にSi及びGaASである。これらの熱膨張係数は、それぞれ2.6×10−6〜3.6×10−6/℃,5.7×10−6
6.9×10−6/℃である。これらに近い熱膨張係数をもつ放熱板材料には、従来よりAlN,SiC,Mo,W,Cu−W等が知られているが、これらは単一材料であるため、熱伝達係数と熱伝導率を任意にコントロールする事は困難であるとともに、加工性に乏しくコストが高いという問題がある。
【0011】
最近になって、放熱板材料としてAl−SiCが提案されている。これはAlとSiCの複合材であり、両成分の比率を変えることによって熱伝達係数及び熱伝導率を広範囲にコントロールできるが、加工性が非常に悪く、コストが高いという問題がある。特開平8−78578号公報にはCuーMo焼結合金、特開平9−  181220号公報にはCu−W−Ni凝結合金、特開平9−209058号公報にはCu−SiC焼結合金、特開平9−15773号公報にはAl−SiCが提案されている。これらの従来公知の粉末冶金法による複合材は、両成分の比率を変えることによって熱膨張率及び熱伝導率を広範囲にコントロールできるが、強度や塑性加工性が低く、薄板の製造が困難であり、さらに粉末製造に関わるコスト高,製造工程の増加等の問題がある。
【0012】
本発明は、塑性加工性に優れた複合材料及びその製造方法とそれを用いた半導体装置とその放熱板並びに静電吸着装置とその誘電体板を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明者らは、種々検討を重ねた結果、高熱伝導性のCuとそれより低熱膨張性のCuOを溶解法を用いて複合化してそれぞれ分散させることにより、上記問題点を解決できることを見いだした。
【0014】
本発明は、金属と好ましくは該金属よりも熱膨張係数が小さい無機化合物を有する複合材料において、前記化合物は粒径100μm以上の粒子が1mm四方当り5個以下、好ましくは2個以下、最も好ましくは零及び残りの大部分が好ましくは粒径50μm以下、好ましくは20μm以下の粒状に形成されていることを特徴とする。
【0015】
本発明は、前記化合物は棒状の幹に粒子状の枝が形成されたデンドライト状に形成されていることを特徴とする。
【0016】
本発明は、金属と無機化合物とを有する複合材料において、前記化合物は大部分が直径20μm以下の棒状に形成されていることを特徴とする。前述の粒子は粒径5〜50μmが好ましく、また全体の1〜10%が粒径1μm以下の微細粒子を形成しているのが好ましい。
【0017】
本発明は、金属と無機化合物とを有する複合材料において、一方の方向、好ましくは凝固方向の熱膨張係数又は熱伝導率がその方向に対して直角又は垂直の方向よりも大きい値を有し、前者が1.01〜1.3倍、好ましくは1.1〜1.3倍、後者が1.1〜3.0倍、好ましくは1.2〜2.5倍であることを特徴とする。本発明に係る複合材料は銅と酸化銅とを有する複合材料において特に好ましいものである。
【0018】
本発明は、金属と直径が5〜30μmである棒状の無機化合物とを有する複合材料であり、好ましくは前記無機化合物はその全体に対して、断面の面積率で
90%以上が直径5〜30μmである棒状であることを特徴とする。本発明は、銅と酸化銅とを有する鋳造材又は焼結材よりなり、塑性加工されていることを特徴とする。
【0019】
本発明は、銅,酸化銅と不可避的不純物を有する複合材料において、前記酸化銅は10〜55体積%でデンドライトを形成し、かつ室温から300℃の線膨張係数が5×10−6〜17×10−6/℃及び室温の熱伝導率が100〜380W/m・kであり、異方性を有することを特徴とする。
【0020】
本発明は、銅,酸化銅好ましくは第一酸化銅(CuO)と不可避的不純物を有する複合材料において、前記酸化銅は好ましくは10〜55体積%有し、一方向に配向した棒状であり、かつ室温から300℃の線膨張係数が5×10−6
17×10−6/℃及び室温の熱伝導率が100〜380W/m・kであり、さらに配向方向の熱伝導率が配向方向に直角方向の熱伝導率より高く、好ましくはその差が5〜100W/m・kであることを特徴とする。
【0021】
本発明は、金属と該金属に対して共晶組織を形成する無機化合物とを溶解し凝固する製造方法にあり、特に銅と酸化銅を有する複合材料の製造方法において、銅または銅及び酸化銅を原料とし、酸素分圧が10−2Pa〜10Paの雰囲気中で溶解後鋳造する工程と、800℃〜1050℃で熱処理する工程及び冷間もしくは熱間で塑性加工する工程を含むことが好ましい。
【0022】
本発明は、前述に記載の複合材料よりなることを特徴とする半導体装置用放熱板にある。また、その表面にNiめっき層を有することを特徴とする半導体装置用放熱板にある。
【0023】
本発明は、放熱板上に搭載された絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0024】
本発明は、放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0025】
本発明は、放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止するとともに、前記放熱板の少なくとも前記素子の接合面に対して反対の面側かが開放されている半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0026】
本発明は、放熱板上に搭載された半導体素子と、外部配線接続用ピンを有し、中央部に前記素子を収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0027】
本発明は、放熱板上に搭載された半導体素子と、外部配線接続用端子を有し、中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0028】
本発明は、放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0029】
本発明は、第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0030】
本発明は、前述に記載の複合材料よりなることを特徴とする静電吸着装置用誘電体板にある。
【0031】
本発明は、電極層に電圧を印加することにより前記電極層上に接合された誘電体板と物体との間に静電吸引力を生じさせて前記誘電体板の表面に前記物体を固定する静電吸着装置において、前記誘電体板は前述に記載の誘電体板よりなることを特徴とする。
【0032】
即ち、本発明に係る複合材料は金属として電気伝導率の高いAu,Ag,Cu,Alが用いられ、特にCuは高融点で高強度を有する点で最も優れている。また、無機化合物として前述のようにベースの金属に対して極端に硬さの異なる従来のSiC,Al等の化合物ではなく、比較的硬度の低い粒子で、室温から300℃の範囲での平均線膨張係数が10×10−6/℃以下、より好ましくは7×10−6/℃以下のものがよい。無機化合物としては、酸化銅,酸化錫,酸化鉛,酸化ニッケルが考えられる。特に、延性のある酸化銅が塑性加工性に富むので好ましい。
【0033】
本発明に係る複合材料の製造方法は、銅及び酸化銅からなる原料を溶解,鋳造する工程と、800℃〜1050℃で熱処理する工程及び冷間もしくは熱間で塑性加工する工程を含むことを特徴とする。
【0034】
また、本発明に係る複合材料の製造方法は、銅または銅及び酸化銅からなる原料を10−2Pa〜10Paの酸素分圧下で溶解,鋳造する工程と、800℃〜1050℃で熱処理する工程及び冷間もしくは熱間で塑性加工する工程を含むことを特徴とする。
【0035】
原料として用いる酸化銅は第一酸化銅(CuO)または第二酸化銅(CuO)のいずれでもよい。溶解,鋳造時の酸素分圧は10−2Pa〜10Paがよく、特に10−1Pa〜10Paが好ましい。また原料の配合組成,酸素分圧及び凝固時の冷却速度等を変えることにより、複合材料のCu相とCuO相の比率や、CuO相の大きさ,形状を制御できる。CuO相の比率は、10〜55体積%の範囲がよい。特にCuO相が55体積%以上になると、熱伝導率が低下と特性のバラツキを招くため、半導体装置の放熱板に不適となる。またCuO相の形状は、凝固時に形成されたデンドライト形状が好ましい。これはデンドライトでは樹枝が複雑に入り組んでいるため、熱膨張が大きいCu相の膨張を熱膨張が小さいCuO相がピニングするためである。凝固時に形成されるデンドライト樹枝部は、原料の配合組成または酸素分圧を変えることにより、Cu相の場合、CuO相の場合及びCuO相の場合に制御できる。また共晶反応により
Cu相中に粒状で微細なCuO相を分散させ、強度向上を図ることが可能である。さらに鋳造後、800℃〜1050℃で熱処理することにより、CuO相の大きさ及び形状を制御できる。また上述の熱処理により凝固時に形成された
CuOを内部酸化法を用いてCuOに変態させることも可能である。すなわちCuOはCuと共存する場合、高温においては(1)式によりCuOに変態する方が熱的に安定であることを利用している。
【0036】
2Cu+CuO→Cu+CuO               …(1)
(1)式が平衡に到達するためには所定の時間を要するが、例えば熱処理温度が900℃の場合には、3時間程度で十分である。また前記熱処理によりCu相中に共晶反応で生成した微細なCuO相の大きさ及び形状を制御できる。
【0037】
溶解方法は普通鋳造のほか、一方向凝固法や薄板連続鋳造法などいずれの方法でもよい。普通鋳造では、デンドライトが等方的に形成されるため、複合材料は等方化される。また、一方向凝固法では、Cu相とCuO相が一方向に配向することにより、複合材料に異方性を付与できる。さらに薄板連続鋳造法では、凝固速度が速いため、デンドライトが微細となり、さらにデンドライトは板厚方向に配向し、薄板複合材料に異方性が付与できるとともに、製造コストの削減が可能となる。
【0038】
さらに本発明の複合材料は、構成するCu相及びCuO相の硬さが低く、延性に富むため、圧延,鍛造などの冷間または熱間加工が可能であり、鋳造または熱処理後に必要に応じて施される。加工を付与することにより、複合材料に異方性が発現するほか、強度向上を図ることが出来る。特に冷間または熱間加工により、CuO相は加工方向に伸ばされて配向し、その伸ばされた方向とそれに直角の方向とに熱特性,機械的特性に異方性が出現する。この時、伸ばされた配向方向の熱伝導率は配向方向に直角方向の熱伝導率より高く、その差が5〜100W/m・kとなる。
【0039】
【発明の実施の形態】
(実施例1)
【0040】
【表1】
Figure 2004003023
【0041】
銅と純度2NのCuO粉末を表1に示す比率で調合した原料を大気溶解後に鋳造した複合材料に関して、線膨張係数,熱伝導率及び硬さを測定した。熱膨張係数は、標準試料をSiOとし、押し棒式測定装置を用いて室温から300℃の温度範囲で測定した。また熱伝導率はレーザーフラッシュ法により測定した。その結果を表1に併記した。また、得られた試料No.3のミクロ組織(100倍)を図1に示す。視野は72×95μmである。図に示す様に酸化銅はデンドライト状に形成されており、更に粒径10〜50μmの粒状のものが大部分で、径
100μmの塊のものが1個見られる。また、径が30μm以下で長さが50
μm以上の棒状とデンドライト状のものが約10個であり、更に基地に0.2μm以下の粒状のものが前述の棒状及びデンドライト状に形成した部分から0.5μm程度の幅の非形成帯があり、その部分を除いて分散しており、またそれが糸状に連らなったものも形成されている。
【0042】
熱膨張係数及び熱伝導率は、表1より明らかなように、CuとCuOの組成比を調整することによって、広範囲にわたって変化しており、放熱板に求められる熱的特性に制御できることがわかった。
【0043】
一方、ミクロ組織は図1より明らかなように、CuOはデンドライトを形成し、Cu相とCuO相が均一に分散した緻密な組織となっている。なお、写真中の白い部分がCu相、黒い部分がCuO相である。
【0044】
硬さ測定の結果、Cu相はHv75〜80、CuOがHv210〜230の硬さであった。また、機械加工性を旋盤及びドリル加工で評価した結果、加工性は非常に良好であり、形状付与が容易であることがわかった。
【0045】
(実施例2)
【0046】
【表2】
Figure 2004003023
【0047】
一方向凝固法を用いて、銅と純度3NのCuO粉末を表2に示す比率で調合した原料を、種々の酸素分圧下で溶解後に鋳造し、複合材料を作製した。酸素分圧10−2Paの雰囲気下で溶解後に鋳造した試料No.7のミクロ組織(100倍)を図2に示す。写真から明らかなように、CuO相はデンドライトを形成し、さらに粒径5〜50μmの粒状のものが大部分である。また、径が30μm以下で長さ50μm以上の直線状に連らなった棒状及びデンドライト状のものが約
16個形成された組織となっている。粒径100μm以上の塊が1個見られる。基地にはほとんどが粒径0.2μm以下のもの、またそれが糸状になって互いに網目状に連らなったものも形成されている。その基地での微細なCuO粒子の形成は図1と同様に非形成帯がある。
【0048】
また、酸素分圧10Paの雰囲気下で溶解後に鋳造した試料No.8のミクロ組織(100倍)を図3に示す。写真から明らかなように、CuO相はデンドライトを形成し、さらに一方向に配向した組織となっており、さらに原料及び酸素分圧を変化させることにより、CuO相の形状及び密度を制御できることがわかった。図に示す様に粒径5〜30μmの粒状のもの、径が30μm以下,長さ50μm以上の棒状及びデンドライト状のものが約33個形成されている。最も長いもので約200μmである。基地には図1及び図2と同様に粒径0.2μm以下の微細な粒子は前述の粒状,棒状,デンドライト状の形成周辺には図1と同様の非形成帯があり、本実施例ではこれらが全体に形成されているので、微細粒子の形成は少なくなっている。
【0049】
表2に、上記2種類の複合材料の線膨張係数及び熱伝導率の測定結果を示す。その結果、いずれの複合材料においても、線膨張係数と熱伝導率に異方性が認められた。縦方向は鋳物の凝固方向であり、横方向は凝固方向に水平な方向である。熱膨張係数はCuOの含有量が30vol%以上になると縦方向が横方向より若干大きくなる。また、熱伝導率は縦方向が横方向よりも1.1倍以上大きくなる。
【0050】
なお、原料溶湯中に酸素ガスをバブリングすることによっても、雰囲気ガスとして酸素を用いた場合と同様の結果が得られた。
【0051】
(実施例3)
【0052】
【表3】
Figure 2004003023
【0053】
前述の試料No.8を900℃において90%の加工度まで熱間加工した結果、加工性は健全であり、本発明の複合材料は、塑性加工性に優れることが判明した。図4は表3に示す試料No.9のミクロ組織(100倍)である。鋳造ままのものに比較して配向性が顕著となり、またCuO相は塑性加工方向に伸ばされ一方向に伸長し、かつ1から20の範囲でアスペクト比を有する組織となった。棒径は20μm以下で、1〜10μmがほとんどである。また、長さが100μm以上のものは約15個である。更に、鋳造時の0.2μm以下の微細粒子は2〜5μm程度の粒子に成長して消失している。また表3に併記するように、上記試料No.9の線膨張係数及び熱伝導率には、いっそう顕著な異方性が認められた。特に、熱伝導率は棒状に沿った縦方向が横方向の1.22倍の値を示した。また、熱膨張係数は縦方向が横方向よりも若干大きくなっている。
【0054】
(実施例4)
【0055】
【表4】
Figure 2004003023
【0056】
上記の試料No.9を900℃にて3時間熱処理した表4に示す試料No.10のミクロ組織(100倍)を図5に示す。熱処理によりCuO相は塑性加工方向に伸ばされ、配向性を有したままほとんどが棒径5〜30μmに粗大化していた。長さ100μm以上のものが約50個となり、熱処理前より連らなっている。また、微細粒子は粒径2〜5μmの粒子となって消失している。また表4に併記するように、その線膨張係数及び熱伝導率は、試料No.9よりも異方性が小さくなった分、熱伝導率が各方向で上昇し、加工またはその後の熱処理による組織制御により、線膨張係数及び熱伝導率の異方性を制御できた。縦方向の熱伝導率は横方向のそれの1.11倍であった。
【0057】
(実施例5)
原料粉として、粒径75μm以下の電解Cu粉,粒径1〜2μmのCuO粉末を用い、Cu粉末とCuO粉末をCu−55体積%CuOの組成比で550g調合した後、スチールボールを入れたVミキサー中で10時間混合した。混合粉末を直径80mmの金型に注入し、600kg/cmの圧力で冷間プレスして直径80mm×22mmの予備成形体を得た。その後、予備成形体をアルゴンガス雰囲気中で975℃×3時間の焼結を行った。次いで、得られた焼結体を800℃に加熱して200トンプレスで鍛練比1.8まで鍛造した後500℃で軟化焼鈍し、組織観察,熱伝達係数及び熱伝導率の測定に供した。
【0058】
鍛造材は、側面に多少の耳割れが観察されたが、それ以外の部分は健全であり、本発明の銅複合材料は、塑性加工性に優れることが判明した。
【0059】
鍛造材の鍛伸方向に平行な面のミクロ組織(300倍)を観察した結果、Cu相及びCuO相は、変形して鍛伸方向に配向しているが、クラック等の欠陥は認められない。CuO粒子は95%以上が連らなった塊となり、塑性加工によって伸ばされた方向に延ばされていた。
【0060】
表5は、レーザーフラッシュ法による熱伝導率の測定結果を示すが、鍛造しない焼結ままの状態では、熱伝導率の異方性は認められない。しかし、鍛造することによって異方性が生じ、Cu相及びCuO相の配向方向(鍛伸方向)に対して平行なL方向の熱伝導率は、それに直角なC方向(鍛造方向)の2倍以上の値を示している。また、室温から300℃までの熱膨張係数を測定した結果、異方性が認められる。
【0061】
【表5】
Figure 2004003023
【0062】
(実施例6)
本発明の銅複合材料を、パワー半導体素子の内、IGBT(nsulatedateipolarransistor;以下IGBTと略す)モジュールの放熱板(ベース板)に適用した実施例を述べる。
【0063】
図6はモジュール内部の平面図、図7はモジュールの一部の断面図を示す。
【0064】
IGBT素子1014個とダイオード素子1022個は半田201により銅箔202,203を図示していない銀ろう材でAlN板204に接合したAlN基板103に接続される。AlN基板103上にはエミッタ配線104とコレクタ配線105,ゲート配線106の領域が形成されており、IGBT素子101とダイオード素子102は、コレクタ配線105領域に半田付けされる。各素子からは、金属ワイヤ107によってエミッタ配線104に接続される。また、ゲート配線106領域上には抵抗素子108が配置され、IGBT素子101のゲートパッドから金属ワイヤ107によって抵抗素子108に接続される。半導体素子を搭載したAlN基板103の6基板は、半田205によって本発明に係る
Cu−CuO合金からなるベース材109に接続される。各絶縁基板間は、端子206と樹脂性のケース207が一体になったケースブロック208の端子
206とAlN基板103を半田209によって配線する。また、ケース207とベース109はシリコンゴム系接着剤210によって接続される。ケースブロック208の端子接続は、主端子が各AlN基板103上でエミッタ端子接続位置110,エミッタセンス端子接続位置111,コレクタ接続端子位置112が各々2箇所、ゲート端子接続位置113が1箇所で接続される。次に、樹脂注入口を持ったケース蓋211から端子全面が被覆されるようシリコンゲル212を注入し、その後熱硬化型エポキシ樹脂213を全面に注入してモジュールを完成させる。
【0065】
【表6】
Figure 2004003023
【0066】
表6に一般的に使用されるベース材と、本発明の実施例1〜5で得られるCu−CuO合金材でCuー30体積%CuOの熱膨張係数と熱伝導率を示す。Cu−CuOベース材料を用いた半導体素子は、一般的に使用されるCuベースのモジュールに比べて熱膨張係数が小さく、AlN基板103とベース109を接続する半田209の信頼性を向上させることができる。その一方で、過酷な使用環境下で半田の信頼性を向上させるために使用されるMoやAl−SiCベースは、Cu−CuOベースを用いた半導体素子に比べて熱膨張係数は小さいが、熱伝導率も小さく、モジュールの熱抵抗が大きくなる問題が生じる。本実施例のCu−CuOベースを搭載したモジュールでは、信頼性(熱疲労試験寿命)はCuベースに比べ5倍以上、熱抵抗は同じベース厚さのモジュールで、Moベースに比べて0.8倍以下にすることができる。
【0067】
これらの効果により、モジュールの構造や他の部材の選択の幅を拡げることが可能となる。例えば、図6の実施例では、Cu−CuO合金ベース材はMoベース材に比べて熱伝導率が大きい、言い換えれば熱拡がり性が向上するため,動作時の半導体素子端部と中央部の温度差を小さく抑えられる効果があり、半導体素子を従来モジュールに比べ約1.2倍に大きくしている。これにより、従来素子では同じ電流量を確保するために、IGBTで30個使用していた構造を24で設計が可能になり、モジュールサイズを小型化することができた。さらに、
AlNより熱伝導率が約20%小さいアルミナ基板を絶縁基板に使用することが可能になる。アルミナはAlNに比べ抗折強度が強く、基板サイズを大きくすることができる。また、アルミナ板は熱膨張係数がAlN板に比べ大きく、ベース材料との熱膨張差を小さくできるので、モジュール自身の反り量も小さくすることができる。アルミナ基板の使用により、基板の許容サイズを大きくできるので、1枚当りの搭載できる半導体素子数を多くすることができる。つまり、各絶縁板毎に必須な絶縁確保用の面積や基板間の面積を減らすことができ、モジュールサイズを小さくすることが可能である。
【0068】
図8は、本実施例のモジュール製造過程の模式図を示す。(a)Cu−CuOからなるベース材109は、表面がNiめっきされ、ほぼ平坦な状態で入荷される。(b)半導体素子であるIGBT素子101を半田により接合したAlN基板103を半田205により接合する。この時ベース材109の熱膨張係数が半導体素子とAlN基板の複合体より大きいので、半田の冷却過程でモジュール裏面が凹の形状で反る。(C)ケースブロック208を熱硬化型の接着剤で組立てる工程で、半田接合完了の複合体301に比べケースの熱膨張係数が大きいため、接着剤の冷却過程でモジュール裏面がほぼ平坦になる。(d)モジュール内部にシリコンゲル212,熱硬化型エポキシ樹脂213を充填すると、樹脂の熱膨張係数が大きいためモジュール裏面が凸の形状で反る。
【0069】
図9に、各工程での裏面反り量の実測結果を示す。本発明のCu−CuOベースを使用すると、反り量は従来のMoベースを使用したモジュールに比べると、約1/3に抑えることができる。また、Cuベースの結果は図示していないが、AlN基板との膨張係数差が大きく(b)の工程で裏面が凹の方向で反り量が大きく、モジュール完成後でも裏面が凹で100μm以上の反りが発生する。本発明のCu−CuOベースではモジュールの反り量を小さくすることができるのでモジュールの大型化が可能になる。また、組立工程での反り量と同じく、モジュール実働時の温度変化による反りの変化量も小さいので、モジュールと冷却フィンの間に塗布するグリースの流失をおさえることができる。
【0070】
図10に、本発明のモジュールを適用した電力変換装置の一実施例を示す。モジュール501は、ヒートシンク511上に放熱性グリース510をはさんで締め付けボルト512により実装され、2レベルインバータを構成した例を示す。一般的にパワー半導体装置のモジュール501は、中間点(B点)を一本の中間点配線503で配線できるように左右を反転させて実装する。コレクタ側配線
502とエミッタ側配線504は各々u,v,w相を配線して電源509を供給する。信号線は各IGBTのモジュール501〜ゲート配線505,エミッタ補助配線506,コレクタ補助配線507によって構成する。508は負荷である。
【0071】
図11及び図12に、モジュールを実装した場合の締め付け前及び後のモジュール裏面の反り量(グリース厚さ)を示し、(a)が本発明の実施例1〜4に示したCu−CuO合金を用いたもの、(b)が従来法のものである。従来知られているAl−SiCベースのモジュールの場合、裏面の凸量が約100μmであるが、モジュールをグリースを塗布して締め付けると、締め付け時にグリースに押されて変形し、逆にモジュールの裏面が凹の状態に変形して中央部でのグリース厚さが厚くなり、接触抵抗が大きくなる。これに対して、本発明のCu−
30体積%CuOベースの場合、初期の裏面の反り量が約50μmであるが、ベース材の剛性が大きいので、グリースを塗布して締め付けた後のモジュール中央部のグリース厚さを約50μmに抑えられ、従来のAl−SiCベースに比べて半減させることができた。さらにモジュール内でのグリース厚さのばらつきも小さくすることができる。実装時のグリースに押されて変形する問題は、Cu−CuO合金よりも剛性の小さなCuベースモジュールの実装時にも当然発生する問題となり、本発明のCu−CuO合金で対策できる。
【0072】
図に示すように、本発明のCu−CuO合金ベースは従来の高信頼性モジュールで適用されていたMoあるいはAl−SiC等のベース材に比べ熱抵抗,接触熱抵抗を小さくすることができることを説明した。それにより、図10に示すようにモジュールを細密の状態で実装できた。さらに、冷却フィンの冷却効率を下げることができるので電力変換装置の実装面積,体積を小さくすることができる。また、グリース厚さを薄くできることから、冷却フィンの平坦度の許容範囲を大きく設定できるので、大型フィンでの電力変換装置の組立も可能になる。また、強制空冷等の補助冷却機能をなくすこともでき、この点でも小型化,低騒音化を図ることができる。
【0073】
(実施例7)
実施例1〜5に記載の本発明の銅ー酸化銅合金からなる複合材料を放熱板として図13及び図14に示すICを搭載したプラスチックパッケージに適用した。図13は放熱板内蔵型であり、図14は放熱板露出型である。
【0074】
放熱板は、モールド樹脂の熱膨張係数を考慮して、室温から300℃における熱膨張係数が9×10−6〜14×10−6/℃の範囲となるように、Cu−20〜55体積%CuOの範囲内で組成を変えて作製し、機械加工及びNiめっき処理を施して供した。
【0075】
図13でパッケージ構造を説明する。リードフレーム31は、絶縁性ポリイミドテープ32を介して本発明の銅複合材料からなるNiめっきされた放熱板33と接着されている。IC34は放熱板33とはんだにて接合されている。また、Auワイヤ35でIC上のAl電極とリードフレームが接続されている。これらは、リードフレームの一部を除き、エポキシ樹脂,シリカ製フィラー、および硬化剤を主成分とするモールド樹脂36で封止されている。図14に示した放熱板露出型のパッケージは、放熱板33がモールド樹脂の外部に露出している点が図13と異なる。
【0076】
上記のようにして実装されたパッケージについて、反りや放熱板とモールド樹脂との接合部分でのクラックの有無を観察した。その結果、モールド樹脂と放熱板との熱膨張差が0.5×10−6/℃以下であれば問題がなく、組成的にはCu−20〜35体積%CuOが熱伝導率も200W/m・kと高く、好適であった。
【0077】
(実施例8)
図15及び図16は、実施例1〜5に記載の本発明の銅複合材料を放熱板として用い、ICを搭載したセラミックスパッケージの断面図を示す。まず、図15について説明する。IC41はポリイミド系樹脂にてNiめっきされた放熱板
42に接合されている。さらに、放熱板42とAl製のパッケージ43ははんだにより接合されている。パッケージにはCuによる配線がなされ、かつ配線基板との接続用にピン44が設けられている。IC上のAl電極とパッケージの配線とは、Alワイヤ45で接続されている。これらを封止するために、コバール製のウエルドリング46をパッケージにAgろうで接合し、さらにウエルドリングとコバール製のリッド47をローラー電極を用いて溶接した。図16は、図15のセラミックスパッケージに放熱フィン48を接続したパッケージである。(実施例9)
図17及び図18は、TAB(Tape Automated Bonding)技術を適用し、かつ実施例1〜4に記載の本発明の銅複合材料を放熱板に使用したパッケージについて説明する。
【0078】
まず、図17のパッケージについて説明する。IC51は熱伝導性樹脂52を介してNiめっきされた本発明に係る放熱板53を接合されている。ICの端子にはAuバンプ54が形成され、TAB55と接続されており、さらにTABは薄膜配線56を経由してリードフレーム57と接続されている。ICはSiゴム58を挿んで、Al製のセラミック基板59,フレーム60、およびシーリングガラス61で密封されている。
【0079】
図18は、樹脂で封止したパッケージである。IC65は、Au−Si合金
66により、Niめっきされた本発明に係る放熱板67と接合されており、さらに、熱伝導性樹脂68により銅接地板69及びNiめっきされた本発明に係る放熱板70と接続されている。一方、ICの端子は、Auバンプ71でTAB72と接続され、樹脂73にて封止されている。ここで、リードフレーム及び放熱板の一部は、封止樹脂の外部に露出している。また、TABはエポキシ系Agペースト74で銅接地板に固定されている。
【0080】
(実施例10)
図19は、実施例1〜4に記載の本発明の銅複合材料を放熱板に適用したMCMの実施例を示す。IC81はAuワイヤ82を用いて、Niめっきされた本発明に係る放熱板83の上に形成された薄膜配線84に接続され、さらに、AuワイヤでAlN製のパッケージ85上に形成されている配線に接続され、外部端子
86として取り出されている。IC部は、42合金製のリッド87とパッケージのWメタライズ層の間にAu−Sn製のプリフォーム88を挿んで接合し、密封されている。
【0081】
(実施例11)
図20は、本発明の複合材料を誘電体板に使用した静電吸着装置の断面図である。
【0082】
本静電吸着装置は、図20に示すように、真空処理室95内部の減圧雰囲気中で導体または半導体からなる加工物90に加工を施すスパッタリング装置のチャックとして使用可能である。本静電吸着装置の電極94に直流電源装置91からの電圧(500V程度)を印加すると、誘電体板92の表面に加工物90を吸着させることができる。本実施例に用いた誘電体板は実施例1〜4に記載の銅−酸化銅合金からなる複合材料を用いた。
【0083】
さて、実際のスパッタリングに際しては、本静電吸着装置に加工物90を装着した後、ガス排気口97に連結された排気ポンプを駆動することによって、真空処理室95の内部圧力が1×10−3Pa程度になるまで真空排気する。その後、ガス導入口96に取り付けられたバルブを開放することによって、真空処理室
95の内部に反応ガス(アルゴンガス等)を10SCCM程度導入する。このときの真空処理室95の内部圧力は2×10−2Pa程度である。
【0084】
その後、本静電吸着装置の電極94の高周波電源13から約4kWの高周波電力(13.56MHz)を供給することによって、本静電吸着装置の電極94と他の電極(不図示)との間にプラズマを生成させる。この場合、高周波印加電圧
DC及びVPPは、2kV及び4kVである。なお、本静電吸着装置の電極94と高周波電源93との間に挿入されているマッチングボックス98は、高周波電力がプラズマに効率的に供給されるように真空処理室95側とのインピーダンス整合をとるためのものである。
【0085】
このスパッタリング装置を実際に使用した結果、加工中に加工物90の温度は450℃程度まで達したが、本静電吸着装置の誘電体板92には、異物発生の原因となる割れ等は認められなかった。このことは、本静電吸着装置の使用が、加工の信頼性向上に有用であることを意味する。
【0086】
なお、スパッタリング装置のほか、減圧雰囲気で導体または半導体(例えば、シリコン基板)からなる加工物に加工を施す加工装置(いわゆる、減圧中加工装置)、例えば、化学的気相蒸着装置,物理的蒸着装置,ミリング装置,エッチング装置,イオン注入装置等のチャックとして本静電吸着装置を使用しても、加工の信頼性の向上という同様の効果が達成されることは言うまでもない。
【0087】
本実施例によれば、静電吸着装置の誘電体板の絶縁破壊強度を低下させることなく、その耐熱性を向上させることができる。従って、本発明に係る静電吸着装置を減圧中加工装置のチャックとして利用すれば、誘電体板の割れ等に起因する異物の発生を低減することができる。
【0088】
【発明の効果】
本発明の銅複合材料は、塑性加工性に優れ、特に高熱伝導性を有するCu相と低熱膨張性を有するCuO相からなる複合材料、両者の特性をCu相及びCuO相の含有量を調整することにより、熱膨張係数及び熱伝導率が制御可能であるため、半導体装置等に搭載される放熱板として広範囲にわたって適用が可能である。
【図面の簡単な説明】
【図1】本発明の実施例1に係る試料のミクロ組織を示す光学顕微鏡写真。
【図2】本発明の実施例2に係る試料のミクロ組織を示す光学顕微鏡写真。
【図3】本発明の実施例2に係る試料のミクロ組織を示す光学顕微鏡写真。
【図4】本発明の実施例3に係る試料のミクロ組織を示す光学顕微鏡写真。
【図5】本発明の実施例4に係る試料のミクロ組織を示す光学顕微鏡写真。
【図6】本発明の実施例6に係るIGBTモジュールの平面図。
【図7】本発明の実施例6に係るIGBTモジュールの断面図。
【図8】本発明の実施例6に係るIGBTモジュールの製造工程の模式図。
【図9】本発明の実施例6に係るIGBTモジュールの各製造工程でのベース反り量を示すグラフ。
【図10】本発明の実施例6に係るIGBTモジュールを実装した電力変換装置の平面図及び断面図。
【図11】本発明の実施例6に係るIGBTモジュールを実装した電力変換装置のモジュールの実装前における反り量を示すグラフ。
【図12】本発明の実施例6に係るIGBTモジュールを実装した電力変換装置のモジュールの実装後における反り量を示すグラフ。
【図13】本発明の実施例7に係る放熱板内蔵型プラスチックパッケージの断面図。
【図14】本発明の実施例7に係る放熱板露出型プラスチックパッケージの断面図。
【図15】本発明の実施例8に係るセラミックパッケージの断面図。
【図16】本発明の実施例8に係る放熱フィン付きセラミックパッケージの断面図。
【図17】本発明の実施例9に係る半導体装置の断面図。
【図18】本発明の実施例9に係る半導体装置の断面図。
【図19】本発明の実施例10に係るMCMの断面図。
【図20】本発明の実施例11に係る静電吸着装置の断面図。
【符号の説明】
21…IGBT素子、22…ダイオード、23…コレクタ電極、24…ゲート電極、25…エミッタ電極、26…AlN製絶縁板、27,33,42,53,67,70…放熱板、31,57…リードフレーム、32…絶縁性ポリイミドテープ、34,41,51,65,81…IC、35,82…Auワイヤ、36…モールド樹脂、43,85…パッケージ、44…ピン、45…Alワイヤ、46…ウエルドリング、47…リッド、48…放熱フィン、52,68…熱伝導性樹脂、54,71…Auバンプ、55,72…TAB、56…薄膜配線、58…Siゴム、59…セラミック基板、60…フレーム、61…シーリングガラス、66…Au−Si合金、69…銅接地板、73…樹脂、74…エポキシ系Agペースト、83…放熱基板、84…薄膜配線、86…外部端子、87…リッド、
88…プリフォーム、90…加工物、91…直流電源装置、92…誘電体板、
93…高周波電源、94…電極、95…真空処理室、96…ガス導入口、97…ガス排気口、98…マッチングボックス、101…IGBT素子、102…ダイオード素子、103…AlN基板、104…エミッタ配線、105…コレクタ配線、106…ゲート配線、107…金属ワイヤ、108…抵抗素子、109…ベース材、110…エミッタ端子接続位置、111…エミッタセンス端子接続位置、112…コレクタ端子接続位置、113…ゲート端子接続位置、201,205,209…半田、202…半導体素子側銅箔、203…ベース側銅箔、204…AlN板、206…端子、207…ケース、208…ケースブロック、210…シリコンゴム系接着剤、211…ケース蓋、212…シリコンゲル、213…熱硬化型エポキシ樹脂、301…半導体素子からベース材まで接続した複合体、
501…モジュール、502…コレクタ側配線、503…中間点配線、504…エミッタ側配線、505…ゲート配線、506…エミッタ補助配線、507…コレクタ補助配線、508…負荷(モーター)、509…電源、510…放熱性グリース、511…ヒートシンク、512…モジュール締め付けボルト。

Claims (22)

  1. 金属と無機化合物とを有する複合材料において、前記化合物は粒径100μm以上の粒子が1mm四方当り5個以下及び残りの大部分が粒径50μm以下の粒状に形成されていることを特徴とする複合材料。
  2. 金属と無機化合物とを有する複合材料において、前記化合物は大部分が粒径
    50μm以下の粒状及び直径30μm以下の棒状に形成されていることを特徴とする複合材料。
  3. 金属と無機化合物とを有する複合材料において、前記化合物は大部分が直径
    20μm以下の棒状に形成されていることを特徴とする複合材料。
  4. 請求項1〜3のいずれかにおいて、前記化合物は全体の1〜10%が粒径1
    μm以下の微細粒子を形成していることを特徴とする複合材料。
  5. 金属と無機化合物とを有する複合材料において、一方の方向の熱膨張係数又は熱伝導率が前記方向に対して直角の方向よりも大きい値を有し、前者が1.01〜1.3倍、後者が1.1〜3.0倍であることを特徴とする複合材料。
  6. 銅と酸化銅10〜55体積%とを有する複合材料において、室温から300℃の線膨張係数が5×10−6〜17×10−6/℃及び室温の熱伝導率が100〜
    380W/m・kであり、異方性を有することを特徴とする複合材料。
  7. 銅と酸化銅とを有し、該酸化銅は大部分が一方向に配向した棒状であり、室温から300℃の線膨張係数が5×10−6〜17×10−6/℃及び室温の熱伝導率が100〜380W/m・kであり、さらに配向方向の熱伝導率が配向方向に直角方向の熱伝導率より高く、両者の差が5〜100W/m・kであることを特徴とする複合材料。
  8. 請求項5〜7のいずれかにおいて、前記無機化合物は粒状及び棒状を有し、該棒状が一方向に配列していることを特徴とする複合材料。
  9. 請求項8において、鋳造材又は焼結材からなることを特徴とする複合材料の製造方法。
  10. 請求項9において、前記鋳造材又は焼結材が塑性加工されていることを特徴とする複合材料。
  11. 銅及び酸化銅とを有し、酸素分圧が10−2Pa〜10Paの雰囲気中で溶解後鋳造する工程及び冷間もしくは熱間で塑性加工する工程を含むことを特徴とする複合材料の製造方法。
  12. 請求項1〜10のいずれかに記載の複合材料よりなることを特徴とする半導体装置用放熱板。
  13. 請求項12において、表面にNiめっき層を有することを特徴とする半導体装置用放熱板。
  14. 放熱板上に搭載された絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  15. 放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレ−ムと、該リードフレ−ムと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  16. 放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止するとともに、前記放熱板の少なくとも前記素子の接合面に対して反対の面側かが開放されている半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  17. 放熱板上に搭載された半導体素子と、外部配線接続用ピンを有し、中央部に前記素子を収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  18. 放熱板上に搭載された半導体素子と、外部配線接続用端子を有し、中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  19. 放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  20. 第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は請求項12または13に記載の放熱板よりなることを特徴とする半導体装置。
  21. 請求項1〜10のいずれかに記載の複合材料よりなることを特徴とする静電吸着装置用誘電体板。
  22. 電極層に電圧を印加することにより前記電極層上に接合された誘電体板と物体との間に静電吸引力を生じさせて前記誘電体板の表面に前記物体を固定する静電吸着装置において、前記誘電体板は請求項21に記載の誘電体板よりなることを特徴とする静電吸着装置。
JP2003142820A 2003-05-21 2003-05-21 複合材料とその製造方法及び用途 Pending JP2004003023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003142820A JP2004003023A (ja) 2003-05-21 2003-05-21 複合材料とその製造方法及び用途

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003142820A JP2004003023A (ja) 2003-05-21 2003-05-21 複合材料とその製造方法及び用途

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000009969A Division JP3736251B2 (ja) 2000-01-13 2000-01-13 複合材料とその製造方法

Publications (1)

Publication Number Publication Date
JP2004003023A true JP2004003023A (ja) 2004-01-08

Family

ID=30438135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003142820A Pending JP2004003023A (ja) 2003-05-21 2003-05-21 複合材料とその製造方法及び用途

Country Status (1)

Country Link
JP (1) JP2004003023A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006120803A1 (ja) * 2005-05-10 2006-11-16 Sumitomo Precision Products Co., Ltd 高熱伝導複合材料とその製造方法
JP2011176049A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体素子の実装構造
WO2013011668A1 (ja) 2011-07-15 2013-01-24 日本軽金属株式会社 放熱基板用複合材料、及びその製造方法
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006120803A1 (ja) * 2005-05-10 2006-11-16 Sumitomo Precision Products Co., Ltd 高熱伝導複合材料とその製造方法
JP5288441B2 (ja) * 2005-05-10 2013-09-11 住友精密工業株式会社 高熱伝導複合材料とその製造方法
JP2011176049A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体素子の実装構造
WO2013011668A1 (ja) 2011-07-15 2013-01-24 日本軽金属株式会社 放熱基板用複合材料、及びその製造方法
US8945466B2 (en) 2011-07-15 2015-02-03 Nippon Light Metal Company, Ltd. Composite material for heat dissipating plate and method of production of same
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Similar Documents

Publication Publication Date Title
JP3690171B2 (ja) 複合材料とその製造方法及び用途
JP3690278B2 (ja) 複合材料及びその用途
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6833617B2 (en) Composite material including copper and cuprous oxide and application thereof
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JP2001217363A (ja) 半導体装置とそのヒートシンク
JP2004003023A (ja) 複合材料とその製造方法及び用途
JP3736251B2 (ja) 複合材料とその製造方法
JP3451979B2 (ja) 半導体装置
JP3938113B2 (ja) 複合材料及びその用途
JP2000277953A (ja) セラミックス回路基板
JP4277582B2 (ja) 半導体装置
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JP2000313905A (ja) 複合材料及び各種用途
JP2000311972A (ja) 半導体装置
JP2000313904A (ja) 複合材料とその製造方法及び半導体装置
CN1402342A (zh) 复合材料及其应用
JP2001223307A (ja) ヒートシンク及びその製造方法
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste
JP2001181756A (ja) 複合材料とその製造方法及び用途

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060420