CN116072640A - 一种低电感功率模块及其制作方法 - Google Patents

一种低电感功率模块及其制作方法 Download PDF

Info

Publication number
CN116072640A
CN116072640A CN202211680946.8A CN202211680946A CN116072640A CN 116072640 A CN116072640 A CN 116072640A CN 202211680946 A CN202211680946 A CN 202211680946A CN 116072640 A CN116072640 A CN 116072640A
Authority
CN
China
Prior art keywords
layer
power
power module
power element
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211680946.8A
Other languages
English (en)
Inventor
闫海东
吴新科
盛况
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202211680946.8A priority Critical patent/CN116072640A/zh
Publication of CN116072640A publication Critical patent/CN116072640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种低电感功率模块及其制作方法。所述低电感功率模块包括倒装的功率元件，以及上基板、下基板和底部冷却结构，下基板顶面设有介电层，介电层上设有布线铜层，所述功率元件的源极焊盘、漏极焊盘和门极焊盘对应贴装在布线铜层上，所述功率元件的源极焊盘、漏极焊盘和门极焊盘上设有用于与布线铜层烧结为一体的第一烧结焊料层。本发明采用一种倒装烧结焊料的工艺将功率元件的源极，漏极和门极与基板布线铜层进行直接键合，从而实现双面冷却功率模块结构，改善耐高温可靠性，并且，键合线的消除对电感的降低和散热效率的提高起了显著作用。

Description

一种低电感功率模块及其制作方法
技术领域
本发明涉及功率模块技术领域，特别是涉及一种低电感功率模块及其制作方法。
背景技术
由于具有高开关频率、低导通电阻、高击穿电场等优点，氮化镓(GaN)高电子迁移率晶体管(HEMT)在交直流电能转换、微波放大、光伏逆变、新能源汽车以及航空航天等电力电子领域应用优势凸显。相比于传统硅基器件，GaN器件在更高功率密度的应用场景下易使器件的结温过高电子迁移速率下降，从而降低器件性能甚至烧毁芯片，同时GaN功率模块传统的封装结构也存在杂散电感较大导致电压尖峰，开关损耗等亟待解决的问题。与SiC功率器件相比，GaN功率器件的工作温度可达300℃以上，开关频率可高达1MHz(10倍于SiC功率器件)。目前，GaN功率模块向着高集成化方向发展，功率密度和热流密度也随之变大，用于Si/SiC基器件/模块的传统引线键合封装型式已难以满足GaN功率模块低杂散电感和高散热性能的要求。
传统氮化镓功率模块通常是由陶瓷覆铜基板、高温焊料、GaN器件、键合线、散热器、驱动电路以及塑封外壳等集成在一起的。但考虑到GaN的高温、高频的应用场景，引入键合线和功率回路带来的杂散电感问题不容忽视，且芯片互连层材料也会随着工作循环而产生热蠕变疲劳失效，严重影响了GaN功率模块的高频开关特性和耐高温可靠性。基于自身具有电磁屏蔽特性且能灵活布线的绝缘金属基板，采用倒装烧结的GaN功率模块在增大电流横截面积的同时给GaN功率器件提供了双向散热路径，键合线的去除缩短了整个功率回路，显著降低了寄生电感，提升了功率转换密度。
传统封装方案具有工艺简易且成熟度高，结构简单易于布局，制造成本低等优点，但主要存在以下缺点：
目前，GaN功率模块中常用金基焊料和高铅焊料来实现芯片底部与基板，键合线与源极、漏极、栅极的互连。然而GaN功率模块通常对工作温度要求更高，长时间的热循环下会造成连接界面开裂，产生的热蠕变疲劳损伤会降低模块整体可靠性，传统合金焊料己难以满足GaN功率模块的高温应用需求。同时，键合线工艺会额外引入寄生电感并增大互连路径，对于开关频率高达兆赫兹的GaN芯片，由于引线引起的内部寄生振荡会更严重而导致芯片直接失效，另外，更是限制了GaN功率模块双面散热结构的实现，难以及时将GaN芯片产生的热量传递出去，热量的累积会使结温快速升高以至于芯片失效、互连层质量等可靠性问题发生。
发明内容
鉴于传统GaN功率模块的引线键合形式会引入较大杂散电感，降低功率密度影响模块整体性能，以及互连层材料高温下热蠕变疲劳等可靠性问题。本专利基于一种倒装烧结银工艺将芯片的源极，漏极和门极与基板布线铜层进行直接键合，旨在消除键合线和增大GaN芯片散热面积，从而降低GaN功率模块内部热机械应力和实现高频应用下稳定的工作性能。
一种低电感功率模块，包括倒装的功率元件，所述功率元件包括底部镀银层及设于底部镀银层上的源极焊盘、漏极焊盘和门极焊盘，装配时，功率元件倒装使底部镀银层向上，所述低电感功率模块还包括：
上基板，设于功率元件的底部镀银层一侧，兼作顶部冷却结构；
下基板，顶面设有介电层，介电层上设有布线铜层，所述功率元件的源极焊盘、漏极焊盘和门极焊盘对应贴装在布线铜层上，所述功率元件的源极焊盘、漏极焊盘和门极焊盘上设有用于与布线铜层烧结为一体的第一烧结焊料层，所述布线铜层的一侧还焊接有若干针座连接器；
底部冷却结构，包括设于所述下基板底面的散热器。
本发明这种功率模块的结构可以适用于不同类型的功率元件，都可以起到降低模块回路寄生电感的作用。优选的，所述功率元件为GaN功率芯片、SiC功率器件、硅基IGBT、GTO或硅基MOSFET。
优选的，上基板和下基板分别取自以下一种：陶瓷覆铜基板、金属绝缘基板、金刚石/石墨烯复合导热基板。上基板和下基板可以选择同一种材料，比如可以都选择陶瓷覆铜基板。
优选的，所述上基板位于与功率元件对应的位置设有用于与所述功率元件的底部镀银层烧结为一体的第二烧结焊料层。
更优选的，第一烧结焊料层和第二烧结焊料层分别取自以下一种：烧结银、烧结铜、烧结铜-银复合材料、金基焊料。最优选的，两者都选择烧结银，烧结银对增强热/电导率，降低热蠕变疲劳失效风险具有更好的技术效果。
散热器用于提高散热效率。优选的，所述散热器包括安装底板和设有安装底板一侧的散热翅片，安装底板未设置散热翅片的一侧通过导热硅脂层与所述下基板连接。
优选的，每个低电感功率模块上设有若干个所述功率元件，各功率元件设于同一块所述下基板上。比如，每个低电感功率模块上设有2个、4、或8个所述功率元件，也可以更多，具体可以根据需要进行调整。
优选的，第一烧结焊料层的厚度为10～100微米。
本发明又提供了所述低电感功率模块的制作方法，包括以下步骤：
(1)将功率元件的底部与上基板贴装；
(2)将功率元件通过源极焊盘、漏极焊盘和门极焊盘上的第一烧结焊料层与所述下基板上的布线铜层烧结为一体，
(3)在布线铜层的一侧焊接上针座连接器，
(4)使用导热硅脂将所述下基板与散热器互连。
优选的，步骤(2)中，采用微米/纳米烧结银膏通过印刷、喷印、点胶或转印膜贴片的方式在功率元件的源极焊盘、漏极焊盘和门极焊盘上预烧结第一烧结焊料层；烧结温度为200～250℃，烧结压力小于10Mpa，烧结时间小于5分钟。
本发明采用一种倒装烧结焊料的工艺将功率元件的源极，漏极和门极与基板布线铜层进行直接键合，从而实现双面冷却功率模块结构，改善耐高温可靠性，并且，键合线的消除对电感的降低和散热效率的提高起了显著作用。
附图说明
图1为功率元件与上基板上下互连层示意图。
图2为单个功率元件的结构示意图。
图3为下基板的结构示意图。
图4为功率元件与下基板装配布局结构示意图。
图5为功率元件、上基板和下基板组装结构示意图。
图6为散热器结构示意图。
图7为装配后的功率模块的结构示意图。
其中，1-上基板，2-上基板烧结焊料层，3-功率元件，4-芯片倒装烧结焊料层，5-布线铜层，6-针座连接器，7-针座连接器焊料层，8-介电层，9-下基板，10-导热硅脂层，11-散热器，12-源极焊盘，13-漏极焊盘，14-门极焊盘，15-底部镀银层。
具体实施方式
如图1～7所示，一种低电感功率模块，包括倒装的功率元件3，功率元件3包括底部镀银层15及设于底部镀银层15上的源极焊盘12、漏极焊盘13和门极焊盘14，本发明这种功率模块的结构可以适用于不同类型的功率元件，都可以起到降低模块回路寄生电感的作用，比如，所述功率元件为GaN功率芯片、SiC功率器件、硅基IGBT、GTO或硅基MOSFET。具体装配时，功率元件3倒装使底部镀银层15向上。
本申请低电感功率模块还包括上基板1和下基板9。上基板1在装配时位于倒装的功率元件3的上方，也就是底部镀银层15一侧，并且，上基板1还可以兼作顶部冷却结构，起到冷却作用。下基板9在装配时位于倒装的功率元件3的下方，也就是源极焊盘12、漏极焊盘13和门极焊盘14一侧。
下基板9顶面设有介电层8，介电层8上设有布线铜层5，功率元件3的源极焊盘12、漏极焊盘13和门极焊盘14对应贴装在布线铜层5上，功率元件3的源极焊盘12、漏极焊盘13和门极焊盘14上设有用于与布线铜层5烧结为一体的芯片倒装烧结焊料层4(即第一烧结焊料层)。芯片倒装烧结焊料层4用于焊接，所以具体厚度以能够保证焊接牢固为准，另外，芯片倒装烧结焊料层4还起到增强热/电导率，以及降低热蠕变疲劳失效风险的作用。在优选的实施方式中，该芯片倒装烧结焊料层4的厚度为10～100微米。
布线铜层5的一侧还焊接有若干针座连接器6，针座连接器6便于与驱动回路互连。图中所示实施方式中针座连接器6为3个。焊接针座连接器6前，先在布线铜层5的相应位置印刷一层针座连接器焊料层7，然后再将各针座连接器6贴装布线铜层5上的相应位置，再焊接固定。
上基板1和下基板9分别取自以下一种：陶瓷覆铜基板、金属绝缘基板、金刚石/石墨烯复合导热基板。上基板1和下基板9可以选择同一种材料，比如可以都选择陶瓷覆铜基板。
上基板1位于与功率元件3对应的位置设有用于与功率元件3的底部镀银层15烧结为一体的上基板烧结焊料层2(即第二烧结焊料层)。
芯片倒装烧结焊料层4(即第一烧结焊料层)和上基板烧结焊料层2(即第二烧结焊料层)分别取自以下一种：烧结银、烧结铜、烧结铜-银复合材料、金基焊料。在优选的实施方式中，两者都选择烧结银，烧结银对增强热/电导率，降低热蠕变疲劳失效风险具有更好的技术效果。
下基板9的底面一侧还设有底部冷却结构，底部冷却结构包括散热器11。散热器11用于提高散热效率。在优选的实施方式中，散热器11包括安装底板和设有安装底板一侧的散热翅片，安装底板未设置散热翅片的一侧通过导热硅脂层10与下基板9连接。
每个低电感功率模块上设有若干个功率元件3，各功率元件3设于同一块下基板9上。比如，每个低电感功率模块上设有2个、4、或8个所述功率元件，也可以更多，具体可以根据需要进行调整。
本发明低电感功率模块的总体制作方法如下：
(1)将功率元件的底部与上基板贴装；
(2)采用微米/纳米烧结银膏通过印刷、喷印、点胶或转印膜贴片的方式在功率元件的源极焊盘、漏极焊盘和门极焊盘上预烧结第一烧结焊料层；将功率元件通过源极焊盘、漏极焊盘和门极焊盘上的第一烧结焊料层与所述下基板上的布线铜层烧结为一体，烧结温度为200～250℃，烧结压力小于10Mpa，烧结时间小于5分钟，
(3)在布线铜层的一侧焊接上针座连接器，
(4)使用导热硅脂将所述下基板与散热器互连。
下面以倒装烧结银的低感双面冷却GaN功率模块为例，给出具体的制作步骤，具体如下：
步骤一：作为上基板的陶瓷覆铜基板对应铜层采用电镀银表面处理方式使陶瓷覆铜基板自带一层镀银层，银的镀层厚度为2微米。GaN功率芯片自带芯片底部镀银层。采用钢网印刷方式，在作为上基板的陶瓷覆铜基板对应镀银层(陶瓷覆铜基板表面自带的镀银层)上预制60微米陶瓷覆铜基板烧结银层，在100℃、10MPa条件下预烧结5分钟，将GaN功率芯片与作为上基板的陶瓷覆铜基板烧结为一体，制作出顶部冷却结构。
步骤二：采用低温烧结银膜贴片的方式，在GaN功率芯片源极焊盘、漏极焊盘和门极焊盘表面预制40微米的后续可与布线铜层进行烧结的芯片倒装烧结银层(作为芯片倒装烧结焊料层)；
步骤三：预烧结后，使用钢网定位，将GaN功率芯片源极焊盘、漏极焊盘和门极焊盘精准贴装在布线铜层的对应位置上，在250℃、烧结压力10MPa、烧结时间5分钟的条件下获得GaN功率模块；
步骤四：采用钢网印刷方式，在布线铜层相应位置上印刷一层10微米的针座连接器焊料层，并将三个针座连接器分别贴装布线铜层上的相应位置，利用超声焊接方法将针座连接器焊接在布线铜层上；
步骤五：对金属基板(作为下基板)底面和散热器表面进行清洁处理，去除油污，选用80目的尼龙丝网，硬度为70左右的橡胶刮刀，在散热器表面涂覆一层80微米导热硅脂层，将金属基板底面和散热器互连，最终采用塑封或硅胶灌封方法对模块进行封装，形成双面冷却GaN功率模块。

Claims (10)

1.一种低电感功率模块，包括倒装的功率元件，所述功率元件包括底部镀银层及设于底部镀银层上的源极焊盘、漏极焊盘和门极焊盘，装配时，功率元件倒装使底部镀银层向上，其特征在于，所述低电感功率模块还包括：
上基板，设于功率元件的底部镀银层一侧，兼作顶部冷却结构；
下基板，顶面设有介电层，介电层上设有布线铜层，所述功率元件的源极焊盘、漏极焊盘和门极焊盘对应贴装在布线铜层上，所述功率元件的源极焊盘、漏极焊盘和门极焊盘上设有用于与布线铜层烧结为一体的第一烧结焊料层，所述布线铜层的一侧还焊接有若干针座连接器；
底部冷却结构，包括设于所述下基板底面的散热器。
2.根据权利要求1所述低电感功率模块，其特征在于，所述功率元件为GaN功率芯片、SiC功率器件、硅基IGBT、GTO或硅基MOSFET。
3.根据权利要求1所述低电感功率模块，其特征在于，上基板和下基板分别取自以下一种：陶瓷覆铜基板、金属绝缘基板、金刚石/石墨烯复合导热基板。
4.根据权利要求1所述低电感功率模块，其特征在于，所述上基板位于与功率元件对应的位置设有用于与所述功率元件的底部镀银层烧结为一体的第二烧结焊料层。
5.根据权利要求4所述低电感功率模块，其特征在于，第一烧结焊料层和第二烧结焊料层分别取自以下一种：烧结银、烧结铜、烧结铜-银复合材料、金基焊料。
6.根据权利要求1所述低电感功率模块，其特征在于，所述散热器包括安装底板和设有安装底板一侧的散热翅片，安装底板未设置散热翅片的一侧通过导热硅脂层与所述下基板连接。
7.根据权利要求1所述低电感功率模块，其特征在于，每个低电感功率模块上设有若干个所述功率元件，各功率元件设于同一块所述下基板上。
8.根据权利要求1所述低电感功率模块，其特征在于，第一烧结焊料层的厚度为10～100微米。
9.权利要求1～8任一所述低电感功率模块的制作方法，其特征在于，包括以下步骤：
(1)将功率元件的底部与上基板贴装；
(2)将功率元件通过源极焊盘、漏极焊盘和门极焊盘上的第一烧结焊料层与所述下基板上的布线铜层烧结为一体，
(3)在布线铜层的一侧焊接上针座连接器，
(4)使用导热硅脂将所述下基板与散热器互连。
10.根据权利要求9所述制作方法，其特征在于，步骤(2)中，采用微米/纳米烧结银膏通过印刷、喷印、点胶或转印膜贴片的方式在功率元件的源极焊盘、漏极焊盘和门极焊盘上预烧结第一烧结焊料层；烧结温度为200～250℃，烧结压力小于10Mpa，烧结时间小于5分钟。
CN202211680946.8A 2022-12-26 2022-12-26 一种低电感功率模块及其制作方法 Pending CN116072640A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211680946.8A CN116072640A (zh) 2022-12-26 2022-12-26 一种低电感功率模块及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211680946.8A CN116072640A (zh) 2022-12-26 2022-12-26 一种低电感功率模块及其制作方法

Publications (1)

Publication Number Publication Date
CN116072640A true CN116072640A (zh) 2023-05-05

Family

ID=86181316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211680946.8A Pending CN116072640A (zh) 2022-12-26 2022-12-26 一种低电感功率模块及其制作方法

Country Status (1)

Country Link
CN (1) CN116072640A (zh)

Similar Documents

Publication Publication Date Title
TWI588919B (zh) 半導體封裝結構及其製造方法
CN102593081B (zh) 包括散热器的半导体器件
CN106997871B (zh) 一种功率模块的封装结构
US20100078784A1 (en) Device including a power semiconductor chip
US7232710B2 (en) Method of making cascaded die mountings with springs-loaded contact-bond options
JP6041262B2 (ja) 半導体モジュール
JP5023604B2 (ja) 半導体装置
JP6084367B2 (ja) 半導体装置
US9275938B1 (en) Low profile high temperature double sided flip chip power packaging
JP2008258547A (ja) 半導体装置およびその製造方法
JP2013197560A (ja) パワー半導体モジュール
CN113130455A (zh) 一种高热可靠性的多单元功率集成模块及其加工工艺
US6930385B2 (en) Cascaded die mountings with spring-loaded contact-bond options
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
US11915986B2 (en) Ceramic semiconductor device package with copper tungsten conductive layers
CN116072640A (zh) 一种低电感功率模块及其制作方法
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP4797492B2 (ja) 半導体装置
JP2018116960A (ja) 電力用半導体装置
JP4277582B2 (ja) 半導体装置
KR101897304B1 (ko) 파워 모듈
JP7404726B2 (ja) 半導体装置
CN219998213U (zh) 功率半导体模块
CN219917162U (zh) 功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination