CN212587507U - 采用多芯片堆叠结构的功率分立器件 - Google Patents

采用多芯片堆叠结构的功率分立器件 Download PDF

Info

Publication number
CN212587507U
CN212587507U CN202021335170.2U CN202021335170U CN212587507U CN 212587507 U CN212587507 U CN 212587507U CN 202021335170 U CN202021335170 U CN 202021335170U CN 212587507 U CN212587507 U CN 212587507U
Authority
CN
China
Prior art keywords
chip
heat dissipation
substrate
chips
discrete device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021335170.2U
Other languages
English (en)
Inventor
杨伊杰
蒋卫娟
缑娟
孙炎权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co ltd
Original Assignee
Huayi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co ltd filed Critical Huayi Microelectronics Co ltd
Priority to CN202021335170.2U priority Critical patent/CN212587507U/zh
Application granted granted Critical
Publication of CN212587507U publication Critical patent/CN212587507U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型属于功率器件封装结构的技术领域，具体涉及一种采用多芯片堆叠结构的功率分立器件，其包括散热基板；至少两个芯片，其粘接在所述散热基板上；其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层。本实用新型的结构既能保证功率器件的散热要求，又实现大功率器件封装结构小型化的目的。

Description

采用多芯片堆叠结构的功率分立器件
技术领域
本实用新型属于功率器件封装结构的技术领域，具体涉及一种采用多芯片堆叠结构的功率分立器件。
背景技术
近年来，第三代半导体材料(主要包括SiC、GaN、金刚石等)正凭借其优越的性能和巨大的市场前景，成为全球半导体市场争夺的焦点。和第一代、第二代半导体材料相比，第三代半导体材料具有高热导率、高击穿场强、高饱和电子漂移速率和高键合能等优点，可以满足现代电子技术对高温、高功率、高压、高频以及抗辐射等恶劣条件的新要求，是半导体材料领域有前景的材料。
第三代半导体材料大多应用在功率器件中，随着功率器件的发展，对封装产品的要求越来越高，产品厚度薄型化，体积小型化，功能多型化已成主流，大功率小体积的封装技术需求市场越来越大，其大功率、高散热、小体积顺应功率器件的发展趋势。产品的功率在增加，功能在增多，对封装芯片的集成度，芯片数量，器件散热性能要求在不断提高，而封装体积则趋向小型化，为了达到这个目的就必须采用多芯片的堆叠封装结构且需要选用高导热材质作为封装材料。
在GaN(氮化镓)或SiC(氮化硅)采用多芯片堆叠结构的功率分立器件封装过程中，由于大电流大电压的存在，普通的粘片胶不能满足导热要求，使用焊料粘片又比较难实现芯片的堆叠封装，为了实现封装结构小型化，且要保证散热及提高器件的耐压性能，需要开发一种新的器件结构、运用新的封装材料来保证器件的可靠性。
为了解决这些问题，本实用新型提供了一种采用多芯片堆叠结构的功率分立器件。
实用新型内容
本实用新型的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。
本实用新型还有一个目的是提供采用多芯片堆叠结构的功率分立器件，其既能保证功率器件的散热要求，又实现了大功率器件封装结构小型化。
为了实现根据本实用新型的这些目的和其它优点，本实用新型提供了采用多芯片堆叠结构的功率分立器件，包括：
散热基板；
至少两个芯片，其分别粘接在所述散热基板上，或者所述至少两个芯片以堆叠的方式粘接在所述散热基板上；
其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层。
优选的是，所述导电银浆层为纳米烧结银浆层。
优选的是，所述至少两个芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片分别通过所述纳米烧结银浆层粘接在所述散热基板上。
优选的是，所述至少两个芯片包括第一芯片和第二芯片，所述第一芯片粘接在所述散热基板上，所述第二芯片粘接在所述第一芯片上，所述第一芯片与所述散热基板之间，所述第二芯片和所述第一芯片之间均通过所述纳米烧结银浆层粘接。
优选的是，所述散热基板上设置导通孔，所述导通孔中电镀金属层，或者加入铜柱。
优选的是，所述散热基板为绝缘铝基板、陶瓷基板及陶瓷覆铜基板中的一种。
优选的是，所述散热基板为三层结构的ALN陶瓷覆铜基板，或者三层结构的Si3N4陶瓷覆铜基板，或者所述陶瓷覆铜基板为九层结构的ALN陶瓷覆铜基板，或者九层结构的Si3N4陶瓷覆铜基板。
优选的是，还包括引线框架和电连接部件，所述散热基板通过所述导电银浆层粘接在所述引线框架上，所述至少两个芯片与所述电连接部件连接，所述电连接部件与所述引线框架上的外引脚连接。
优选的是，所述纳米烧结银浆层的厚度为25um～50um。
优选的是，所述至少两个芯片、所述散热基板及所述引线框架承载大电流的部分用铝带键合连接，承载小电流的部分用金线、铜线和铝线中的一种进行键合连接；或者，
在所述至少两个芯片、所述引线框架及所述散热基板承载大电流的相应位置上点无铅焊膏，焊接铜Clip，承载小电流的部分用金线、铜线或铝线进行键合连接。
本实用新型至少包括以下有益效果：
1、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其采用散热基板加纳米烧结银浆实现了大功率多芯片堆叠技术封装，此封装结构散热效率高，能满足分立器件高功率、高可靠性，功能多型化，封装结构小型化的要求。
2、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其采用的九层结构的ALN或Si3N4陶瓷覆铜基板，使所述分立器件能更好的实现产品的电连接，能提高产品的可靠性。
3、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其采用的陶瓷覆铜基板还可布置导通孔，使上下金属层导通，实现无线电路连接，不怕溢胶影响，保证了产品的可靠性。
4、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其采用纳米烧结银浆层作为粘接材料层，其具有超高的导热系数，是其他粘片材料的几倍甚至上百倍，采用纳米烧结银浆作为粘接材料能大幅提高产品的可靠性。
5、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其所述芯片、所述引线框架及散热基板的连接用铝带或铜Clip作为电连接材料来代替传统的引线键合技术，其具有更好的导热性能，能提高产品的电连接部件压焊或焊接的可靠性。
6、本实用新型提供的采用多芯片堆叠结构的功率分立器件，其使用铜Clip焊接，框架的引脚焊接处可以不用点镀，节省点镀及点镀不良产生的费用。
附图说明
图1是本实用新型实施例一的结构示意图；
图2是本实用新型实施例一的剖面结构示意图；
图3为本实用新型实施例二的结构示意图；
图4为本实用新型实施例三的结构示意图；
图5为本实用新型实施例三的剖面结构示意图；
图6为本实用新型实施例四的结构示意图；
图7为本实用新型实施例四的剖面结构示意图；
图8为本实用新型实施例四的焊膏示意图；
其中，1-引线框架，2-散热基板，3-第一芯片，4-第二芯片，5-塑封壳，6-纳米烧结银浆层，7-第一铝带，8-第二铝带，9-第三铝带，10-第四铝带，11铝线，12-第一外引脚，13-第二外引脚，14-第三外引脚，15-散热基板的功能区域，16-导通孔，17-第一铜Clip，18-第二铜Clip，19-焊膏。
具体实施方式
下面结合附图对本实用新型做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
本实用新型提供了采用多芯片堆叠结构的功率分立器件，如图1至图8所示，包括：
散热基板2；
至少两个芯片，其分别粘接在所述散热基板上，或者所述至少两个芯片以堆叠的方式粘接在所述散热基板上；
其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层。
具体的，还包括引线框架和电连接部件，所述散热基板通过所述导电银浆层粘接在所述引线框架上，所述至少两个芯片与所述电连接部件连接，所述电连接部件与所述引线框架上的外引脚连接。
该分立器件通过多次上芯实现芯片的堆叠封装，具体结构为：在引线框架1上粘接散热基板2，在散热基板上粘接第一芯片3，在第一芯片3上粘接第二芯片4，或者第一芯片和第二芯片都粘接在散热基板上，再通过电连接部件实现电路连接，塑封壳5则用于保护上述电路。
在本实用新型中，两个芯片可以是两个功率芯片，也可以是一个功率芯片、一个控制芯片，芯片的类型可以是硅类、碳化硅类、氮化镓类的任一个或多个。
当然可以根据实际情况，来确定芯片的数量，从而达到实际工作要求。
在上述情况的基础上，具体的，本实用新型优先采用纳米烧结银浆层6作为粘接材料，因为纳米烧结银浆具有超高的导热系数并且其对点胶胶量及厚度的控制、胶的覆盖率、爬胶高度、爬胶宽度等性能比其他的粘片材料更优越可靠。
纳米烧结银浆具有超高的导热系数，导热率为100W/mK～200W/mK，传统的银浆导热率只有1.3W/mK～3.7W/mK，高导热银浆导热率也只能达到20W/mK～25W/mK，纳米烧结银浆的导热率是其他粘片材料的几倍甚至上百倍；而且纳米烧结银浆性能稳定，在线工作寿命超过12小时，相同的条件下，推力测试及热阻变化都优于普通的粘片胶或焊料，采用纳米烧结银浆作为粘接材料能大幅提高产品的可靠性。具体的，所述纳米烧结银浆层的厚度为25um～50um。
在上述情况的基础上，具体的，所述散热基板2选择ALN陶瓷覆铜基板，或者Si3N4陶瓷覆铜基板，可以是普通的三层结构，也可以优化为九层结构，其九层结构为Au-Pd-Ni-Cu-ALN(Si3N4)-Cu-Ni-Pd-Au，其中，ALN或Si3N4陶瓷的作用是绝缘散热，提高产品耐压性能；上下两层铜层为常规的陶瓷覆铜基板结构，其作用是用于电路布线及散热；在Cu层上化学镀镍钯浸金的目的是使散热基板表面同时具有优良的锡焊可靠性及打线接合可靠性，还能防止Cu层氧化。当然陶瓷材料还可以选择Al2O3，ALN，BeO，ZTA，Si3N4中的任意一种，但是ALN或Si3N4陶瓷的效果是最好的。
所述采用多芯片堆叠结构的功率分立器件的封装形式可以是半包封或者全包封，管脚可以是单列直插式或者表面贴装式，上述带散热基板且采用多芯片堆叠的封装结构可适用于多种采用多芯片堆叠结构的功率分立器件的封装形式，封装平台兼容性好。
在上述情况的基础上，本实用新型提供实施例一，如图1和图2所示，所述至少两个芯片包括第一芯片3和第二芯片4，所述第一芯片3和所述第二芯片4分别通过所述纳米烧结银浆层6粘接在所述散热基板2上。
如图1和图2所示，该采用多芯片堆叠结构的功率分立器件包括：引线框架1、多层散热基板2、第一芯片3和第二芯片4，粘片材料纳米烧结银浆层6，不同规格的铝带包括第一铝带7、第二铝带8、第三铝带9、第四铝带10，铝线11，塑封壳5；其中引线框架1包含3个外引脚，分别为第一外引脚12、第二外引脚13、第三外引脚14。本实施例采用裸铜引线框架或点镀镍框架，将多层散热基板2用纳米烧结银浆层6粘接在引线框架1上，烘烤后再将第一芯片3和第二芯片4用纳米烧结银浆6分别粘接在散热基板2的功能区域15上，同时进行烘烤；第一功率芯片3和第二功率芯片4需要承载大电流的电路连接部分采用铝带(第一铝带至第四铝带)作为电连接材料，第二功率芯片4的Gate极电路连接采用细铝线9作为电连接材料。最后采用塑封料进行封装，形成具有绝缘保护作用的塑封壳5。该实施例中散热基板2采用九层结构的陶瓷覆铜基板。
本实施例中，用一条铝带代替了多根铝线，采用了承载小电流用铝线和承载大电流用铝带相结合的电连接方式，生产费用低，生产工艺简单，提高了产品的生产效率；铝带比铝线内阻小，大电流使用铝带比多根铝线具有更好的导电导热性能，提高产品的电连接部件压焊的可靠性。
在上述实施例的基础上，本实用新型提供实施例二，如图3所示，所述散热基板上设置导通孔，所述导通孔中电镀金属层，或者加入铜柱。
该采用多芯片堆叠结构的功率分立器件包括：引线框架1、多层散热基板2、两个功率芯片、粘片材料为纳米烧结银浆层6(图中未示意，可参考附图1、附图2)、不同规格的铝带包括不同规格的铝带包括第一铝带7、第二铝带8、第三铝带9、第四铝带10，细铝线11、塑封壳(图中未示意，可参考附图2)；其中引线框架包含3个外引脚分别为第一外引脚12、第二外引脚13、第三外引脚14；多层散热基板2包含导通孔16。本实施例采用裸铜引线框架或点镀镍框架，将多层散热基板2用纳米烧结银浆粘接在引线框架上，烘烤后再将两个功率芯片用纳米烧结银浆分别粘接在散热基板2的功能区域10上，同时进行烘烤；两个功率芯片需要承载大电流的电路连接部分采用铝带作为电连接材料，功率芯片的Gate极电路连接采用细铝线作为电连接材料。需要特别提出的是，第二铝带8和第三铝带9焊接在散热基板2上，并通过设置在散热基板上的导通孔16将电路导出至引线框架1载体上并由第三外引脚14引出，导通孔16中可以电镀金属层实现导电功能，也可以通过加入铜柱来实现导电功能。最后采用塑封料进行封装，形成具有绝缘保护作用的塑封壳5。该实施例中散热基板2采用九层结构的陶瓷覆铜基板。
实施例二是实施例一的改进型，实施例一中，详见附图1，功率芯片3和功率芯片4与引线框架直接用第二铝带8和第三铝带9连接，而在引线框架载体上粘接散热基板时会有粘片胶溢出，影响铝带的焊接可靠性。在上芯过程中，需要对芯片及散热基板的纳米烧结银浆的爬胶及溢胶控制非常严格，如果溢胶超出范围就会影响铝带焊接区域，造成铝带焊接不良，引起电路失效。实施例二通过对散热基板的设计优化，在散热基板的边缘设置了导通孔，使上下金属层导通，实现无线电路连接，因为散热基板上的芯片和引线框架需要电连接的电路，芯片以及散热基板的溢胶可能会缩小打线区域，降低打线接合力，引起电路失效问题，所以，在散热基板上布置了导通孔，实现无线连接，不怕溢胶影响，保证了产品的可靠性。
在上述情况的基础上，本实用新型提供实施例三，如图4和图5所示，所述至少两个芯片包括第一芯片3和第二芯片4，所述第一芯片粘接在所述散热基板2上，所述第二芯片4粘接在所述第一芯片3上，所述第一芯片3与所述散热基板2之间，所述第二芯片4和所述第一芯片3之间均通过所述纳米烧结银浆层6粘接。
该采用多芯片堆叠结构的功率分立器件包括：引线框架1、多层散热基板2、两个功率芯片3，4、粘片材料纳米烧结银浆6、不同规格的铝带，包括第一铝带7和第三铝带9、细铝线11、塑封壳5；其中引线框架包含3个外引脚，第一外引脚12，第二外引脚13，第三外引脚14；多层散热基板2包含导通孔16。本实施例采用裸铜引线框架或点镀镍引线框架，将散热基板2粘接在引线框架1上，烘烤后再将第一功率芯片3粘接在散热基板2上，继续烘烤，然后再将第二功率芯片4粘接在第一功率芯片3上，继续烘烤。两个功率芯片需要承载大电流的电路连接部分采用铝带作为电连接材料，两个功率芯片承载小电流的电路连接部分采用细铝线作为电连接材料。需要特别提出的是，两个功率芯片上需要通过引线框架的第三外引脚14引出的电路都是通过设置在散热基板上的导通孔16将电路导出至引线框架载体上并由外引脚14引出的，其中，第一功率芯片3通过焊接4根细铝线11至导通孔16所在PAD实现该电路连接，第二功率芯片4则通过焊接铝带至导通孔所在PAD实现该电路连接。导通孔16中可以电镀金属层实现导电功能，也可以通过加入铜柱来实现导电功能。最后采用塑封料进行封装，形成具有绝缘保护作用的塑封壳5。
从附图5可以看出，本实施例的纵向结构共有4层材料的堆叠，分别是引线框架1，散热基板2，第一功率芯片3，第二功率芯片4。通过多层结构的堆叠实现了功率器件结构小型化的目的，此实施例工艺过程简单，器件的散热性能良好，产品性能稳定，市场前景广阔。该实施例中散热基板2采用九层结构的陶瓷覆铜基板。
在上述实施例的基础上，本实用新型提供了实施例四，如图6和图7所示，该采用多芯片堆叠结构的功率分立器件包含引线框架1、多层散热基板2、两个功率芯片3，4、粘片材料纳米烧结银浆6(图中未示意，可参考附图4，附图5)、不同规格的第一铜Clip17，第二铜Clip18、粘接铜Clip的焊膏19、细铝线11、塑封壳5；其中引线框架包含3个外引脚，分别为第一外引脚12，第二外引脚13，第三外引脚14；多层散热基板2包含导通孔16。本实施例采用裸铜引线框架或点镀镍引线框架，将散热基板2粘接在引线框架1上，烘烤后再将功率芯片3粘接在散热基板2上，继续烘烤，然后再将功率芯片4粘接在功率芯片3上，继续烘烤。参见附图8，在两个功率芯片表面需要焊接铜Clip的区域均匀点上焊膏19，在引线框架外引脚13和散热基板2的相应焊接区域也均匀点上焊膏19，然后焊接铜Clip实现电路连接。两个功率芯片需要承载大电流的电路连接部分采用铜Clip作为电连接材料，两个功率芯片承载小电流的电路连接部分采用细铝线作为电连接材料。需要特别提出的是，两个功率芯片上需要通过引线框架外引脚14引出的电路都是通过设置在散热基板上的导通孔16将电路导出至引线框架载体上并由外引脚14引出的，其中，功率芯片3通过焊接4根细铝线11至导通孔所在PAD实现该电路连接，功率芯片4则通过焊接铜Clip至导通孔所在PAD实现该电路连接。导通孔16中可以电镀金属层实现导电功能，也可以通过加入铜柱来实现导电功能,最后采用塑封料进行封装，形成具有绝缘保护作用的塑封壳5。
本实施例中，用铜Clip代替了多根铝线，采用了承载小电流用铝线和承载大电流用铜Clip相结合的电连接方式，生产费用低，生产实现较容易，而且铜Clip内阻小，具有更好的导电导热性能，是未来功率器件主要的电连接方式。其中附图7为了示意更清晰，隐去了功率芯片4及铜Clip 18。
在本实用新型中的上述几个实施例中，所述纳米烧结银浆层运用星状或者十字图案的点胶方式，可以避免空洞的产生，纳米烧结银浆的粘接空洞率能达到0％；同时纳米烧结银浆具有超高的导热系数，是其他粘片材料的几倍甚至上百倍，采用纳米烧结银浆作为粘接材料能大幅提高产品的可靠性。
另外，本实用新型所采用的电连接部件可以是焊线，包括金铜线，铝线，也可以是铝带或者铜Clip，本实用新型中的实施例采用铝带或者铜Clip作为承载大电流部分的电连接材料。采用铝带或者铜Clip作为电连接材料的优势在于铝带或者铜Clip载流密度高，一根抵多根线连接材料，能大大提高工艺效率。铝带或铜Clip比焊线具有更好的导热性能，能提高产品的电连接部件压焊或焊接的可靠性。使用铜Clip焊接，框架的引脚焊接处可以不用点镀，节省点镀及点镀不良产生的费用。
其中，在本申请中，大于100A的电流为大电流，小于100A的电流为小电流，当然，上述大、小电流的界定只是举例而已，大、小电流是根据具体的设计来确定的。
另外，所述引线框架为裸铜框架或者点镀框架。
本实用新型提供的一种采用多芯片堆叠结构的功率分立器件，即一种带散热基板且采用多芯片堆叠结构封装的功率分立器件，此器件采用散热基板加纳米烧结银浆或者高导热银浆实现芯片堆叠技术进行封装，同时又能保证功率器件的散热要求，实现大功率器件封装结构小型化的目的。
显而易见的是，本领域的技术人员可以从根据本实用新型的实施方式的各种结构中获得根据不麻烦的各个实施方式尚未直接提到的各种效果。
尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用。它完全可以被适用于各种适合本实用新型的领域。对于熟悉本领域的人员而言，可容易地实现另外的修改。因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种采用多芯片堆叠结构的功率分立器件，其特征在于，包括：
散热基板；
至少两个芯片，其分别粘接在所述散热基板上，或者所述至少两个芯片以堆叠的方式粘接在所述散热基板上；
其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层。
2.如权利要求1所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述导电银浆层为纳米烧结银浆层。
3.如权利要求2所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述至少两个芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片分别通过所述纳米烧结银浆层粘接在所述散热基板上。
4.如权利要求2所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述至少两个芯片包括第一芯片和第二芯片，所述第一芯片粘接在所述散热基板上，所述第二芯片粘接在所述第一芯片上，所述第一芯片与所述散热基板之间，所述第二芯片和所述第一芯片之间均通过所述纳米烧结银浆层粘接。
5.如权利要求3或者4所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述散热基板上设置导通孔，所述导通孔中电镀金属层，或者加入铜柱。
6.如权利要求5所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述散热基板为绝缘铝基板、陶瓷基板及陶瓷覆铜基板中的一种。
7.如权利要求6所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述散热基板为三层结构的ALN陶瓷覆铜基板，或者三层结构的Si3N4陶瓷覆铜基板，或者所述陶瓷覆铜基板为九层结构的ALN陶瓷覆铜基板，或者九层结构的Si3N4陶瓷覆铜基板。
8.如权利要求1所述的采用多芯片堆叠结构的功率分立器件，其特征在于，还包括引线框架和电连接部件，所述散热基板通过所述导电银浆层粘接在所述引线框架上，所述至少两个芯片与所述电连接部件连接，所述电连接部件与所述引线框架上的外引脚连接。
9.如权利要求2所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述纳米烧结银浆层的厚度为25um～50um。
10.如权利要求8所述的采用多芯片堆叠结构的功率分立器件，其特征在于，所述至少两个芯片、所述散热基板及所述引线框架承载大电流的部分用铝带键合连接，承载小电流的部分用金线、铜线和铝线中的一种进行键合连接；或者，
在所述至少两个芯片、所述引线框架及所述散热基板承载大电流的相应位置上点无铅焊膏，焊接铜Clip，承载小电流的部分用金线、铜线或铝线进行键合连接。
CN202021335170.2U 2020-07-09 2020-07-09 采用多芯片堆叠结构的功率分立器件 Active CN212587507U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021335170.2U CN212587507U (zh) 2020-07-09 2020-07-09 采用多芯片堆叠结构的功率分立器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021335170.2U CN212587507U (zh) 2020-07-09 2020-07-09 采用多芯片堆叠结构的功率分立器件

Publications (1)

Publication Number Publication Date
CN212587507U true CN212587507U (zh) 2021-02-23

Family

ID=74654680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021335170.2U Active CN212587507U (zh) 2020-07-09 2020-07-09 采用多芯片堆叠结构的功率分立器件

Country Status (1)

Country Link
CN (1) CN212587507U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992819A (zh) * 2021-04-26 2021-06-18 佛山市国星光电股份有限公司 一种封装器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992819A (zh) * 2021-04-26 2021-06-18 佛山市国星光电股份有限公司 一种封装器件及其制作方法
CN112992819B (zh) * 2021-04-26 2022-03-18 佛山市国星光电股份有限公司 一种封装器件及其制作方法

Similar Documents

Publication Publication Date Title
US9418930B2 (en) Power module
US6300673B1 (en) Edge connectable metal package
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
CN106997871B (zh) 一种功率模块的封装结构
US20110053319A1 (en) Method for Fabricating a Circuit Substrate Assembly and a Power Electronics Module Comprising an Anchoring Structure for Producing a Changing Temperature-Stable Solder Bond
EP3157053B1 (en) Power module
CN108550566A (zh) 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
CN113658928A (zh) 一种立式功率端子双面散热功率模块
WO2018137280A1 (zh) 芯片封装器件及封装方法
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
CN111799251B (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法
CN115312505A (zh) 一种功率器件的无引线封装结构及封装方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
KR101074550B1 (ko) 파워 모듈 및 그의 제조 방법
CN112086372A (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
CN206639791U (zh) 芯片封装器件
CN220556592U (zh) 一种dpim三相整流模块
CN111415914A (zh) 一种新型固晶材料及其封装结构
CN220821553U (zh) 半导体封装结构
CN219917162U (zh) 功率模块
CN116705726B (zh) 一种免焊模块封装结构及其双面散热模块封装结构
CN110137092B (zh) 功率半导体器件制作方法及功率半导体器件
CN220774344U (zh) 一种车规级功率半导体模组结构及封装模组

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant