CN220821553U - 半导体封装结构 - Google Patents

Abstract

本申请提供一种半导体封装结构，包括塑封体、芯片、基板、第一引脚以及第二引脚；芯片通过第一焊盘安装于基板的第一表面；且芯片和基板的第一表面被包封在塑封体内，基板的第二表面的至少部分裸露于塑封体外；第一引脚一端与基板相连，另一端从塑封体伸出；第二引脚一端通过延伸板与第二焊盘连接，另一端从塑封体伸出；其中，延伸板包括第一连接板和第二连接板，第一连接板与芯片的第二焊盘连接；且第二连接板与基板的第一表面间隔设置，第二引脚的靠近第一侧的一端的端面与第二连接板的第一端的端面一体成型，第二连接板的第二端通过一朝向第一表面延伸的第一连接段与第一连接板连接。通过该设计，使得第二引脚与芯片互联的方式可靠性更高。

Description

半导体封装结构

技术领域

本申请涉及半导体封装技术领域，尤其涉及一种半导体封装结构。

背景技术

半导体封装通常用于容纳和保护包括硅、碳化硅(SiC)、氮化镓(GaN)等的半导体芯片。这些半导体芯片可以被配置为具有各种不同器件类型，例如微处理器、分立器件、放大器、控制器、传感器等。

典型的半导体封装包括诸如塑料、树脂或者陶瓷的电绝缘包封体材料，其密封和保护半导体芯片使其避免受到潮气和灰尘颗粒的影响，引脚端子通过导电引线连接到半导体芯片的各种引出端子，并且可实现半导体封装外部访问。

然而，相关技术中，半导体芯片通常采用的引线键合方式与引脚端子实现电气互联，该方式存在芯片与引脚端子的连接可靠性低的问题。

实用新型内容

本申请提供一种半导体封装结构，能够解决现有半导体封装结构存在芯片与引脚端子的连接可靠性低的问题。

为解决上述技术问题，本申请采用的第一个技术方案是：提供一种半导体封装结构，包括：塑封体；芯片，包括正面与背面，所述芯片的背面设置有第一焊盘，所述芯片的正面设置有第二焊盘；基板，包括相背离的第一表面和第二表面，所述芯片通过所述第一焊盘安装于所述第一表面，所述芯片和所述基板的第一表面被包封在所述塑封体内，所述基板的第二表面的至少部分裸露于所述塑封体外；第一引脚，一端与所述基板相连，另一端从所述塑封体的第一侧伸出并朝所述第一表面的朝向方向延伸；第二引脚，一端通过延伸板与所述第二焊盘连接，另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸，所述第一侧和所述第二侧为所述塑封体上相对的两侧；其中，所述延伸板包括第一连接板和第二连接板，所述第一连接板与所述第二焊盘连接；在所述第二表面至所述第一表面的方向上，所述第二连接板与所述第一表面间隔设置，所述第二引脚的靠近所述第一侧的一端的端面与所述第二连接板的第一端的端面一体成型，所述第二连接板的第二端通过一朝向所述第一表面延伸的第一连接段与所述第一连接板连接。

在一实施例中，所述第一连接板、所述第一连接段、所述第二连接板和所述第二引脚为一体成型结构；所述第一连接段与所述第二连接板的连接处具有一朝向所述第二侧的第一夹角，所述第一夹角为钝角，所述第一连接段与所述第一连接板的连接处具有一朝向所述第一侧的第二夹角，所述第二夹角为钝角。

在一实施例中，所述第一连接段为板状，所述第一连接段所在的平面与所述第一表面所在的平面之间具有一朝向所述第二侧的第三夹角，所述第三夹角为锐角。

在一实施例中，所述第二引脚包括第一引脚段和第二引脚段，所述第一引脚段的第一端的端面与所述第二连接板的第一端的端面一体成型，所述第一引脚段的第二端的端面与所述第二引脚段的第一端的端面连接，所述第二引脚段的第二端朝所述第一表面的朝向方向延伸；在所述第二表面至所述第一表面的方向上，所述第一引脚段与所述第一表面间隔设置，在从所述第一侧至所述第二侧的方向上，所述第一引脚段远离所述基板设置；所述第一引脚段具有朝向所述第一表面的第三表面，以及具有与所述第三表面相背离的第四表面；所述第二连接板具有朝向所述第一表面的第五表面，以及具有与所述第五表面相背离的第六表面；所述第三表面与所述第五表面共面设置，所述第四表面与所述第六表面共面设置。

在一实施例中，所述塑封体具有连接所述第一侧和所述第二侧的第三侧和第四侧，所述第三侧与所述第四侧为所述塑封体上的相对两侧；所述第二连接板包括第一板体和第二板体；在所述第二表面至所述第一表面的方向上，所述第一板体与所述第一表面间隔设置，所述第二板体与所述第一表面间隔设置，所述第一板体与所述第一表面之间的间距等于所述第二板体与所述第二表面之间的间距；所述第二引脚的靠近所述第一侧的一端的端面与所述第一板体的第一端的端面一体成型，所述第一板体的第二端的端面与所述第二板体的第一端的端面连接，所述第二板体的第二端通过所述第一连接段与所述第一连接板相连；在所述第三侧至所述第四侧的方向上，所述第一连接板的宽度L1等于所述第一连接段的宽度L2，所述第一板体的宽度L3大于所述L2，所述第二板体的宽度L4在从所述第一板体向所述第一连接段延伸的方向上逐渐减小。

在一实施例中，所述第二板体在所述第一表面上的正投影的形状为直角梯形。

在一实施例中，所述第二连接板上设有第一通孔。

在一实施例中，所述芯片的正面设置有两个所述第二焊盘；在所述第一侧至所述第二侧的方向上，两个所述第二焊盘并列且间隔设置；所述第一连接板包括两个板段和一凸起段；在所述第一侧至所述第二侧的方向上，两个所述板段间隔设置且通过所述凸起段连接；每一个所述第二焊盘上均连接一个所述板段，所述凸起段具有远离所述芯片正面的凸起，所述凸起对应两个所述板段之间的间隙设置；两个所述板段中，更靠近所述第二侧的所述板段与所述第一连接段连接。

在一实施例中，每一个所述第二焊盘上均通过焊料连接一个所述板段；所述第一连接板上设置有条形通孔，在所述第一侧至所述第二侧的方向上，所述条形通孔从其中一个所述板段延伸至另一个所述板段。

在一实施例中，所述第一连接板通过焊料或烧结材料与所述第二焊盘连接；所述第一连接板上设有第二通孔。

在一实施例中，所述第一引脚与所述基板一体成型。

在一实施例中，所述芯片的正面还设有第三焊盘和第四焊盘；所述半导体封装结构还包括第三引脚和第四引脚，所述第三引脚的一端通过金属线与所述第三焊盘连接，所述第三引脚的另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸，所述第四引脚的一端通过金属线与所述第四焊盘连接，所述第四引脚的另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸。

为解决上述技术问题，本申请采用的第二个技术方案是：提供一种半导体封装结构，包括：塑封体，包括相对的第一侧和第二侧；芯片，包括正面与背面，所述芯片的背面设置有第一焊盘，所述芯片的正面设置有多个第二焊盘；在所述第一侧至所述第二侧的方向上，任意相邻的两个所述第二焊盘并列设置，且任意相邻的两个所述第二焊盘之间具有间隙；基板，包括相背离的第一表面和第二表面，所述芯片通过所述第一焊盘安装于所述第一表面，所述芯片和所述基板的第一表面被包封在所述塑封体内，所述基板的第二表面的至少部分裸露于所述塑封体外；第一引脚，一端与所述基板相连，另一端从所述塑封体的第一侧伸出并朝所述第一表面的朝向方向延伸；第二引脚，一端通过延伸板与各所述第二焊盘连接，另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸；其中，所述延伸板包括与各所述第二焊盘连接的第一连接板，所述第一连接板包括多个板段和若干凸起段；在所述第一侧至所述第二侧的方向上，任意相邻的两个所述板段并列且间隔设置，任意相邻的两个所述板段通过一个所述凸起段连接；每一个所述第二焊盘上均连接一个所述板段，每一个所述凸起段均具有远离所述芯片正面的凸起，每一个所述凸起均对应一个所述间隙设置。

在一实施例中，每一个所述第二焊盘上均通过焊料或烧结材料连接一个所述板段；所述第一连接板上设有通孔。

在一实施例中，所述板段的数量为两个，所述凸起段的数量为一个；所述通孔为条形通孔，在所述第一侧至所述第二侧的方向上，所述条形通孔从其中一个所述板段延伸至另一个所述板段。

在一实施例中，所述延伸板还包括：第二连接板，在所述第二表面至所述第一表面的方向上，所述第二连接板与所述第一表面间隔设置，所述第二引脚的靠近所述第一侧的一端的端面与所述第二连接板的第一端的端面一体成型，所述第二连接板的第二端通过一朝向所述第一表面延伸的第一连接段与最靠近所述第二侧的所述板段连接。

区别于现有技术，本申请的有益效果是，本申请提供的半导体封装结构，设置第二引脚通过延伸板与芯片的第二焊盘连接，且延伸板包括第一连接板和第二连接板，第一连接板与第二焊盘连接；第二连接板与第一表面间隔设置，第二引脚的靠近第一侧的一端的端面与第二连接板的第一端的端面一体成型，第二连接板的第二端通过一朝向第一表面延伸的第一连接段与第一连接板连接，通过上述设置，相比于现有方案的引脚端子通过引线键合方式与芯片互联的结构，第二引脚通过从其端面延伸出的延伸板与芯片互联的方式可靠性更高，且制造方便；另外，设置第二连接板与基板的第一表面间隔设置，增加了第二连接板以及与第二连接板连接的第二引脚与基板所在平面的距离，起到绝缘的效果，进而降低短路风险。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本申请提供的半导体封装结构的一实施例在一视角下的结构示意图；

图2为图1所示的半导体封装结构在另一视角下的结构示意图；

图3为去除塑封体的半导体封装结构的一实施例在一视角下的结构示意图；

图4为图3所示的去除塑封体的半导体封装结构在另一视角下的结构示意图；

图5为图3所示的去除塑封体的半导体封装结构在另一视角下的结构示意图；

图6为图5中延伸板的结构放大图；

图7为图4中延伸板的结构放大图。

标号说明：

半导体封装结构-100；

塑封体10；

芯片20；第二焊盘21；第三焊盘22；第四焊盘23；金属线24；

基板30；散热区31；

第一引脚40；第二引脚50；第一引脚段51；第二引脚段52；第三引脚80；第四引脚90；

延伸板60；第一连接板61；板段611；凸起段612；第二连接板62；第一板体621；第二板体622；第一连接段63

通孔A1；第一通孔A1；第三通孔A3；第一缺口C1；第二缺口C2；凸块C3；环形开槽C4；条形开槽C5；

第一夹角α1；第二夹角α2；第三夹角α3。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图和实施例对本申请进行详细的说明。

参见图1-图7，图1为本申请提供的半导体封装结构的一实施例在一视角下的结构示意图；图2为图1所示的半导体封装结构在另一视角下的结构示意图；图3为去除塑封体的半导体封装结构的一实施例在一视角下的结构示意图；图4为图3所示的去除塑封体的半导体封装结构在另一视角下的结构示意图；图5为图3所示的去除塑封体的半导体封装结构在另一视角下的结构示意图；图6为图5中延伸板的结构放大图；图7为图4中延伸板的结构放大图。

具体的，结合图1-图3，本申请提供一种半导体封装结构100，半导体封装结构100包括塑封体10、芯片20、基板30、第一引脚40以及第二引脚50。

其中，芯片20包括正面与背面，芯片20的背面设置有第一焊盘(图未示)，芯片20的正面设置有第二焊盘21。

其中，基板30包括相背离的第一表面和第二表面，芯片20设置于第一表面，且芯片20通过第一焊盘安装于第一表面以与基板30电连接。其中，基板30的第一表面以及芯片20被包封在塑封体10内，基板30的第二表面的至少部分裸露于塑封体10外形成散热区31，散热区31可用于实现对芯片20进行散热。具体的，基板30的第二表面的至少部分裸露于塑封体10外可以包括以下情形，一种情形是基板30的第二表面的一部分裸露于塑封体10外且基板30的第二表面的其余部分被包封在塑封体10内；另一种情形是基板30的第二表面全部裸露于塑封体10外即整个第二表面均裸露于塑封体10外。

其中，第一引脚40的一端与基板30相连，进而通过基板30与芯片20的第一焊盘连接，第一引脚40的另一端从塑封体10的第一侧伸出并朝第一表面的朝向方向延伸。

其中，第二引脚50的一端通过延伸板60与第二焊盘21连接，第二引脚50的另一端从塑封体10的第二侧伸出并朝第一表面的朝向方向延伸，第一侧和第二侧为塑封体10上相对的两侧。

具体的，芯片20的第一焊盘通过基板30与第一引脚40电连接，芯片20的第二焊盘21通过延伸板60与第二引脚50电连接，第一引脚40和第二引脚50用于实现芯片20的外部访问。

具体的，塑封体10包裹芯片20、基板30的一部分、第一引脚40的一部分、第二引脚50的一部分以及延伸板60，塑封体10能够密封和保护芯片20使其避免受到潮气和灰尘颗粒的影响，以及为上述各部件提供相应的绝缘以及支撑性能。

可以理解的，基板30的第二表面的至少部分裸露于塑封体10外，用于实现对芯片20进行散热，而与芯片20电连接的第一引脚40以及第二引脚50分别位于塑封体10的相对两侧并朝第一表面的朝向方向延伸，即第一引脚40以及第二引脚50的延伸方向与基板30的第二表面异侧设置，相比于现有半导体封装结构与电路(如电路板)连接时散热区域位于底面，本申请实施例的散热区31位于顶面，易于散热，使应用人员在使用半导体封装结构100时，不需要考虑与半导体封装结构100相连接的电路规模与半导体封装结构100底面散热区域的散热能力，提高了应用系统的性能。

其中，延伸板60的材料为铜或铝。具体的，铜相对于铝有更低的电阻，芯片20与第二引脚50通过以铜为材料的延伸板60连接时，延伸板60能够提供更高的通流能力。

进一步，请结合图5，在本申请实施例中，延伸板60包括第一连接板61和第二连接板62，第一连接板61与第二焊盘21连接；在第二表面至第一表面的方向上，第二连接板62与第一表面间隔设置，第二引脚50的靠近第一侧的一端的端面与第二连接板62的第一端的端面一体成型，第二连接板62的第二端通过一朝向第一表面延伸的第一连接段63与第一连接板61连接。

其中，“第二引脚50的靠近第一侧的一端的端面与第二连接板62的第一端的端面一体成型”也可以理解为：第二引脚50被配置为从第二连接板62的第一端的端面向第一表面的朝向方向延伸，第二引脚50与第二连接板62为一体成型结构。

具体的，本申请实施例设置第二引脚50通过延伸板60与芯片20的第二焊盘21连接，且延伸板60包括第一连接板61、第二连接板62和第一连接段63，第一连接板61与第二焊盘21连接；第二连接板62通过第一连接段63与第一连接板61连接从而与第一表面间隔设置，且第二连接板62与第二引脚50一体成型设计。通过上述设置，相比于现有方案的引脚端子通过引线键合方式与芯片20互联的结构，第二引脚50通过从其端面延伸出的延伸板60与芯片20互联的方式可靠性更高，且制造方便；另外，设置第二连接板62与基板30的第一表面间隔设置，增加了第二连接板62以及与第二连接板62连接的第二引脚50与基板30所在平面的距离，起到绝缘的效果，进而降低短路风险。

在一实施例中，第一连接板61、第一连接段63、第二连接板62和第二引脚50为一体成型结构，即延伸板60与第二引脚50为一体成型结构，进一步增加了第二引脚50与芯片20互联的可靠性，且延伸板60与第二引脚50一体成型结构的结构强度、支撑性能等更加优异。

其中，请结合图5和图6，为使第二连接板62与第一表面具有间隔，设置第一连接段63与第二连接板62的连接处具有一朝向第二侧的第一夹角α1，且第一夹角α1为钝角；以及设置第一连接段63与第一连接板61的连接处具有一朝向第一侧的第二夹角α2，且第二夹角α2为钝角。以此将第二连接板62以及与第二连接板62连接的第二引脚50与基板30所在平面间隔，起到绝缘的效果，进而降低短路风险。

请继续参见图5，在一实施例中，第一连接段63为板状，第一连接段63所在的平面与第一表面所在的平面之间具有一朝向第二侧的第三夹角α3，且第三夹角α3为锐角，以此将第二连接板62以及与第二连接板62连接的第二引脚50与基板30所在平面间隔，起到绝缘的效果，进而降低短路风险。

请继续参见图5，在一实施例中，第二引脚50包括第一引脚段51和第二引脚段52，第一引脚段51的第一端的端面与第二连接板62的第一端的端面一体成型，也可以理解为第一引脚段51被配置为从第二连接板62的第一端的端面向第一表面的朝向方向延伸，第一引脚段51与第二连接板62为一体成型结构。第一引脚段51的第二端的端面与第二引脚段52的第一端的端面连接，第二引脚段52的第二端朝第一表面的朝向方向延伸。

具体的，在第二表面至第一表面的方向上，第一引脚段51与第一表面间隔设置，从而与基板30的第一表面间隔；在从第一侧至第二侧的方向上，第一引脚段51远离基板30设置，从而能够延伸出塑封体10，便于与外部电路连接。

其中，第一引脚段51具有朝向第一表面的第三表面，以及具有与第三表面相背离的第四表面；第二连接板62具有朝向第一表面的第五表面，以及具有与第五表面相背离的第六表面；第三表面与第五表面共面设置，第四表面与第六表面共面设置。即可以理解的，第二连接板62与第一引脚段51同平面设计，能够简化制备工艺。

请结合图1和图5，在一实施例中，塑封体10具有连接第一侧和第二侧的第三侧和第四侧，第三侧与第四侧为塑封体10上的相对两侧；第二连接板62包括第一板体621和第二板体622；在第二表面至第一表面的方向上，第一板体621与第一表面间隔设置，第二板体622与第一表面间隔设置，起到绝缘的效果，进而降低第二连接板62与基板30的短路风险。

其中，第一板体621与第一表面之间的间距等于第二板体622与第二表面之间的间距；即第一板体621与第二板体622同平面设计。且第二引脚50的靠近第一侧的一端的端面与第一板体621的第一端的端面一体成型，也可以理解为第二引脚50被配置为从第一板体621的第一端的端面向第一表面的朝向方向延伸，第一板体621与第二引脚50为一体成型结构。第一板体621的第二端的端面与第二板体622的第一端的端面连接，第二板体622的第二端通过第一连接段63与第一连接板61相连。

参见图7，其中，在第三侧至第四侧的方向上，第一连接板61的宽度L1等于第一连接段63的宽度L2，第一板体621的宽度L3大于L2，第二板体622的宽度L4在从第一板体621向第一连接段63延伸的方向上逐渐减小。

具体的，通过上述设置，第一连接板61可以与芯片20的大小相对应，便于第一连接板61与芯片20的第二焊盘21焊接，且设置第二板体622的宽度L4在从第一板体621向第一连接段63延伸的方向上逐渐减小，能够起到过渡第一连接板61的宽度L1和第一板体621的宽度L3的目的，另外，设置第一板体621的宽度L3大于第一连接板61的宽度L1，可以提高延伸板60的电流导通能力和连接可靠性。

其中，第二板体622在第一表面上的正投影的形状为梯形，只要能够起到过渡第一连接板61的宽度L1和第一板体621的宽度L3的目的即可。本申请实施例中，第二板体622在第一表面上的正投影为直角梯形。在其余实施方式中，第二板体622在第一表面上的正投影还可以为等腰梯形。

参见图4和图5，在一实施例中，芯片20的正面设置有多个第二焊盘21；在第一侧至第二侧的方向上，任意相邻的两个第二焊盘21并列设置，且任意相邻的两个第二焊盘21之间具有间隙。

第一连接板61包括多个板段611和若干凸起段612；在第一侧至第二侧的方向上，任意相邻的两个板段611并列且间隔设置，任意相邻的两个板段611通过一个凸起段612连接；每一个第二焊盘21上均连接一个板段611，每一个凸起段612均具有远离芯片20正面的凸起，每一个凸起均对应一个间隙设置。

具体的，通过设置多个板段611分别与多个第二焊盘21连接，可以提高第一连接板61与芯片20的连接可靠性。当任意板段611与对应的第二焊盘21连接不良时，其余板段611和对应的第二焊盘21可以保证芯片20与外部通讯。

在一实施例中，每一个第二焊盘21上均通过焊料连接一个板段611。

其中，焊料包括SnSb和/或SnAg。具体的，SnSb和SnAg均为高导热焊料，因此采用SnSb和/或SnAg作为焊料，不仅能够提供芯片20与第一连接板61之间的电连接，芯片20还能通过焊料层将热量传递给第一连接板61及其第一连接板61连接的其他部件，如传递给第二连接板62以及第二引脚50等，从而为芯片20提供一条新的导热通道。需要指出的是，在其余实施例中，焊料也可以是除SnSb和SnAg以外的其余合适焊料。

进一步，第二焊盘21的表面镀有金属层，金属层为Ni层、Pb层和Au层的叠层，或者金属层为Ni层和Au层的叠层，或者金属层为Ag层，或者金属层为Cu层。具体的，通过在第二焊盘21的表面镀金属层，可以提高芯片20与第一连接板61之间的焊接效果。

在一实施例中，第一连接板61上设有通孔A。具体的，通过在第一连接板61上设置通孔A，通孔A提供了芯片20与第一连接板61焊接时焊料融化后的气体的逸散通道，降低了芯片20与第一连接板61之间形成的焊料层的空洞的概率，进而提高芯片20通过延伸板60与第二引脚50连接的可靠性。

需要注意的是，通孔A的面积所占第一连接板61的表面积的比例过大，则会导致第一连接板61与芯片20连接的面积过小，从而影响连接可靠性，因此，本申请实施例中，设置通孔A的总面积小于第一连接板61的表面的面积的30％。例如，通孔A的总面积为第一连接板61的表面的面积的30％、25％、20％或者15％等。

当然，通孔A的面积所占第一连接板61的表面积的比例也不宜过小，过小则会导致焊接时焊料融化后的气体的逸散通道过小，排气效果不理想。具体可根据实际情况设计，例如，可以设置通孔A的总面积小于第一连接板61的表面的面积的30％，且大于第一连接板61的表面的面积的10％。

在一实施例中，每一个凸起段612及其连接的两个板段611构成一个连接单元，每一个连接单元均设有通孔A。

例如，通孔A位于通孔A所在的连接单元中的其中一个板段611上。

或者，位于通孔A所在的连接单元中的凸起段612上。

或者，通孔A为条形通孔，在第一侧至第二侧的方向上，条形通孔由条形通孔所在的连接单元中的其中一个板段611延伸至条形通孔所在的连接单元中的凸起段612上。

或者，通孔A为条形通孔，在第一侧至第二侧的方向上，条形通孔由条形通孔所在的连接单元中的其中一个板段611延伸至条形通孔所在的连接单元中的另一个板段611。

如图4和图5所示，在本申请实施例中，芯片20的正面设置有两个第二焊盘21；在第一侧至第二侧的方向上，两个第二焊盘21并列且间隔设置。

第一连接板61包括两个板段611和一凸起段612；在第一侧至第二侧的方向上，两个板段611间隔设置且通过凸起段612连接；每一个第二焊盘21上均连接一个板段611，凸起段612具有远离芯片20正面的凸起，凸起对应间隙设置；两个板段611中，更靠近第二侧的板段611与第一连接段63连接。

进一步，第一连接板61上设置有条形通孔，在第一侧至第二侧的方向上，条形通孔从其中一个板段611延伸至另一个板段611。

在另一实施例中，每一个第二焊盘21上均通过烧结材料连接一个板段611，且第一连接板61上设置有条形通孔。

其中，烧结材料为高导热烧结材料例如Ag、Cu等。其作用与焊接材料作用相同，在此不做赘述。

当然，在其他实施例中(图未示)，第一连接板61的结构可根据实际需要设计，可以为一平板状，或者包括更多块通过凸起段612连接的板段611，在此不做限定，且第一连接板61上具有第二通孔，用于在焊接时为焊料/烧结材料融化后的气体提供逸散通道。

请继续参见图4，在一实施例中，第二连接板62上设有第一通孔A1。具体的，通过在第二连接板62上设置第一通孔A1，在进行注塑工艺时，形成塑封体10的塑封料流过第一通孔A1，使得第二连接板62在注塑工艺完成后起到固定塑封体10的作用。

在一实施例中，第一通孔A1为条形孔，条形孔在由第一侧至第二侧的方向上的长度大于条形孔在第三侧至所述第四侧方形上的宽度。当然，在其他实施例中，第一通孔A1的形状包括但不限于圆形、菱形、矩形以及其他不规则形状等。

需要注意的是，若第一通孔A1的面积占延伸板60的表面的面积比例过大，则会影响延伸板60的电性能(如，电流导通能力)以及力学性能(如支撑性)，因此，本申请实施例中，设置第一通孔A1的总面积小于延伸板60的表面的面积的40％。例如，设置第一通孔A1的总面积为延伸板60的表面的面积的40％、35％、30％、25％等。

当然，第一通孔A1的面积所占延伸板60的表面的面积比例也不宜过小，过小则对塑封体10固定效果不佳。具体可根据实际情况设计，例如，可以设置第一通孔A1的总面积小于延伸板60的表面的面积的40％，且大于延伸板60的表面的面积的15％。

在一实施例中，第一引脚40与基板30一体成型，可以提高第一引脚40与基板30构成的引脚框架的结构强度。

在一实施例中，第一引脚40和第二引脚50表面镀有锡层，锡层的厚度为5微米至20微米。例如，锡层的厚度可以为5微米、10微米、15微米或者20微米等。

具体的，锡层可以使得在第一引脚和第二引脚切筋成型时，切割断面能够自发形成包锡结构，从而提高第一引脚40和第二引脚50的防氧化能力；以及提高第一引脚40和第二引脚50与其他电路器件的可焊性。

在一实施例中，若芯片20只包含第一焊盘和第二焊盘21时，芯片20可以为非可控器件如FRD/SRD/SBD等二极管。

请参见图4，在另一实施例中，芯片20为可控型器件如MOSFET/IGBT，芯片20的正面还设有第三焊盘22；半导体封装结构100还包括第三引脚80，第三引脚80的一端通过金属线24与第三焊盘22连接，第三引脚80的另一端从塑封体10的第二侧伸出并朝第一表面的朝向方向延伸。其中，第三焊盘22一般作为栅极焊盘或者驱动焊盘，因此与第三焊盘22连接的第三引脚80不需要承受大的电流和电压，因此第三引脚80与第三焊盘22之间的电连接结构对电-热性能要求相对较低，采用传统的金属线24连接即可满足性能要求，进而可以节约成本。

请继续参见图4，进一步，芯片20的正面还设有第四焊盘23，半导体封装结构100还包括第四引脚90，第四引脚90的一端通过金属线24与第四焊盘23连接，第四引脚90的另一端从塑封体10的第二侧伸出并朝第一表面的朝向方向延伸。其中，第四焊盘23可以为开尔文源极浮岛，因此与第四焊盘23连接的第四引脚90不需要承受大的电流和电压，因此第四引脚90与第四焊盘23之间的电连接结构对电-热性能要求相对较低，采用传统的金属线24连接即可满足性能要求，进而可以节约成本。

请参见图3，在一些实施例中，第一引脚40的与基板30相连的一端设有若干第三通孔A3。

和/或，第一引脚40的远离基板30的一端边缘设有若干第一缺口C1。

和/或，基板30的与塑封体10的第三侧对应的一侧设有若干凸块C3。

和/或，基板30的与塑封体10的第四侧对应的一侧设有若干凸块C3。

具体的，若干第三通孔A3、若干第一缺口C1以及若干凸块C3用于在注塑工艺进行时，塑封料流过第三通孔A3、第一缺口C1以及第二缺口C2并在注塑工艺完成后起到固定塑封体10的作用。

请参见图1，在一实施例中，塑封体10的第三侧和/或第四侧设有若干第二缺口C2。具体的，若干第二缺口C2贯穿至基板30的第一表面，第二缺口C2可用于防止出现注塑时基板30出现溢胶、塑封体10与基板30之间分层或开裂的现象发生。

请参见图3，在一实施例中，基板30的第一表面设有环形开槽C4，环形开槽C4环绕芯片20设置。

具体的，环形开槽C4有助于增加基板30与塑封体10之间的粘接能力，并减少外部环境中的水汽渗透。

请参见图2，在一实施例中，塑封体10的顶面设有条形开槽C5，条形开槽C5位于基板30的第二表面的靠近第二引脚50的一侧。

具体的，条形开槽C5增加了散热区31与伸出塑封体10部分的第二引脚50之间的爬电距离，提高了器件的安全可靠性。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (16)

1.一种半导体封装结构，其特征在于，包括：

塑封体；

芯片，包括正面与背面，所述芯片的背面设置有第一焊盘，所述芯片的正面设置有第二焊盘；

基板，包括相背离的第一表面和第二表面，所述芯片通过所述第一焊盘安装于所述第一表面，所述芯片和所述基板的第一表面被包封在所述塑封体内，所述基板的第二表面的至少部分裸露于所述塑封体外；

第一引脚，一端与所述基板相连，另一端从所述塑封体的第一侧伸出并朝所述第一表面的朝向方向延伸；

第二引脚，一端通过延伸板与所述第二焊盘连接，另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸，所述第一侧和所述第二侧为所述塑封体上相对的两侧；

其中，所述延伸板包括第一连接板和第二连接板，所述第一连接板与所述第二焊盘连接；在所述第二表面至所述第一表面的方向上，所述第二连接板与所述第一表面间隔设置，所述第二引脚的靠近所述第一侧的一端的端面与所述第二连接板的第一端的端面一体成型，所述第二连接板的第二端通过一朝向所述第一表面延伸的第一连接段与所述第一连接板连接。

2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一连接板、所述第一连接段、所述第二连接板和所述第二引脚为一体成型结构；

所述第一连接段与所述第二连接板的连接处具有一朝向所述第二侧的第一夹角，所述第一夹角为钝角，所述第一连接段与所述第一连接板的连接处具有一朝向所述第一侧的第二夹角，所述第二夹角为钝角。

3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一连接段为板状，所述第一连接段所在的平面与所述第一表面所在的平面之间具有一朝向所述第二侧的第三夹角，所述第三夹角为锐角。

4.根据权利要求2所述的半导体封装结构，其特征在于，所述第二引脚包括第一引脚段和第二引脚段，所述第一引脚段的第一端的端面与所述第二连接板的第一端的端面一体成型，所述第一引脚段的第二端的端面与所述第二引脚段的第一端的端面连接，所述第二引脚段的第二端朝所述第一表面的朝向方向延伸；

在所述第二表面至所述第一表面的方向上，所述第一引脚段与所述第一表面间隔设置，在从所述第一侧至所述第二侧的方向上，所述第一引脚段远离所述基板设置；

所述第一引脚段具有朝向所述第一表面的第三表面，以及具有与所述第三表面相背离的第四表面；

所述第二连接板具有朝向所述第一表面的第五表面，以及具有与所述第五表面相背离的第六表面；

所述第三表面与所述第五表面共面设置，所述第四表面与所述第六表面共面设置。

5.根据权利要求2所述的半导体封装结构，其特征在于，所述塑封体具有连接所述第一侧和所述第二侧的第三侧和第四侧，所述第三侧与所述第四侧为所述塑封体上的相对两侧；

所述第二连接板包括第一板体和第二板体；在所述第二表面至所述第一表面的方向上，所述第一板体与所述第一表面间隔设置，所述第二板体与所述第一表面间隔设置，所述第一板体与所述第一表面之间的间距等于所述第二板体与所述第二表面之间的间距；所述第二引脚的靠近所述第一侧的一端的端面与所述第一板体的第一端的端面一体成型，所述第一板体的第二端的端面与所述第二板体的第一端的端面连接，所述第二板体的第二端通过所述第一连接段与所述第一连接板相连；

在所述第三侧至所述第四侧的方向上，所述第一连接板的宽度L1等于所述第一连接段的宽度L2，所述第一板体的宽度L3大于所述L2，所述第二板体的宽度L4在从所述第一板体向所述第一连接段延伸的方向上逐渐减小。

6.根据权利要求5所述的半导体封装结构，其特征在于，所述第二板体在所述第一表面上的正投影的形状为直角梯形。

7.根据权利要求2所述的半导体封装结构，其特征在于，所述第二连接板上设有第一通孔。

8.根据权利要求2所述的半导体封装结构，其特征在于，所述芯片的正面设置有两个所述第二焊盘；在所述第一侧至所述第二侧的方向上，两个所述第二焊盘并列且间隔设置；

所述第一连接板包括两个板段和一凸起段；在所述第一侧至所述第二侧的方向上，两个所述板段间隔设置且通过所述凸起段连接；每一个所述第二焊盘上均连接一个所述板段，所述凸起段具有远离所述芯片正面的凸起，所述凸起对应两个所述板段之间的间隙设置；两个所述板段中，更靠近所述第二侧的所述板段与所述第一连接段连接。

9.根据权利要求8所述的半导体封装结构，其特征在于，每一个所述第二焊盘上均通过焊料连接一个所述板段；

所述第一连接板上设置有条形通孔，在所述第一侧至所述第二侧的方向上，所述条形通孔从其中一个所述板段延伸至另一个所述板段。

10.根据权利要求1所述的半导体封装结构，其特征在于，所述第一连接板通过焊料或烧结材料与所述第二焊盘连接；

所述第一连接板上设有第二通孔。

11.根据权利要求1所述的半导体封装结构，其特征在于，所述第一引脚与所述基板一体成型。

12.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片的正面还设有第三焊盘和第四焊盘；

所述半导体封装结构还包括第三引脚和第四引脚，所述第三引脚的一端通过金属线与所述第三焊盘连接，所述第三引脚的另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸，所述第四引脚的一端通过金属线与所述第四焊盘连接，所述第四引脚的另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸。

13.一种半导体封装结构，其特征在于，包括：

塑封体，包括相对的第一侧和第二侧；

芯片，包括正面与背面，所述芯片的背面设置有第一焊盘，所述芯片的正面设置有多个第二焊盘；在所述第一侧至所述第二侧的方向上，任意相邻的两个所述第二焊盘并列设置，且任意相邻的两个所述第二焊盘之间具有间隙；

基板，包括相背离的第一表面和第二表面，所述芯片通过所述第一焊盘安装于所述第一表面，所述芯片和所述基板的第一表面被包封在所述塑封体内，所述基板的第二表面的至少部分裸露于所述塑封体外；

第一引脚，一端与所述基板相连，另一端从所述塑封体的第一侧伸出并朝所述第一表面的朝向方向延伸；

第二引脚，一端通过延伸板与各所述第二焊盘连接，另一端从所述塑封体的第二侧伸出并朝所述第一表面的朝向方向延伸；

其中，所述延伸板包括与各所述第二焊盘连接的第一连接板，所述第一连接板包括多个板段和若干凸起段；在所述第一侧至所述第二侧的方向上，任意相邻的两个所述板段并列且间隔设置，任意相邻的两个所述板段通过一个所述凸起段连接；每一个所述第二焊盘上均连接一个所述板段，每一个所述凸起段均具有远离所述芯片正面的凸起，每一个所述凸起均对应一个所述间隙设置。

14.根据权利要求13所述的半导体封装结构，其特征在于，每一个所述第二焊盘上均通过焊料或烧结材料连接一个所述板段；

所述第一连接板上设有通孔。

15.根据权利要求14所述的半导体封装结构，其特征在于，所述板段的数量为两个，所述凸起段的数量为一个；

所述通孔为条形通孔，在所述第一侧至所述第二侧的方向上，所述条形通孔从其中一个所述板段延伸至另一个所述板段。

16.根据权利要求13所述的半导体封装结构，其特征在于，所述延伸板还包括：

第二连接板，在所述第二表面至所述第一表面的方向上，所述第二连接板与所述第一表面间隔设置，所述第二引脚的靠近所述第一侧的一端的端面与所述第二连接板的第一端的端面一体成型，所述第二连接板的第二端通过一朝向所述第一表面延伸的第一连接段与最靠近所述第二侧的所述板段连接。