KR101561920B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101561920B1
KR101561920B1 KR1020140018795A KR20140018795A KR101561920B1 KR 101561920 B1 KR101561920 B1 KR 101561920B1 KR 1020140018795 A KR1020140018795 A KR 1020140018795A KR 20140018795 A KR20140018795 A KR 20140018795A KR 101561920 B1 KR101561920 B1 KR 101561920B1
Authority
KR
South Korea
Prior art keywords
clip
semiconductor chip
downset
substrate
lead
Prior art date
Application number
KR1020140018795A
Other languages
English (en)
Other versions
KR101561920B9 (ko
KR20150097923A (ko
Inventor
최윤화
이인섭
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54059484&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101561920(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020140018795A priority Critical patent/KR101561920B1/ko
Publication of KR20150097923A publication Critical patent/KR20150097923A/ko
Application granted granted Critical
Publication of KR101561920B1 publication Critical patent/KR101561920B1/ko
Publication of KR101561920B9 publication Critical patent/KR101561920B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

접합 신뢰도가 개선된 구조의 반도체 패키지를 위한 클립 구조체 및 이를 구비하는 반도체 패키지를 개시한다. 기판, 기판 상에 실장된 반도체 칩, 반도체 칩 상에 위치하는 클립(clip) 몸체부, 클립 몸체부로부터 연장되고 일정 각도 구부러져 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분을 포함하는 클립 구조체, 및 반도체 칩 및 클립 구조체를 접착시키는 접합층을 포함하며, 다운셋 부분의 단부가 적어도 일부에 빗면을 가져 기판 부분에 대해 일정 각도를 이루면서 접합된 반도체 패키지를 제시한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 패키지와 이를 위한 클립 구조체에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 그 외주연의 게이트 리드와 소스 리드는 반도체 칩에 골드(Au) 또는 알루미늄(Al)과 같은 도전성 와이어(wire)로 전기적으로 본딩된다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다. 이에 따라, 금속을 클립(clip) 형상으로 구현하여 반도체 칩과 리드 프레임을 전기적으로 연결하는 방식이 개발되었다.
최근 들어 전자기기의 고속화, 대용량화 및 소형화가 진행되면서 후속의 열공정에 의한 영향을 최소화할 수 있는 다양한 형태의 기판 및 이를 사용하는 반도체 패키지에 대한 요구가 증가하고 있다. 예를 들면, 하나의 반도체 패키지 내에 복수 개의 반도체 칩을 적층하여 패키지 크기를 감소시키면서 다양한 기능의 반도체 소자를 제조하거나, 열 방출이 용이하고 열적 안정성이 우수한 패키지가 요구되고 있다.
파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자를 포함하는 반도체 패키지의 경우, 작은 스위칭 손실과 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다.
본 발명이 해결하고자 하는 과제는, 리드프레임 리드에 접착될 때 리드프레임 리드와의 접합 신뢰도를 향상시키고 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 위한 클립 구조체를 제시하는 것이다.
본 발명이 해결하려는 다른 과제는, 리드프레임 리드와 클립 구조체와의 접합 신뢰도를 향상시키고 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 제시하는 것이다.
본 발명의 일 관점은, 기판; 상기 기판 상에 실장된 반도체 칩; 상기 반도체 칩 상에 위치하는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분을 포함하는 클립 구조체; 및 상기 반도체 칩 및 상기 클립 구조체를 접착시키는 접합층을 포함하며, 상기 다운셋 부분의 단부가 적어도 일부에 빗면을 가져 상기 기판 부분에 대해 일정 각도를 이루면서 접합된 반도체 패키지를 제시한다.
상기 접합층은, 상기 다운셋 부분의 단부와 상기 기판 부분이 이루는 공간에 충진될 수 있다.
상기 클립 구조체의 다운셋 부분은 그 단부가 상기 기판 부분에 대해 비스듬한 두 개의 빗면을 가져, 두 빗면과 기판 부분 사이에 접합층이 충진될 공간을 확보할 수 있다.
상기 다운셋 부분의 단부에 위치하는 빗면 중 적어도 하나에 오목한 홈부를 더 포함할 수 있다.
상기 다운셋 부분은 상기 클립 몸체부에 대해 수직하게 또는 비스듬히 구부러진 형상을 가질 수 있다.
상기 다운셋 부분이 상기 클립 몸체부에 대해 수직하게 구부러진 벤딩(bending)부를 가지고, 상기 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보할 수 있다.
상기 기판은 상기 반도체 칩이 상측에 실장된 리드프레임 패드(pad); 및 상기 리드프레임 패드와 일정 간격을 두고 배치되고 상기 다운셋 부분의 단부가 연결된 리드프레임 리드를 포함할 수 있다.
상기 반도체 칩 및 상기 클립 구조체를 덮고 상기 기판의 일부를 노출하는 밀봉부를 더 포함할 수 있다.
상기 클립 몸체부는 상기 반도체 칩에 전기적으로 연결되는 소스 클립(source clip) 또는 게이트 클립(gate clip)일 수 있다.
본 발명의 다른 관점은, 기판; 상기 기판 상에 실장된 반도체 칩; 상기 반도체 칩 상에 위치하는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분을 포함하는 클립 구조체; 및 상기 반도체 칩 및 상기 클립 구조체를 접착시키는 접합층을 포함하며, 상기 다운셋 부분의 단에 적어도 하나의 오목한 홈부를 가져 상기 접합층의 일부가 상기 단부의 홈부에 충진되는 반도체 패키지를 제시한다.
상기 다운셋 부분은 상기 클립 몸체부에 대해 수직하게 구부러진 형상을 가질 수 있다.
상기 다운셋 부분의 구부러진 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보할 수 있다.
상기 기판은 상기 반도체 칩이 상측에 실장된 리드프레임 패드(pad); 및 상기 리드프레임 패드와 일정 간격을 두고 배치되고 상기 다운셋 부분의 단부가 연결된 리드프레임 리드를 포함할 수 있다.
상기 반도체 칩 및 상기 클립 구조체를 덮고 상기 기판의 일부를 노출하는 밀봉부를 더 포함할 수 있다.
상기 클립 몸체부는 상기 반도체 칩에 전기적으로 연결되는 소스 클립(source clip) 또는 게이트 클립(gate clip)일 수 있다.
또한, 본 발명의 다른 일 관점은, 반도체 칩(chip)에 부착될 클립(clip) 몸체부; 및 상기 클립 몸체부로부터 연장되고 일정 각도 구부러지며, 그 단부가 수평면에 대해 비스듬한 빗면을 적어도 하나 이상 갖는 다운셋(downset) 부분을 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다.
상기 클립 구조체의 다운셋 부분은 그 단부가 수평면에 대해 비스듬한 두 개의 빗면을 가져, 두 빗면과 기판 부분 사이에 접합층이 충진될 공간을 확보할 수 있다.
상기 다운셋 부분의 단부에 위치하는 빗면 중 적어도 하나에 오목한 홈부를 더 포함할 수 있다.
상기 다운셋 부분은 상기 클립 몸체부에 대해 수직하게 또는 비스듬히 구부러진 형상을 가질 수 있다.
상기 다운셋 부분이 상기 클립 몸체부에 대해 수직하게 구부러진 벤딩(bending)부를 가지고, 상기 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보할 수 있다.
본 발명의 또 다른 관점은, 반도체 칩(chip)에 부착될 클립(clip) 몸체부; 및 상기 클립 몸체부로부터 연장되고 일정 각도 구부러지며, 그 단부에 적어도 하나의 오목한 홈부를 갖는 다운셋(downset) 부분을 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다.
상기 다운셋 부분은 상기 클립 몸체부에 대해 수직하게 구부러진 형상을 가질 수 있다.
상기 다운셋 부분의 구부러진 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보할 수 있다.
본 발명에 따르면, 클립 구조체가 몸체에 대해 구부러진 다운셋 부분을 가지고, 다운셋의 단부가 리드 표면에 대해 비스듬한 빗면을 가지거나 다운셋의 단부에 하나 이상의 오목한 홈부를 갖는다. 클립 구조체의 다운셋 부분이 빗면 또는 홈부를 가지면서 리드와 접합되므로, 솔더링 과정에서 다운셋 부분의 단부와 리드 사이에 형성되는 공간에 솔더가 충진되면서 접합층이 형성되므로 충분한 접합층 두께를 확보할 수 있다. 따라서, 클립 구조체와 리드 사이의 접합 신뢰도를 향상시킬 수 있으며 제품의 수명을 확보할 수 있다.
도 1은 클립 구조체를 포함하는 반도체 패키지의 일 예를 보여주는 단면도이다.
도 2는 반도체 패키지의 클립 구조체의 체결 부분의 일례를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 단면을 보여주는 도면이다.
도 4는 클립 구조체의 단부와 리드가 접합된 부위의 다른 일례를 보여주는 단면도이다.
도 5 내지 도 9는 본 발명에 따른 클립 구조체의 형상들을 보여주는 3차원(3D) 도면들이다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 않는다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "하부", "측부" 또는 ??뻠?에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 발명의 반도체 패키지는 반도체 칩과 리드 프레임을 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조를 도입할 수 있다. 또한, 외부 터미널(terminal)로의 외부 연결부를 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립 구조체를 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립 구조체를 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
본 발명의 반도체 패키지는 클립 구조체가 클립 몸체부에 대해 일정 각도 구부러진 다운셋 부분을 가지고, 다운셋의 단부가 리드 표면에 대해 비스듬한 빗면을 가지거나 다운셋의 단부에 하나 이상의 오목한 홈부를 갖는다. 클립 구조체의 다운셋 부분이 빗면 또는 홈부를 가지면서 리드와 접합되므로, 솔더링 과정에서 다운셋 부분의 단부와 리드 사이에 형성되는 공간에 솔더가 충진되면서 접합층이 형성되므로 충분한 접합층 두께를 확보할 수 있다. 따라서, 클립 구조체와 리드 사이의 접합 신뢰도를 향상시킬 수 있으며 제품의 수명을 확보할 수 있다.
도 1은 클립 구조체를 포함하는 반도체 패키지의 일 예를 보여주는 단면도이고, 도 2는 클립 구조체의 단부의 체결 부위를 보여주는 도면이다.
도 1을 참조하면, 일 예의 반도체 패키지(100)는, 실질적으로 반도체 칩(120)이 실장되는 리드프레임 패드(leadframe pad: 111)와 반도체 칩(120)으로부터 패키지 외부로의 신호전달을 위한 리드(lead: 112, 113)로 구성되는 리드프레임(leadframe: 110)을 포함한다. 제1리드(112)와 이에 대향되는 위치에 위치하는 제2리드(113) 사이에 리드프레임 패드(111)가 위치할 수 있다.
리드프레임 패드(111) 상에는 반도체 칩(120)이 실장되고, 반도체 칩(120) 위에는 클립 구조체(130)의 일 단부, 예컨대 클립 몸체부(131)가 위치하고, 클립 구조체(130)의 다른 일 단부, 예컨대 다운셋(downset) 부분(133)은 끝단부(end portion: 135)가 어느 하나의 리드프레임 리드(112) 표면 상에 부착될 수 있다. 클립 구조체(130)는 반도체 칩(120)에 실질적으로 부착되는 영역인 클립 몸체부(131)와, 클립 몸체부(131)로부터 연장되고 클립 몸체부(131)의 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 다운셋 부분(133)으로 구분될 수 있다. 다운셋 부분(133)은 클립 몸체부(131)의 상면일 수 있는 제1표면(132)에 대해서 예컨대 아래 방향으로 일정 각도 구부러진 부분으로 형성될 수 있으며, 다운셋 부분(133)의 끝단부(135)는 제1리드(112) 표면에 접촉 연결되도록 다운셋 부분(133)이 구부러지는 각도가 설정될 수 있다. 다운셋 부분(133)은 반도체 칩(120)에 전기적으로 연결되는 클립 몸체부(131)와 리드프레임(110)의 제1리드(112)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다.
다운셋 부분(133)과 클립 몸체부(131)와의 사이에는 단차홈(137)이 구비될 수 있다. 단차홈(137)은 클립 몸체부(131)의 상면인 제1표면(132)에 반대되는 하면일 수 있으며, 반도체 칩(120)과 마주보는 제2표면(134)과 다운셋 부분(133) 사이에 오목한 홈 형상을 가지도록 형성될 수 있다. 단차홈(137)은 클립 몸체부(131)와 다운셋 부분(133) 사이 부분을 하프 에칭(half etching)하거나 단조하여 오목한 형상으로 구현할 수 있다. 이러한 단차홈(137)은 반도체 칩(120)의 에지부(123)와 클립 구조체(130) 부분, 특히 다운셋 부분(133) 사이의 이격 간격을 보다 넓게 확보하기 위하여 도입된다.
전력 반도체 칩(120)의 경우 에지부(123)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 다운셋 부분(133)은 클립 몸체부(131)로부터 벤딩된 형상을 가지므로 이러한 모서리 에지부(123)에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라서 에지부(123)와 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(120)의 에지부(123)와 다운셋 부분(133)과의 접촉을 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 에지부(133)에 대응되는 부분에 단차홈(137)을 구비한다.
반도체 칩(120)과 클립 구조체(130)의 클립 몸체부(131)의 사이에는 제1접합층(115)이 예컨대 솔더층을 포함하여 구비될 수 있다. 또한, 다운셋 부분(133)의 끝단부(135)와 제1리드(112)를 전기적으로 연결 부착하는 제2접합층(116)이 예컨대 솔더층을 포함하여 구비될 수 있다. 또한, 반도체 칩(120)과 리드프레임 패드(111)의 사이에 제3접합층(117)이 예컨대 솔더층을 포함하여 구비될 수 있다. 리드프레임(110), 반도체 칩(120) 및 클립 구조체(130)의 적어도 일부를 덮는 밀봉부(140)가 더 구비되어 패키지의 실질적인 몸체가 이루어진다. 이때, 밀봉부(140)는 리드프레임(110)의 일부, 예컨대, 제1리드(112)의 표면(112b)이 외부 소자들과 연결될 수 있게 이 부분을 노출하도록 몰딩(molding)될 수 있다.
도 2를 도 1과 함께 참조하면, 클립 구조체(130)의 끝단부와 제1리드(112) 사이에 제2접합층(116)을 형성할 때, 제2접합층(116)의 두께가 도 1과 같이 일정하게 나와 주어야만 접합 신뢰성이 좋아진다. 그러나, 솔더 물질을 도포한 후 솔더층을 리플로우(reflow)하는 과정에서 솔더가 클립 끝단부와 제1리드(112)의 계면 외부로 흘러 나올 수 있다. 이러한 솔더의 유출 현상에 의해서 클립 끝단부와 제1리드(112) 사이 계면 부분에 잔존하는 솔더의 양이 줄어들고, 이에 따라 클립 끝단부와 제1리드(112) 사이의 계면 접착력이 약화되거나 또는 원하는 두께로 제2접합층(116)을 형성하지 못하여 접합 신뢰도가 악화되고, Rds(on) 등의 전기적 특성 및 열 피로 특성 등 신뢰성 저하를 야기할 수 있으며 제품의 수명이 단축되는 결과가 초래될 수 있다.
본 발명은 이러한 문제를 극복하기 위해서, 클립 구조체가 몸체에 대해 구부러진 다운셋 부분을 가지고, 다운셋의 단부가 리드 표면에 대해 비스듬한 빗면을 가지거나 다운셋의 단부에 하나 이상의 오목한 홈부를 갖는다. 클립 구조체의 다운셋 부분이 빗면 또는 홈부를 가지면서 리드와 접합되므로, 솔더링 과정에서 다운셋 부분의 단부와 리드 사이에 형성되는 공간에 솔더가 충진되면서 접합층이 형성되므로 충분한 접합층 두께를 확보할 수 있다.
도 3은 본 발명에 따른 클립 구조체를 구비하는 반도체 패키지의 일 실시예를 보여주는 단면도이고, 도 4는 클립 구조체의 단부와 리드가 접합된 부위를 보여주는 도면이며, 도 5 내지 도 9은 본 발명에 따른 클립 구조체의 형상들을 보여주는 3차원(3D) 도면들이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(300)는 패키지 기판으로서의 리드프레임(310)과, 리드프레임 상에 실장된 반도체 칩(320) 및 반도체 칩(320) 상에 클립 몸체부(340a)기 부착되는 클립 구조체(340)를 포함할 수 있다. 여기에, 이들을 덮는 밀봉부(350)가 형성되어 패키지 바디(package body) 형상이 이루어질 수 있다.
리드프레임(310)은 실질적으로 반도체 칩(320)이 실장되는 리드프레임 패드(311)와, 패키지 외부로의 신호전달을 위한 리드들(312, 313)을 포함하여 구성될 수 있다. 리드프레임 패드(311)는 상호 반대되는 제1 표면(311a) 및 제2 표면(311b)을 가지며 제1 표면(311a) 상에 반도체 칩(320)이 실장될 수 있다. 리드프레임 패드(311)의 주변 영역에는 소정의 갭(gap)을 두고서 복수의 리드들(312, 313)이 배치될 수 있다.
리드프레임 패드(311)의 제2 표면(311b)과 리드(312)의 밑면(312b)은 몰딩재에 의하여 패키지 외부로 노출될 수 있다. 이때, 리드프레임 패드의 제2 표면(311b) 및 리드의 밑면(312b)은 모두가 노출되거나, 또는 도시된 바와 같이 일부만이 노출 될 수도 있다. 리드프레임(310)의 노출된 하측 표면은 반도체 패키지(300)를 위한 추가적인 드레인 연결 또는 추가적인 냉각 경로를 제공할 수 있다. 리드프레임(310)은 모든 적절한 물질을 포함할 수 있다. 예를 들어, 리드프레임(310)은 구리, 구리 합금들, 또는 다른 모든 적절한 전도성 물질을 포함할 수 있다. 필요한 경우, 솔더링 가능한 금속으로 도금될 수도 있다.
반도체 칩(320)은 예를 들면 솔더(solder) 등 도전성 접착제로 이루어진 접합층(331)을 통해 리드프레임 패드(311)의 제1 표면(311a) 상에 부착된다. 접착제의 종류에는 특별한 제한이 없으나, 통전이 가능하고 접착성을 제공할 수 있는 부재로 도입될 수 있다. 반도체 칩(320)은 모든 적절한 반도체 소자들을 포함할 수 있다. 적절한 반도체 소자들은 실리콘과 같은 반도체 물질을 포함할 수 있고, 수직 또는 수평 소자들을 포함할 수 있다. 반도체 칩(320) 내의 반도체 소자는 예를 들면 다이오드, 트랜지스터, 다이리스터(thyristor), 또는 IGBT와 같은 전원 반도체 장치, 선형 장치, 집적 회로(IC), 논리 회로 등 다양한 반도체 장치를 포함할 수 있다. 적층형 반도체 패키지의 경우에는 반도체 칩(320) 상부에 또 다른 반도체 칩이 하나 또는 그 이상 실장될 수 있다.
반도체 칩(320) 상부에는 접합층(332)을 매개로 클립 구조체(340)가 배치된다. 클립 구조체(340)는 수평한 몸체부(340a)와, 몸체부로부터 일정 각도 구부러진 다운셋 부분(340b)를 포함한다. 클립 몸체부(340a)는 반도체 칩(320) 상부에 위치하고 다운셋 부분(340b)은 리드프레임 리드(312) 상에 위치하여, 클립 구조체(340)가 리드프레임 리드(312)를 통해 반도체 칩(320)과 패키지 외부와의 전기적 신호를 전달하는 역할을 한다. 클립 구조체(340)는 소스 클립 또는 게이트 클립일 수 있으며, 반도체 칩(320)의 전기적 신호를 패키지 외부로 출력하기 위한 전도성 물질로 이루어진다. 클립 구조체(340)는 모든 적절한 물질로 이루어질 수 있다. 예를 들면, 구리, 알루미늄, 귀금속들 및 이들의 합금들과 같은 전도성 물질들이 클립 구조체(340)에 사용될 수 있다. 또한, 필요한 경우 그 표면에 솔더 가능한 층들로 도금될 수 있다. 또한, 클립 구조체(340)는 0.1 ∼ 0.5㎜ 정도의 두께를 가질 수 있다.
도면에는 하나의 반도체 칩(320)과 하나의 클립 구조체(340)를 갖는 반도체 패키지가 예시되어 있지만, 반도체 칩(320) 상부에 하나 이상의 반도체 칩이 실장되고, 그 반도체 칩과 외부와의 전기신호의 통로 역할을 하도록 하나 이상의 클립 구조를 더 포함할 수 있다. 본 발명의 클립 구조체(340)는 다음에 보다 상세히 설명한다.
밀봉부(350)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)와 같은 몰딩재로 이루어진다. 밀봉부(350)는 적어도 리드프레임 리드(312)의 밑면(312b) 및 측면(312c)과 리드프레임 패드(311)의 제2 표면(311b)의 일부를 노출하면서, 리드프레임 패드(311)와 리드(312) 사이의 갭(gap)을 채우고 리드프레임 패드(311), 반도체 칩(320), 리드프레임 리드(312), 접합층(330) 및 클립 구조체(340)를 둘러싼다. 밀봉부(350)의 측면은 도시된 것과 같이 밀봉부의 하부 면에 대해 수직한 구조이거나, 또는 비스듬하게 경사를 갖는 구조일 수 있는데, 이는 밀봉부의 절단 방식에 따라 구분될 수 있다. 예를 들면, 도시된 것과 같이 밀봉부(350)의 측면이 수직인 경우는 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형(sawing type)으로 형성하는 경우로, 이 경우에는 리드(312)의 단부가 밀봉부(350)의 외부로 돌출되지 않는다. 밀봉부(350)의 측면이 비스듬한 경우는 금형을 이용하는 펀치드 타입(punched type)으로 형성하는 경우로, 이 경우 리드(312)의 단부는 밀봉부(350)로부터 돌출될 수 있다.
도 3 내지 도 9를 함께 참조하면, 본 발명의 클립 구조체(340)는 그 일 단이 반도체 칩(320) 상에 위치하는 클립 몸체부(340a)와, 클립 몸체부(340a)로부터 연장되고 일정 각도 아래 방향으로 구부러져 단부가 리드(312)에 접착층(333)에 의해 커플링(coupling)된 다운셋(downset) 부분(340b)을 포함할 수 있다. 다운셋 부분(340)은 클립 몸체부(340a)와 리드(312)를 연결하는 연장 부분으로, 클립 몸체부(340a)와 리드(312)가 각각 위치하는 높이가 다르므로 이를 연결하기 위해서 구부러진 형상을 가질 수 있다. 클립 몸체부(340a)의 아랫면으로부터 리드(312) 표면에 접촉하는 단부까지의 높이를 나타내는 벤딩 높이(도 3의 h)는 반도체 칩(320)과 리드(312) 사이의 높이에 따라 달라지지만, 0.05 ∼ 0.9㎜ 정도일 수 있다. 다운셋 부분(340b)이 벤딩된 형상을 가질 때, 다운셋 부분(340b)과 반도체 칩(320)의 모서리 에지(edge) 부분이 접촉하는 것을 억제하기 위해서 단차홈(342)이 도입될 수 있다.
클립 구조체(340)의 다운셋 부분(340b)은 클립 몸체부(340a)에 대해 수직하게 또는 비스듬하게 구부러진 형상을 가질 수 있다. 도 5 내지 도 7은 다운셋 부분(340b)이 클립 몸체부(340a)에 대해 수직하게 구부러진 형상을 가진 경우를 나타내고, 도 8 및 도 9는 다운셋 부분(340b)이 몸체부(340a)에 대해 비스듬하게 구부러진 형상을 가진 경우를 각각 나타낸다. 다운셋 부분(340b)이 몸체부(340a)에 대해 수직하게 구부러진 형상을 갖는 경우, 구부러진 부분의 바깥쪽으로 노치(notch) 또는 벤딩 홈(344)이 형성되어 구부러진 부분에서 유연성을 갖도록 할 수 있다.
또한, 다운셋 부분에서 리드(312)에 접합되는 부분인 단부는, 리드(312) 표면에 대해 평행하지 않고 리드(312)의 표면에 대해 소정 각도를 갖도록 비스듬한 빗면(339)을 가지는 형상으로 형성될 수 있다. 다운셋 부분(340b)의 단부는 두 개의 빗면(339)들이 접하는 모서리 부분이 리드(312)이 표면에 접하고, 빗면(339)과 리드(312) 표면 부분 사이에 접착층(333)이 수용되는 홈 형상이 이루어질 수 있다. 이러나 홈 형상에 접착층(333)을 이루는 솔더 물질이 유지될 수 있어, 외부로 흘러나가 소진되는 것을 억제할 수 있다. 다운셋 부분(340b)의 단부가 리드(312)에 대해 소정 각도를 가지면서 리드(312)에 접합될 경우, 접합층(333)으로 도입된 솔더가 접합 과정에서 다운셋 부분(340b)에 가해지는 압력에 의해 외측으로 흘러나가 다운셋 부분(340b)과 리드(312) 사이에 접합을 위한 충분한 접합층 두께를 확보할 수 없는 문제를 방지할 수 있다. 즉, 접합을 위하여 다운셋 부분(340b)에 압력이 가해지더라도, 다운셋 부분(340b) 단부의 형상으로 인해 다운셋 부분(340b) 단부와 리드(312) 표면 사이에는 항상 공간이 존재하게 된다. 따라서, 도 3 및 도 4에 도시된 바와 같이 다운셋 부분(340b) 단부와 리드(312) 표면이 이루는 공간에 솔더물질이 충진되어, 접합 과정에서 다운셋 부분(340b)에 압력이 가해지더라도 일정하게 원하는 접합층(333)의 두께를 확보할 수 있다. 따라서, 클립 구조체(340)와 리드(312) 사이의 접합 신뢰성을 향상시킬 수 있으며 제품의 수명을 보장할 수 있게 된다.
단부가 리드(312) 표면에 대해 소정 각도를 이루는 다운셋 부분(340b)을 포함하는 클립 구조체(340)는 클립 몸체부(340a) 및 이에 대해 구부러진 형상을 갖는 다운셋 부분(340a)을 유지하면서 도 5 내지 도 9에 도시된 바와 같은 다양한 형상을 가질 수 있다. 도 3 내지 도 5에 도시된 바와 같이, 다운셋 부분(340b)의 단부가 바깥쪽으로 구부러져 단부가 두 개의 빗면을 이루면서 리드와 접합되는 형상을 가질 수 있다. 또는, 도 6에 도시된 바와 같이 도 5의 클립 구조체(340)에서 다운셋 부분(340b) 단부의 두 빗면 중 적어도 하나에 오목한 홈부(345)가 더 구비될 수 있다. 이 경우 접합 과정에서 솔더가 채워지는 공간이 홈부(345)만큼 더욱 증가하기 때문에 접합 신뢰성을 더욱 향상시킬 수 있다. 또는, 도 7에 도시된 바와 같이, 다운셋 부분(340b)의 단부에 적어도 하나 이상의 홈부(346)가 구비될 수 있다. 이 경우, 접합 과정에서 홈부(346) 내로 솔더가 충진되므로 다운셋 부분(340b)과 리드 사이의 접합 신뢰성을 개선할 수 있다.
또는, 다운셋 부분(340b)가 클립 몸체부(340a)에 대해 비스듬하게 구부러진 형상을 가지면서 다운셋 단부가 비스듬한 빗면을 갖는 형상일 수 있다. 도 8에 도시된 바와 같이, 다운셋 부분(340b)의 단부가 리드와 비스듬한 각도를 유지하면서 빗면에 추가적인 빗면(347)이 더 형성된 형상일 수 있다. 또는, 도 9에 도시된 바와 같이 추가적인 빗면 대신에 오목한 홈부(348)을 갖는 형상일 수 있다. 이렇게 단부의 빗면 외에 추가적인 빗면(347) 또는 홈부(348)를 갖는 형상일 경우 다운셋 부분(340b)의 단부와 리드가 접합될 때 솔더가 충진될 공간이 더 많이 확보되기 때문에 접합 신뢰성을 더욱 향상시킬 수 있다.
한편, 이상 설명된 본 발명의 실시예는 단층의 반도체 칩(320)과 클립 구조체(340)를 포함하는 패키지에 적용한 경우이지만, 둘 이상의 반도체 칩들이 적층되고, 각 반도체 칩들의 전기신호를 패키지 외부로 전달하기 위하여 둘 이상의 클립 구조체를 포함하는 적층형 패키지의 경우에도 본 발명을 적용할 수 있다.
상술한 바와 같이 본 발명의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 발명에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 발명에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 발명에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
310: 리드프레임 기판,
320: 반도체 칩,
340: 클립 구조체,
350: 몰딩부.

Claims (23)

  1. 기판;
    상기 기판 상에 실장된 반도체 칩;
    상기 반도체 칩 상에 위치하는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분을 포함하는 클립 구조체; 및
    상기 반도체 칩 및 상기 클립 구조체를 접착시키는 접합층을 포함하며,
    상기 다운셋 부분의 단부가 적어도 일부에 빗면을 가져 상기 기판 부분에 대해 일정 각도를 이루면서 접합되고,
    상기 클립 몸체부는
    상기 반도체 칩에 전기적으로 연결되는 소스 클립(source clip) 또는 게이트 클립(gate clip)인 반도체 패키지.
  2. 제1항에 있어서,
    상기 접합층은,
    상기 다운셋 부분의 단부와 상기 기판 부분이 이루는 공간에 충진된 반도체 패키지.
  3. 제1항에 있어서,
    상기 클립 구조체의 다운셋 부분은
    그 단부가 상기 기판 부분에 대해 비스듬한 두 개의 빗면을 가져, 두 빗면과 기판 부분 사이에 접합층이 충진될 공간을 확보하는 반도체 패키지.
  4. 제3항에 있어서,
    상기 다운셋 부분의 단부에 위치하는 빗면 중 적어도 하나에 오목한 홈부를 더 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 다운셋 부분은
    상기 클립 몸체부에 대해 수직하게 또는 비스듬히 구부러진 형상을 갖는 반도체 패키지.
  6. 제5항에 있어서,
    상기 다운셋 부분이 상기 클립 몸체부에 대해 수직하게 구부러진 벤딩(bending)부를 가지고,
    상기 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 기판은
    상기 반도체 칩이 상측에 실장된 리드프레임 패드(pad); 및
    상기 리드프레임 패드와 일정 간격을 두고 배치되고 상기 다운셋 부분의 단부가 연결된 리드프레임 리드를 포함하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩 및 상기 클립 구조체를 덮고 상기 기판의 일부를 노출하는 밀봉부를 더 포함하는 반도체 패키지.
  9. 삭제
  10. 기판;
    상기 기판 상에 실장된 반도체 칩;
    상기 반도체 칩 상에 위치하는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분을 포함하는 클립 구조체; 및
    상기 반도체 칩 및 상기 클립 구조체를 접착시키는 접합층을 포함하며,
    상기 다운셋 부분의 단부에 적어도 하나의 오목한 홈부를 가져 상기 접합층의 일부가 상기 단부의 홈부에 충진되고,
    상기 클립 몸체부는
    상기 반도체 칩에 전기적으로 연결되는 소스 클립(source clip) 또는 게이트 클립(gate clip)인 반도체 패키지.
  11. 제10항에 있어서,
    상기 다운셋 부분은
    상기 클립 몸체부에 대해 수직하게 구부러진 형상을 갖는 반도체 패키지.
  12. 제11항에 있어서,
    상기 다운셋 부분의 구부러진 벤딩부의 외측에 홈부를 가져 벤딩부의 유연성을 확보하는 반도체 패키지.
  13. 제11항에 있어서,
    상기 기판은
    상기 반도체 칩이 상측에 실장된 리드프레임 패드(pad); 및
    상기 리드프레임 패드와 일정 간격을 두고 배치되고 상기 다운셋 부분의 단부가 연결된 리드프레임 리드를 포함하는 반도체 패키지.
  14. 제11항에 있어서,
    상기 반도체 칩 및 상기 클립 구조체를 덮고 상기 기판의 일부를 노출하는 밀봉부를 더 포함하는 반도체 패키지.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020140018795A 2014-02-19 2014-02-19 반도체 패키지 KR101561920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140018795A KR101561920B1 (ko) 2014-02-19 2014-02-19 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018795A KR101561920B1 (ko) 2014-02-19 2014-02-19 반도체 패키지

Publications (3)

Publication Number Publication Date
KR20150097923A KR20150097923A (ko) 2015-08-27
KR101561920B1 true KR101561920B1 (ko) 2015-10-20
KR101561920B9 KR101561920B9 (ko) 2023-04-17

Family

ID=54059484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018795A KR101561920B1 (ko) 2014-02-19 2014-02-19 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101561920B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043225B2 (ja) 2017-11-08 2022-03-29 株式会社東芝 半導体装置
US11183451B2 (en) 2019-09-05 2021-11-23 Infineon Technologies Ag Interconnect clip with angled contact surface and raised bridge

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044946A1 (en) * 2005-11-18 2008-02-21 Cruz Erwin Victor R Semiconductor die package using leadframe and clip and method of manufacturing
US20130256852A1 (en) * 2012-03-27 2013-10-03 Texas Instruments Incorporated Stacked Semiconductor Package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044946A1 (en) * 2005-11-18 2008-02-21 Cruz Erwin Victor R Semiconductor die package using leadframe and clip and method of manufacturing
US20130256852A1 (en) * 2012-03-27 2013-10-03 Texas Instruments Incorporated Stacked Semiconductor Package

Also Published As

Publication number Publication date
KR101561920B9 (ko) 2023-04-17
KR20150097923A (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
US8981539B2 (en) Packaged power semiconductor with interconnection of dies and metal clips on lead frame
KR101631232B1 (ko) 클립을 이용한 적층 패키지
US8129225B2 (en) Method of manufacturing an integrated circuit module
CN109314063B (zh) 电力用半导体装置
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
KR101249745B1 (ko) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20080029875A1 (en) Hermetically sealed semiconductor device module
JP2008153432A (ja) 半導体装置およびその製造方法
US20100123243A1 (en) Flip-chip chip-scale package structure
KR20140073241A (ko) 반도체 패키지 및 그 제조방법
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6150866B2 (ja) 電力半導体装置
JP5869285B2 (ja) 半導体装置
KR101561920B1 (ko) 반도체 패키지
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
KR200484570Y1 (ko) 클립 구조체를 이용한 반도체 패키지
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR200483254Y1 (ko) 반도체 패키지
CN114203659A (zh) 多层互连带

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 5

J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL NUMBER: 2021100000759; TRIAL DECISION FOR INVALIDATION REQUESTED 20210312

Effective date: 20211125

J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL NUMBER: 2022105000009; TRIAL DECISION FOR CORRECTION REQUESTED 20220117

Effective date: 20230330

J302 Written judgement (patent court)

Free format text: TRIAL NUMBER: 2022200001131; JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20220114

Effective date: 20231019