KR101249745B1 - 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101249745B1
KR101249745B1 KR1020110045918A KR20110045918A KR101249745B1 KR 101249745 B1 KR101249745 B1 KR 101249745B1 KR 1020110045918 A KR1020110045918 A KR 1020110045918A KR 20110045918 A KR20110045918 A KR 20110045918A KR 101249745 B1 KR101249745 B1 KR 101249745B1
Authority
KR
South Korea
Prior art keywords
clip
gate
source
semiconductor die
lead
Prior art date
Application number
KR1020110045918A
Other languages
English (en)
Other versions
KR20120128038A (ko
Inventor
최윤화
이인섭
전진환
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020110045918A priority Critical patent/KR101249745B1/ko
Publication of KR20120128038A publication Critical patent/KR20120128038A/ko
Application granted granted Critical
Publication of KR101249745B1 publication Critical patent/KR101249745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 다이의 소스와 게이트 모두를 도전성 클립으로 리드프레임과 연결함으로써 온 저항을 감소시켜 동작 속도를 증가시키고 열피로를 줄일 수 있으며 결과적으로 신뢰성을 향상시킬 수 있도록 하는 반도체 패키지의 클립 구조를 개시한다.
본 발명의 반도체 패키지의 클립 구조는, 패키지 내에 실장되는 반도체 다이와 리드프레임을 전기적으로 연결하여 반도체 다이의 전기적 신호가 리드프레임을 통해 패키지의 외부로 전달되도록 하는 클립에 있어서, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부, 및 소스 클립부와 게이트 클립부 사이를 연결하는 연결부를 포함한다.

Description

반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법{Clip for semiconductor package, semiconductor package using the same amd method for fabricating the package}
본 발명은 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 전력용 반도체 소자, 예를 들면 파워 모스펫(power MOSFET) 또는 IGBT를 구현하는 반도체 패키지는 작은 스위칭 손실과 도통 손실을 가지며, 낮은 드레인-소스　간 온저항(Rds(ON))을 갖는 것을 요구하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이, DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용되어 소자들의 에너지 효율을 높이고 발열을 줄임으로써, 최종적인 제품의 크기를 줄여 자원 절약을 이룰 수 있다.
종래의 반도체 패키지는 드레인 리드를 갖는 다이 패드에 반도체 다이를 전기적으로 접속하고, 이어서 그 외주연의 게이트 리드와 소스 리드를 상기 반도체 다이에 골드(Au) 또는 알루미늄(Al)과 같은 도전성 와이어로 상호간 본딩한다. 이어서, 다이 패드, 게이트 리드, 소스 리드 및 반도체 다이는 봉합수지로 밀봉된다.
이러한 종래의 반도체 패키지는 리드프레임과 반도체 다이를 전기적으로 연결하기 위해 주로 골드(Au) 또는 알루미늄(Al) 등의 도전성 와이어를 하나 이상 구비하여 본딩하는 방식을 이용하였다. 이러한 본딩 방식은　반도체 패키지의 본딩 면적 및 전류 용량을 고려하여, 다수의 금속 와이어 본딩이 필요하다. 따라서 다수의 재료 및 공정이 필요하고, 본딩 면적이 작으므로 전기적 특성 및 신뢰성이 저하되는 문제가 있다.
이에 따라, 금속을 클립(clip) 형상으로 구현하여 반도체 다이와 리드프레임을 전기적으로 연결하는 방식이 개발되었다.
도 1은 클립(clip)을 이용하여 반도체 다이와 리드프레임을 전기적으로 연결한 반도체 패키지의 일 예를 도시한 단면도로서, 대한민국 등록특허 제10-1014915호를 참조한 것이다.
도 1을 참조하면, 종래의 반도체 패키지(10)는 전력 반도체 다이(13)가 실장된 다이 패드(11)와, 상기 다이 패드(11)와 소정 간격 이격되어 형성되며 일단이 몰딩(16)의 외부로 돌출된 리드(12)와, 상기 반도체 다이(13)와 리드(12)의 상부에 위치하면서 도전성 접착제(14)를 통하여 상기 리드(20)와 전기적으로 연결되어 있는 클립(15)을 포함한다. 상기 클립(15)은 도전성 접착제(14)를 통하여 반도체 다이(13) 및 리드(12)와 전기적으로 연결된다.
이와 같이, 도전성 와이어 대신 클립을 이용하여 연결하면 도전성 접착제(14)의 접착 면적이 상대적으로 증가하게 되므로, 클립(15)의 접착력이 강화되고 열응력 발생시 균열의 진행을 완화시켜 열피로 특성을 향상시키게 된다. 이러한 장점들로 인하여 최근에는 클립을 이용하여 반도체 다이와 리드를 연결한 패키지들이 제안되고 있다.
도 2는 클립을 이용한 종래의 반도체 패키지의 일 예를 도시한 평면도이다.
도 2를 참조하면, 리드프레임 패드(21) 상에 반도체 다이(23)가 실장되고, 상기 리드프레임 패드(21)와 소정 간격 이격되어 소스 리드(22a) 및 게이트 리드(22b)가 배치된다. 반도체 다이(23)의 소스 영역(23a)과 소스 리드(22a)는 클립(25)을 통해 전기적으로 연결되고, 반도체 다이(23)의 게이트 영역(23b)과 게이트 리드(22b)는 도전성 와이어(27)를 통해 전기적으로 연결된다.
종래의 반도체 패키지의 경우, 반도체 다이(23)의 소스 영역(23a)은 클립(25)을 이용하여 소스 리드(22a)와 연결하였지만, 게이트 영역(23b)은 와이어(27)를 이용하여 게이트 리드(22b)와 연결하였다. 그 이유 중 하나는, 클립으로 반도체 다이의 게이트 영역과 게이트 리드를 연결하기 위해서는 클립과 게이트 영역, 클립과 게이트 리드를 각각 솔더(solder)로 본딩하여야 한다. 따라서, 게이트 영역의 최상층이 알루미늄(Al)과 같이 솔더 본딩이 가능한 금속으로 형성되어야 하는데, 게이트 영역의 경우 소스 영역에 비해 면적이 좁고 여러 가지 공정상의 이유로 도시된 바와 같이 게이트 영역의 경우 와이어를 이용하여 리드와 연결해 왔었다.
따라서, 게이트 영역(23b)과 게이트 리드(22b) 사이에는 충분한 전류가 흐르기 어렵고 전류가 흐르는 면적이 좁기 때문에 온 저항(Rds ( on ))이 큰 문제점이 여전히 남아 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 반도체 다이의 소스와 게이트 모두를 도전성 클립으로 리드프레임과 연결함으로써 온 저항을 감소시켜 동작 속도를 증가시키고 열피로를 줄일 수 있으며 결과적으로 신뢰성을 향상시킬 수 있도록 하는 반도체 패키지의 클립 구조를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 반도체 다이의 소스와 게이트가 도전성 클립으로 리드프레임과 연결되어 온 저항이 감소되고 동작 속도가 증가되며 열피로가 감소되어 신뢰성이 향상된 구조의 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 개선된 구조의 반도체 패키지의 적합한 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 실시예에 따른 반도체 패키지의 클립은, 수평한 제1 표면을 갖는 주 부분; 상기 주 부분으로부터 연장되며, 상기 주 부분의 표면으로부터 일정 각도 구부러진 벤딩부를 갖는 다운셋 부분; 및 상기 벤딩부의 바깥쪽에, 스프링 백(spring back)을 방지하기 위하여 형성된 노치(notch)를 포함하는 것을 특징으로 한다.
상기 노치(notch)는 소정 각도를 가지거나, 라운드형일 수 있다.
상기 클립의 말단이, 상기 클립이 접촉되는 표면과 평행하도록 벤딩될 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 실시예에 따른 반도체 패키지의 클립은, 패키지 내에 실장되는 반도체 다이와 리드프레임을 전기적으로 연결하여 상기 반도체 다이의 전기적 신호가 상기 리드프레임을 통해 패키지의 외부로 전달되도록 하는 클립에 있어서, 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부; 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부; 및 상기 소스 클립부와 게이트 클립부 사이를 연결하는 연결부를 포함하는 것을 특징으로 한다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)일 수 있다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와, 상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어질 수 있다.
상기 연결부는 상기 소스 클립부 및 상기 게이트 클립부 사이에 배치된 세라믹층일 수 있다.
상기 소스 클립부 또는 상기 게이트 클립부는 상기 반도체 다이와 연결되며 수평한 제1 표면을 갖는 주 부분, 및 상기 주 부분으로부터 연장되며 상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분을 포함할 수 있다.
상기 다운셋 부분은 적어도 하나 이상의 단차를 포함할 수 있으며, 패키징시 반도체 다이의 가장자리와 접촉되지 않도록 형성된 홈을 구비할 수 있다.
상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분에, 상기 구부러진 각도의 바깥쪽에 스프링 백(spring back)을 방지하기 위하여 형성된 노치(notch)를 포함할 수 있다.
상기 소스 클립부 또는 상기 게이트 클립부 중 적어도 어느 하나는, 상기 반도체 다이 또는 리드프레임과 접촉되는 일 단의 적어도 어느 하나가, 상기 반도체 다이 또는 리드프레임과 평행하도록 벤딩될 수 있다. 이때, 상기 소스 클립부 또는 상기 게이트 클립부의 다운셋 부분에, 다운셋의 구부러진 각도의 바깥쪽에 스프링 백(spring back)을 방지하기 위하여 형성된 노치(notch)를 포함할 수 있다.
상기 다른 기술적 과제를 이루기 위하여 본 발명에 따른 반도체 패키지는, 반도체 다이; 상기 반도체 다이가 부착되는 제1면과, 상기 제1면과 대향하는 제2면을 갖는 리드프레임; 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 클립; 및 상기 반도체 다이가 탑재된 리드프레임의 외부 연결 단자를 제외한 나머지 부분을 감싸면서, 상기 리드프레임의 제2면의 일부를 노출하는 봉합 수지를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 클립은, 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부와, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부, 및 상기 소스 클립부와 게이트 클립부 사이를 연결하는 연결부를 포함할 수 있다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)일 수 있다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와, 상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어진 것일 수 있다.
상기 연결부는 상기 소스 클립부 및 상기 게이트 클립부 사이에 배치된 세라믹층일 수 있다.
상기 소스 클립부 또는 상기 게이트 클립부는, 상기 반도체 다이와 연결되며 수평한 제1 표면을 갖는 주 부분, 및 상기 주 부분으로부터 연장되며 상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분을 포함할 수 있다.
상기 다운셋 부분은 적어도 하나 이상의 단차를 포함할 수 있으며, 상기 다운셋 부분에, 패키징시 반도체 다이의 가장자리와 접촉되지 않도록 형성된 홈을 구비할 수 있다.
상기 클립은, 상기 반도체 다이 또는 리드프레임 리드 중 적어도 어느 하나와 접착 부재를 개재하지 않고 직접 접촉할 수 있다.
상기 클립은 울트라소닉 웰딩(ultrasonic welding)에 의해 상기 반도체 다이 또는 리드프레임 리드 중 적어도 어느 하나에 직접 부착된 것일 수 있다.
상기 패키지 내에, 상기 클립 상부에 부착된 제2 반도체 다이와, 상기 제2 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드, 상기 제2 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 제2 클립을 더 포함할 수 있다. 이때, 상기 클립은 다운셋 부분의 일부가 돌출된 푸쉬 아웃(push out) 타입의 클립이고, 상기 제2 클립은 다운셋 부분이 소정 각도 구부러진 벤딩(bending) 타입의 클립일 수 있다.
상기 다른 기술적 과제를 이루기 위하여 본 발명에 따른 반도체 패키지의 제조방법은, 반도체 다이가 부착될 리드프레임 패드와, 외부와의 신호 전달을 위한 리드를 포함하는 리드프레임 구조를 준비하는 단계; 상기 리드프레임 패드 상에 반도체 다이를 부착하는 단계; 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드가 각각 클립으로 연결되도록 상기 반도체 다이 및 리드프레임의 리드에 소스-게이트 일체형 클립을 부착하는 단계; 상기 클립이 부착된 리드프레임을 봉합수지로 몰딩하는 단계; 및 상기 소스-게이트 일체형 클립의 연결부를 제거하여 상기 반도체 다이의 소스 영역 및 게이트 영역을 전기적으로 분리하는 단계를 포함하는 것을 특징으로 한다.
소스-게이트 일체형 클립은, 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부와, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부, 및 상기 소스 클립부와 게이트 클립부 사이를 연결하는 연결부를 포함할 수 있다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)일 수 있다.
상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와, 상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어질 수 있다.
상기 연결부는 상기 소스 클립부 및 상기 게이트 클립부 사이에 배치된 세라믹층일 수 있다.
상기 반도체 다이 및 리드프레임의 리드에 소스-게이트 일체형 클립을 부착하는 단계에서, 상기 클립을 도전성 접착제를 이용하여 상기 반도체 다이 및 리드프레임의 리드에 부착하거나, 울트라소닉 웰딩(ultra sonic welding) 공정을 이용하여 접착 부재 없이 상기 클립을 상기 반도체 다이 및/또는 리드프레임의 리드에 직접 부착할 수 있다.
본 발명에 따르면, 반도체 다이의 소스와 게이트 모두를 리드프레임과 연결할 수 있도록 함으로써 온 저항을 감소시켜 반도체 소자의 동작 속도를 증가시키고 열 피로를 줄일 수 있으며 결과적으로 패키지의 신뢰성을 향상시킬 수 있도록 할 수 있다.
또한, 소스 클립부와 게이트 클립부가 세라믹 연결부로 연결된 클립의 경우 세라믹 연결부를 방열판으로 이용할 수 있으므로 패키지의 열을 외부로 효과적으로 방출할 수 있어 패키지 및 소자의 신뢰성을 더욱 향상시킬 수 있으며, 패키징 단계에서 연결부를 잘라내야 하는 번거로움이 없어 공정을 단순화할 수 있다.
도 1은 클립(clip)을 이용하여 반도체 다이와 리드프레임을 전기적으로 연결한 반도체 패키지의 일 예를 도시한 단면도이다.
도 2는 클립을 이용한 종래의 반도체 패키지의 일 예를 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이다.
도 4 및 도 5는 도 3에 도시된 평면도의 각 절단선을 자른 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이다.
도 7 및 도 8은 도 6에 도시된 평면도의 각 절단선을 자른 단면도들이다.
도 9는 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이다.
도 10은 도 9에 도시된 평면도의 각 절단선을 자른 단면도들을 나타낸다.
도 11은 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이다.
도 12는 도 11에 도시된 평면도의 각 절단선을 자른 단면도들을 나타낸다.
도 13은 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이다.
도 14a 내지 도 14c는 도 13의 각 절단선을 자른 단면을 나타낸다.
도 15a, 도 16a, 도 17a 및 도 18a는 세라믹층의 크기와 두께에 따른 실시예를 도시한 평면도들이고, 도 15b, 도 16b, 도 17b 및 도 18b는 각 평면도의 B-B'선을 자른 단면을 나타낸다.
도 19 및 도 20은 소스-게이트 일체형 클립이 다수 개 배열된 멀티 클립 어레이(multi-clip array)의 예들을 나타내보인 평면도들이다.
도 21 내지 도 24는 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 25는 종래의 벤딩 타입 클립의 예를 나타내보인 단면도이다.
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 벤딩 타입 클립을 나타내보인 단면도들이다.
도 27a 내지 도 27c는 본 발명의 다른 실시예에 따른 벤딩 타입 클립을 나타내보인 단면도들이다.
도 28은 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립 구조를 채용한 반도체 패키지를 나타내보인 평면도이다.
도 29는 도 28의 A-A'선을 자른 단면도이다.
도 30은 본 발명의 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 채용한 반도체 패키지를 나타내보인 평면도이다.
도 31은 도 30의 A-A'선을 자른 단면도이다.
도 32 내지 도 35는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위하여 나타내보인 평면도들이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
소스-게이트 일체형 클립 구조
본 발명의 소스-게이트 일체형 클립 구조는 패키지에 실장될 때 반도체 다이와 접촉되는 부분의 제작 방식에 따라서 스탬핑 타입(stamping type)과 하프 에칭 타입(half etching type)으로 나눌 수 있다. 또한, 스탬핑 타입과 하프 에칭 타입은 푸쉬 아웃 타입(push out type)과 벤딩 타입(bending)으로 각각 나눌 수 있다.
도 3은 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립 구조를 나타내보인 평면도이고, 도 4 및 도 5는 상기 평면도의 각 절단선을 자른 단면도들이다. 도 4 및 도 5에서 (A)는 도 3의 A-A'선을 자른 단면도이고, (B)는 도 3의 B-B'선을 자른 단면도이다.
먼저, 도 3을 참조하면, 스탬핑 타입(stamping type) 클립으로서, 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립(30)은 소스 클립부(31), 게이트 클립부(32) 및 이들을 연결하는 연결부(33)를 포함하여 구성된다.
소스 클립부(31)는 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결한다. 게이트 클립부(32)는 반도체 다이의 게이트 영역과 리드 프레임의 게이트 리드를 전기적으로 연결한다. 그리고, 연결부는 상기 소스 클립부(31)와 게이트 클립부(32)를 연결한다.
도시된 바와 같이 본 발명의 클립(30)은 소스 클립부(31)와 게이트 클립부(32)가, 상기 소스 클립부(31)의 일 단 및 게이트 클립부(32)의 일 단으로부터 연장된 하나의 연결부(tie bar, 33)로 연결된다. 따라서, 본 발명의 클립(30)을 이루는 소스 클립부(31), 게이트 클립부(32) 및 연결부(33)는 모두 동일한 물질로 이루어진다. 상기 클립(30)은 모든 적절한 물질로 이루어질 수 있다. 예를 들어, 구리(Cu), 알루미늄(Al), 귀금속(noble metal), 및 이들의 합금들과 같은 도전성 물질들이 사용될 수 있다. 또한 필요한 경우, 클립(30)은 솔더(solder) 가능한 층들로 도금될 수 있다.
상기 소스 클립부(31) 및 게이트 클립부(32)는 각각 수평한 주 부분과(31a, 32a)과, 주 부분으로부터 연장되며 주 부분의 표면으로부터 일정 각도 구부러진 다운셋 부분(31b, 32b)을 포함한다. 주 부분(31a, 32a)은 반도체 다이와 접속되는 부분이고, 다운셋 부분(31b, 32b)은 주 부분과 소스 및 게이트 리드 사이에 위치한다. 상기 소스 클립부 및 게이트 클립부의 다운셋 부분(31b, 32b)은 단차 구조 또는 지그재그(zigzag) 구조를 포함할 수 있다. 단차의 경우 하나 또는 둘 이상의 다중 단차를 포함할 수 있다.
클립부의 단차 다운셋 부분(31b, 32b)은 많은 이점을 제공한다. 예를 들어, 단차 구조는 리드의 하측 표면과 리드 프레임 구조의 하측 표면 사이에 더 좋은 정렬 공차(tolerance)를 제공한다. 또한, 다운셋 부분(31b, 32b)은 구부러지기 때문에, 단차없는 다운셋에 비하여 더 유연(flex)할 수 있다. 그리고, 상기 다운셋 부분(31b, 32b)은 패키징 단계에서 반도체 다이의 가장자리와 접촉되지 않도록 하기 위하여 형성된 홈을 포함할 수 있다.
상기 소스 클립부 및 게이트 클립부는 다운셋 부분의 제작 방식에 따라 푸쉬 아웃(push out) 타입과 벤딩(bending) 타입으로 나눌 수 있다.
도 4는 푸쉬 아웃(push out) 타입의 클립을 나타내고, 도 5는 벤딩(bending) 타입의 클립을 나타낸다. 도 4 및 도 5의 (A)는 도 3의 A-A'선을 자른 단면을, (B)는 도 3의 B-B'선을 자른 단면을 각각 나타낸다.
상기 푸쉬 아웃(push out) 타입의 클립과 벤딩(bending) 타입의 클립은 각각 패키지 구조에 따라 적절히 선택하여 적용할 수 있다. 예를 들면, 하나의 패키지 내에 하나의 반도체 다이가 실장되는 패키지의 경우, 반도체 다이와 리드프레임 사이의 높이 차이가 크지 않기 때문에 도 4의 푸쉬 아웃 타입의 클립이 유용하다. 반면, 하나의 패키지 내에 둘 이상의 반도체 다이가 실장되는 스택형 패키지의 경우에는, 반도체 다이와 리드프레임 사이의 높이 차이가 비교적 크고, 벤딩 타입 클립의 경우 벤딩되는 길이를 조절할 수 있으므로, 도 5에 도시된 벤딩 타입의 클립이 유용하게 적용될 수 있다. 그러나 이에 한정되는 것은 아니고, 패키지에 따라 적절하게 사용할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 소스-게이트 일체형 클립을 나타내보인 평면도이고, 도 7 및 도 8은 상기 평면도의 각 절단선을 자른 단면도들이다.
도 6을 참조하면, 하프 에칭 타입(half-etching type) 클립으로서, 도 3의 스탬핑 타입과 마찬가지로 클립(30)은, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(31)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(32)가 하나의 연결부(33)로 연결되어 일체형을 이루고 있다.
하프 에칭 타입의 클립의 경우에도 다운셋 부분의 제작 방식에 따라 푸쉬 아웃(push out) 타입과 벤딩(bending) 타입으로 나눌 수 있다. 도 7은 푸쉬 아웃(push out) 타입의 클립 구조를 나타내고, 도 8은 벤딩(bending) 타입의 클립을 나타낸다. 도 7 및 도 8의 (A)는 도 6의 A-A'선을 자른 단면을, (B)는 도 6의 B-B'선을 자른 단면을 각각 나타낸다.
도 9는 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립을 나타내보인 평면도이고, 도 10은 상기 평면도의 각 절단선을 자른 단면도들을 나타낸다.
도 9를 참조하면, 스탬핑 타입(stamping type)으로서, 클립(40)은, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(41)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(42)가, X축 방향 및 Y축 방향으로 두 개의 연결부(43, 44)로 연결되어 일체형을 이루고 있다. 따라서, 도 3 및 도 6에 도시된 하나의 연결부로 연결된 클립(30)에 비해 전류의 흐름이 더욱 원활해지고, 구조적으로 안정되어 패키지의 신뢰성을 더욱 향상시킬 수 있다.
도 3의 클립과 마찬가지로, 소스 클립부(41), 게이트 클립부(42) 및 연결부(43, 44)는 모두 동일한 물질로 이루어진다. 예를 들면, 반도체 패키지의 클립 재료로 널리 사용되는 도전성 물질, 예를 들면 알루미늄(Al)으로 이루어질 수 있으나 이에 한정되는 것은 아니다. 그 외의 부분은 도 3의 클립과 동일하므로 설명을 생략한다.
도 11은 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립을 나타내보인 평면도이고, 도 12는 도 11의 A-A'선, B-B'선 및 C-C'선을 각각 자른 단면을 나타낸다.
도 11 및 도 12를 참조하면, 하프 에칭 타입(half-etching type)으로서, 도 9의 스탬핑 타입과 마찬가지로 클립(40)은, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(41)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(42)가 두 개의 연결부(43, 44)로 연결되어 일체형을 이루고 있다.
도 13은 본 발명의 또 다른 실시예에 따른 소스-게이트 일체형 클립을 나타내보인 평면도이고, 도 14a 내지 도 14c는 도 13의 A-A', B-B' 및 C-C' 선을 각각 자른 단면을 나타낸다.
본 발명의 클립(50)은, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(51)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(52)가 세라믹 연결부(53)로 연결되어 일체형을 이루고 있다.
소스 클립부(51) 및 게이트 클립부(52)는 모든 적절한 물질로 이루어질 수 있다. 예를 들어, 구리(Cu), 알루미늄(Al), 귀금속(noble metal), 및 이들의 합금들과 같은 도전성 물질들이 사용될 수 있다. 또한 필요한 경우, 클립(231)은 솔더 가능한 층들로 도금될 수 있다.
상기 소스 클립부(51) 및 게이트 클립부(52)는 수평한 주 부분과(51a, 52a)과, 주 부분으로부터 연장되며 주 부분의 표면으로부터 일정 각도 구부러진 다운셋 부분(51b, 52b)을 포함한다. 주 부분(51a, 52a)은 반도체 다이와 접속되는 부분이고, 다운셋 부분(51b, 52b)은 주 부분과 소스 및 게이트 리드 사이에 위치한다. 상기 소스 클립부 및 게이트 클립부의 다운셋 부분(51b, 52b)은 단차 구조 또는 지그재그(zigzag) 구조를 포함할 수 있는데, 상기 다운셋 부분의 제작 방식에 따라 푸쉬 아웃(push out) 타입과 벤딩(bending) 타입으로 나눌 수 있다. 도 14a 및 도 14b의 (A)는 푸쉬 아웃(push out) 타입을 나타내고, (B)는 벤딩(bending) 타입을 각각 나타낸다.
상기 세라믹 연결부를 이용한 소스-게이트 일체형 클립의 경우, 세라믹 연결부의 크기와 두께에 따라 여러 가지로 다양하게 변형될 수 있다.
도 15a, 도 16a, 도 17a 및 도 18a는 세라믹층의 크기와 두께에 따른 실시예를 도시한 평면도들이고, 도 15b, 도 16b, 도 17b 및 도 18b는 상기 각 평면도의 B-B'선을 자른 단면을 나타낸다.
도 15a 및 도 15b는 세라믹 연결부(53)가 소스 클립부(51) 및 게이트 클립부(52) 사이의 공간에만 위치하며, 그 두께가 소스 클립부(51) 및 게이트 클립부(52)의 두께와 동일한 경우를 나타낸다.
도 16a 및 도 16b는 세라믹 연결부(53)가 소스 클립부(51)와 게이트 클립부(52) 사이 공간의 일부 두께를 채우면서, 세라믹 연결부(53)의 일부가 소스 클립부(51) 및 게이트 클립부(52)의 일부와 오버랩(overlap)되는 경우를 나타낸다.
도 17a 및 도 17b는 세라믹 연결부(53)가 소스 클립부(51)와 게이트 클립부(52)의 상부에 위치하면서 세라믹 연결부(53)가 소스 클립부(51) 및 게이트 클립부(52)의 주 부분과 오버랩(overlap)되는 경우를 나타낸다.
도 18a 및 도 18b는 세라믹 연결부(53)가 소스 클립부(51)와 게이트 클립부(52) 사이 공간의 일부 두께를 채우면서, 세라믹 연결부(53)가 소스 클립부(51) 및 게이트 클립부(52)의 주 부분과 오버랩(overlap)되는 경우를 나타낸다.
도 13 내지 도 18b와 같이 세라믹 연결부(53)를 이용하여 소스 클립부(51)와 게이트 클립부(52)를 연결할 경우, 패키징 단계에서 연결부를 잘라내야 하는 번거로움이 없어 공정을 단순화할 수 있다. 또한, 상기 세라믹 연결부(53)는 절연성 및 열전도율이 높기 때문에 반도체 다이에서 발생한 열을 외부로 더욱 효과적으로 방출할 수 있다. 특히, 도 16a 내지도 18b와 같이 소스 클립부 및 게이트 클립부 상부에 세라믹 연결부를 넓게 배치할 경우 열 방출 효과를 더욱 높일 수 있다.
도 19 및 도 20은 소스-게이트 일체형 클립이 다수 개 배열된 멀티 클립 어레이(multi-clip array)의 예들을 나타내보인 평면도들이다.
도 19를 참조하면, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(41)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(42)가 두 개의 연결부(43, 44)로 연결되어 일체형을 이루는 다수 개의 클립(40)들이 매트릭스(matrix) 형태로 배열되어 있다. 각각의 단위 클립(40)들의 연결부(43, 44)들이 X축 및 Y축 방향으로 연장되어 매트릭스 형태를 이루고 있다.
도 20을 참조하면, 반도체 다이의 소스 영역과 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부(51)와, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부(52)가 세라믹 연결부(53)로 연결되어 일체형을 이루는 다수 개의 클립(50)들이 매트릭스 형태로 배열되어 있다.
패키징 단계에서 이와 같은 멀티 클립 어레이를 이용할 경우 다수의 반도체 다이를 동시에 패키징할 수 있는 이점이 있다.
클립 구조의 제조방법
도 21 내지 도 24는 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립의 제조방법을 설명하기 위하여 도시한 도면들로서, 세라믹 연결부를 포함하는 일체형 클립의 경우를 나타낸다.
도 21을 참조하면, 먼저 소스 클립부(51)와 게이트 클립부(52)를 준비한다. 소스 클립부(51)와 게이트 클립부(52)는 모든 적절한 물질로 이루어진 것일 수 있다. 예를 들어, 구리(Cu), 알루미늄(Al), 귀금속(noble metal), 및 이들의 합금들과 같은 도전성 물질들이 사용될 수 있다. 또한 필요한 경우, 솔더 가능한 층들로 도금될 수 있다. 도시된 것과 같이, 소스 클립부(51)와 게이트 클립부(52)가 매트릭스 형태로 다수 개 배열되어 프레임(55)에 연결된 멀티 어레이 스트립을 구성할 경우 다수 개의 클립을 동시에 제조할 수 있다. 소스 클립부(51)와 게이트 클립부(52)는 패키징하고자 하는 반도체 다이와 리드프레임을 고려하여 그 크기 및 형상을 결정할 수 있다.
도 22를 참조하면, 소스 클립부(51) 및 게이트 클립부(52)가 준비되면, 소스 클립부(51)와 게이트 클립부(52)를 연결하는 세라믹 연결부를 형성하기 위한 금형(57)을 준비한다. 세라믹 연결부를 형성하기 위한 금형(57)은 통상적으로 사용되는 방식을 이용하여 마련할 수 있다.
금형이 준비되면, 소스 클립부(51) 및 게이트 클립부(52) 또는 도 21의 멀티 어레이 스트립을 금형(57) 내에 삽입하고, 금형(57)의 입구로 세라믹(53a)을 주입한다. 이때, 세라믹은 페이스트(paste) 타입으로 주입될 수 있다. 세라믹(53a)을 금형 내부로 주입한 다음에는, 세라믹이 단단히 굳을 수 있도록 일정 시간 동안 열처리한다. 세라믹이 큐어링되면서 분리되어 있던 소스 클립부(51)와 게이트 클립부(52)가 세라믹 연결부에 접착되고, 두 클립부(51, 52)가 서로 연결된다.
도 23을 참조하면, 세라믹 연결부를 형성하기 위한 금형을 제거한 다음, 소스 클립부(51) 및 게이트 클립부(52)의 다운셋 부분을 형성하기 위하여, 소스 클립부(51) 및 게이트 클립부(52)의 일부를 푸쉬아웃(push out) 또는 벤딩(bending)하는 공정을 실시한다.
도 24를 참조하면, 소스 및 게이트 클립부의 다운셋 부분까지 형성되면, 점선으로 도시된 것과 같이 멀티 어레이 스트립의 연결부를 절단하여 각각의 클립 구조를 완성한다.
클립의 벤딩 구조
하나의 패키지 내에 하나의 반도체 다이가 실장되는 경우, 반도체 다이와 리드프레임을 클립으로 연결할 때 반도체 다이와 리드프레임 사이의 높이 차이가 크지 않기 때문에 도 4에 예시된 푸쉬 아웃(push out) 타입의 클립이 유용하다. 반면, 하나의 패키지 내에 둘 이상의 반도체 다이가 실장되는 스택형 패키지의 경우에는, 반도체 다이와 리드프레임 사이의 높이 차이가 비교적 크기 때문에 벤딩되는 길이를 조절할 수 있는 도 5, 도 8, 도 14a 및 도 14b에 예시되어 있는 벤딩 타입의 클립이 유용하게 적용된다.
그런데, 통상 알루미늄(Al)과 같은 금속으로 이루어진 클립의 끝을 구부려 벤딩 타입으로 가공할 때, 도 25에 도시된 바와 같이, 금속의 탄성에 의해 원래의 모양으로 되돌아가려는 스프링 백(spring back) 현상이 일어나고 이로 인해 클립(60)을 원하는 각도로 정확하게 벤딩하기 어려운 점이 있다. 이러한 스프링 백 현상이 패키징된 후 예를 들면 제품 사용과정에서 발생한다면 클립(60)과 리드프레임 사이의 접촉이 불량해져 제품의 신뢰성에 큰 문제가 발생할 수 있다.
이에 본 발명에서는 벤딩 타입의 클립에서 발생하는 스프링 백 현상을 방지하여 제품의 신뢰성을 향상시키고 제조 비용을 절감하고 제작 기간을 단축할 수 있는 클립의 벤딩 구조를 제시한다.
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 밴딩 타입의 클립을 나타내보인 단면도들이다.
도 26a 및 도 26b를 참조하면, 벤딩 타입의 클립을 형성하기 위하여 클립(65)을 구부릴 때 도시된 바와 같이 벤딩부의 바깥쪽(동그라미로 표시된 부분)에 노치(notch)(67, 68)를 삽입한다. 노치(67, 68)는 도 26a에 도시된 것과 같이 소정 각도를 갖도록 삽입하거나, 도 26b에 도시된 것과 같이 라운드(round) 형태로 삽입될 수 있다. 이와 같이 클립 벤딩부의 바깥쪽에 노치(67, 68)을 삽입하면 클립을 구성하는 금속의 탄성에 의한 스프링 백(spring mack) 현상이 방지되므로 적은 힘으로도 원하는 각도로 벤딩된 클립을 구현할 수 있다.
한편, 벤딩 타입 클립의 경우 말단이 반도체 다이 또는 리드프레임과 접촉하게 되는데, 접촉되는 부분의 면적이 좁을 뿐만 아니라 균일한 면적에 접촉되지 않아 장시간 사용에 부적합하고 용접에 의해 접촉시키더라도 그 응력이 클립별로 차이가 있어 제품의 신뢰성에 좋지 않은 영향을 미칠 수 있다.
도 27a 내지 도 27c는 본 발명의 다른 실시예에 따른 벤딩형 클립을 나타내보인 단면도들이다.
도시된 바와 같이, 반도체 다이 또는 리드프레임과 접촉하는 클립(65)의 말단(69)을 반도체 다이 또는 리드프레임과의 접촉이 용이하도록 평행하게 벤딩한다. 그러면, 반도체 다이 또는 리드프레임과 접촉하는 부분의 면적이 증가하여 접촉이 용이하게 된다. 또한, 이때에도 벤딩부의 바깥쪽에 도 27b 및 도 27c와 같이 스프링 백을 방지하기 위한 노치(67, 68)를 삽입할 경우 접촉의 신뢰성을 더욱 증가시킬 수 있게 된다.
본 발명의 이러한 클립의 벤딩 구조는 소스-게이트 일체형 클립 뿐만 아니라, 일반적인 벤딩 타입의 클립에도 그 목적에 따라 유용하게 적용할 수 있다.
패키지 구조
도 28은 본 발명의 일 실시예에 따른 소스-게이트 일체형 클립 구조를 채용한 반도체 패키지를 나타내보인 평면도이고, 도 29는 도 28의 A-A'선을 자른 단면도이다.
도 28 및 도 29를 참조하면, 본 발명의 반도체 패키지(100)는, 리드프레임(110), 반도체 다이(120) 및 클립(130)을 포함한다.
리드프레임(110)은 실질적으로 반도체 칩 또는 다이(120)가 실장되는 리드프레임 패드(111)와 패키지 외부로의 신호전달을 위한 리드(112, 113)로 구성된다. 리드프레임 패드(111)는 상호 반대되는 제1면(111a) 및 제2면(111b)을 가지며, 제1면(111a) 상에 반도체 다이(120)가 부착된다.
리드프레임 패드(111)의 주변 영역에는 소정의 갭(gap)을 두고서 다수의 리드들(112, 113)이 배치된다. 리드 프레임 패드(111)의 제2면(111b)과 리드(112, 113)의 밑면은 몰딩재에 의하여 패키지 외부로 노출된다. 이때, 리드프레임 패드의 제2면(111b) 및 리드의 밑면(112b)은 모두가 노출될 수 있으며, 또는 도시된 바와 같이 일부만이 노출될 수도 있다. 리드프레임(110)의 상기 노출된 하측 표면은 반도체 패키지(100)를 위한 추가적인 드레인 연결 및 추가적인 냉각 경로를 제공하게 된다.
리드프레임(110)은 모든 적절한 물질을 포함할 수 있다. 예를 들어, 리드프레임(110)은 구리(Cu), 구리 합금들, 또는 다른 모든 적절한 전도성 물질을 포함할 수 있다. 필요한 경우, 솔더 가능한 금속으로 도금될 수도 있다.
반도체 다이(120)는 예를 들면 에폭시 접착제 또는 솔더(solder) 등의 절연성 접착제 또는 절연성 테이프(tape)를 통해 리드프레임 패드(111)의 제1면(111a) 상에 부착된다. 접착제의 종류에는 특별한 제한이 없다. 반도체 다이(120)는 모든 적절한 반도체 소자를 포함할 수 있다. 적절한 반도체 소자들은 실리콘과 같은 반도체 물질을 포함할 수 있고, 수직 또는 수평 소자들을 포함할 수 있다.
반도체 다이(120) 내의 반도체 소자는 예를 들면 다이오드, 트랜지스터, 다이리스터(thyristor), 또는 IGBT와 같은 전원 반도체 장치, 선형 장치, 집적 회로(IC), 논리 회로 등 다양한 반도체 장치를 포함할 수 있다.
패키지 바디(140)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)와 같은 몰딩제로 이루어진다. 패키지 바디(140)는 적어도 리드의 밑면(112b) 및 측면(112c)과 리드프레임 패드(111)의 제2면(111b)의 일부를 노출하면서, 상기한 갭(gap)을 채우고 리드프레임 패드(111), 반도체 다이(120), 리드(112, 113) 및 클립 구조(130)를 둘러싼다. 패키지 바디(140)의 측면은 도시된 것과 같이 패키지 바디(140)의 하부 면에 대해 수직한 구조이거나 비스듬하게 경사를 갖는 구조일 수 있다.
클립(130)은 소스 클립부(131) 및 게이트 클립부(132)를 포함한다. 소스 클립부(131)는 반도체 다이(120)의 소스 영역과 리드프레임의 소스 리드(112)를 전기적으로 연결하고, 게이트 클립부(132)는 반도체 다이(120)의 게이트 영역과 리드프레임의 게이트 리드(113)를 전기적으로 연결한다. 상기 소스 클립부(131) 및 게이트 클립부(132)는 모든 적절한 물질로 이루어질 수 있다. 예를 들어, 구리(Cu), 알루미늄(Al), 귀금속(noble metal), 및 이들의 합금들과 같은 도전성 물질들이 사용될 수 있다. 또한 필요한 경우, 클립(130)은 솔더 가능한 층들로 도금될 수 있다.
클립(130)은 반도체 다이(120)와 리드프레임(110)에 부착되는데, 솔더(solder) 또는 은(Ag) 에폭시와 같은 도전성 접착제를 이용하여 부착하거나, 울트라 소닉 웰딩(ultra sonic welding) 공정을 이용하여 어떠한 접착 부재도 사용하지 않고 직접 부착할 수 있다.
상기 소스 클립부(131) 및 게이트 클립부(132)에 대한 설명은 앞에서 상세히 하였으므로 생략하기로 한다.
본 발명의 반도체 패키지에 따르면, 반도체 다이의 소스 영역뿐만 아니라 게이트 영역도 도전성 클립을 통해 리드와 전기적으로 연결되므로, 온 저항을 감소시켜 동작 속도를 증가시키고 열 피로를 줄일 수 있으며 패키지의 신뢰성을 향상시킬 수 있다.
도 30은 본 발명의 다른 실시예에 따른 소스-게이트 일체형 클립 구조를 채용한 반도체 패키지를 나타내보인 평면도이고, 도 31은 도 30의 A-A'선을 자른 단면도이다.
도 30 및 도 31을 참조하면, 본 발명의 반도체 패키지(200)는 복수 개의 반도체 다이가 하나의 패키지에 실장된 스택(stack)형 구조로서, 리드프레임(210), 복수 개의 반도체 다이들(220, 222) 및 클립 구조(230, 240)를 포함한다. 도면에는 두 개의 반도체 다이(220, 222)가 스택되어 있는 구조를 도시하고 있지만, 더 많은 반도체 다이가 스택될 수 있음은 물론이다.
리드프레임(210)은 실질적으로 반도체 다이(220, 222)가 실장되는 리드프레임 패드(211)와, 패키지 외부로의 신호전달을 위한 리드(212, 213, 214, 215)로 구성된다. 리드프레임 패드(211)의 주변 영역에는 소정의 갭(gap)을 두고서 다수의 리드들(212, 213, 214, 215)들이 배치된다.
상기 패키지(200)에는 두 개의 반도체 다이(220, 222)가 실장되어 있다. 리드프레임 패드(211) 상에 부착된 제1 반도체 다이(220)는 푸쉬 아웃(push out) 타입의 제1 클립 구조(230)를 통해 리드(212, 213)와 전기적으로 연결되고, 상기 제1 클립 구조 상에 실장된 제2 반도체 다이(222)는 벤딩 타입의 제2 클립 구조(240)를 통해 리드(214, 215)와 전기적으로 연결된다. 제1 클립 구조(230)의 소스 클립부(231)는 제1 반도체 다이(220)의 소스 영역과 리드프레임의 소스 리드(212)를 연결하고, 제1 클립 구조(230)의 게이트 클립부(232)는 제1 반도체 다이(220)의 게이트 영역과 리드프레임의 게이트 리드(213)를 연결한다. 그리고, 제2 클립 구조(240)의 소스 클립부(241)는 제2 반도체 다이(223)의 소스 영역과 리드프레임의 다른 소스 리드(214)를 연결하고, 제2 클립 구조(240)의 게이트 클립부(242)는 제1 반도체 다이(222)의 게이트 영역과 리드프레임의 다른 게이트 리드(215)를 연결한다.
제1 반도체 다이(220)의 경우 리드프레임 패드(211) 상에 실장되기 때문에 리드와의 높이 차이가 크지 않다. 따라서, 도시된 바와 같이 푸쉬 아웃(push out) 타입의 클립이 유용하다. 반면에, 제2 반도체 다이(222)의 경우에는 제1 클립 구조(230)의 상부에 실장되기 때문에 리드와의 높이 차이가 크다. 따라서, 제2 반도체 다이(222)의 경우 벤딩 타입의 클립 구조가 유용하다.
그 외의 패키지의 구조에 대해서는 도 28 및 도 29에 도시된 반도체 패키지와 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
패키지 제조방법
도 32 내지 도 35는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위하여 나타내보인 평면도들로서, 도 28 및 도 29에 도시된 단일 반도체 다이가 실장된 패키지의 제조방법을 나타낸다. 따라서, 도 28 및 도 29과 동일한 참조번호는 동일한 부분을 나타낸다.
도 32를 참조하면, 반도체 다이가 부착될 리드프레임 패드(111)와, 외부와의 신호 전달을 위한 리드(112, 113)를 포함하는 리드프레임 구조가 매트릭스 형태로 다수 개 배열되어 있는 멀티 리드프레임 어레이를 준비한다. 도면에서 각 리드프레임들이 연결된 테두리인 프레임(frame)이 생략되어 있다. 하나의 패키지를 제조하는 경우에는 멀티 리드프레임 어레이 대신에, 리드프레임 패드(111) 및 리드(112, 113)를 포함하는 하나의 리드프레임 구조를 준비하면 됨은 물론이다.
상기 각 리드프레임 패드(111) 상에 패키징하고자 하는 반도체 다이(120)를 부착한다. 반도체 다이(120)는 솔더(solder) 또는 은(Ag) 에폭시(epoxy)와 같은 도전성 접착제를 사용하여 리드프레임 패드(111) 상에 부착할 수 있다. 또는, 울트라 소닉 웰딩(ultra sonic welding)을 이용하여 어떠한 접착 부재도 사용하지 않고 리드프레임 패드(111) 상에 직접 부착할 수 있다. 상기 반도체 다이(120)는 예를 들면 파워 반도체 장치일 수 있으며, 소스 영역(121)과 게이트 영역(122)을 포함한다.
도 33을 참조하면, 리드프레임 상에 부착되어 있는 상기 반도체 다이(120) 위에, 본 발명의 소스-게이트 일체형 클립(130)을 부착한다. 이때 일체형 클립(130)의 소스 클립부(131)는 반도체 다이의 소스 영역(121)과 리드프레임의 소스 리드(112) 상에 위치하고, 일체형 클립의 게이트 클립부(132)는 반도체 다이의 게이트 영역(122)과 리드프레임의 게이트 리드(113) 상에 위치하도록 정렬한 다음, 솔더 또는 은(Ag) 에폭시와 같은 도전성 접착제를 이용하여 부착하거나, 울트라 소닉 웰딩 공정을 이용하여 접착 부재 없이 직접 부착할 수 있다.
울트라 소닉 웰딩 공정을 이용하여 클립(130)을 직접 부착하는 공정을 보다 상세히 설명하면, 클립(130)과 반도체 다이(120), 리드프레임 리드(112, 113)의 표면에 일정 주파수의 초음파를 가하면, 클립(130)을 구성하는 금속의 분자와 반도체 다이(120)의 표면 및 리드프레임 리드(112, 113)를 구성하는 분자가 진동을 하게 된다. 진동에 의해 분자끼리 충돌하고, 그 충돌에 의해 접합면의 분자 결합 구조가 깨어지고 그 결과 클립(130)과 반도체 다이(120), 클립(130)과 리드프레임 리드(112, 113) 사이의 접착이 이루어지게 된다.
이러한 울트라 소닉 웰딩 공정을 이용한 클립과 부착면의 직접 부착은 본 실시예의 소스-게이트 일체형 클립 외에도, 기존의 일반적인 소스 클립과 리드프레임 및/또는 반도체 다이의 접촉에도 적용할 수 있다.
도 34를 참조하면, 반도체 다이와 리드에 클립을 부착한 다음에는, 몰딩 장비로 이동시켜 몰딩 공정을 실시한다. 몰딩 공정의 일 예를 들면, 반도체 다이 및 클립이 부착된 리드프레임 상부를 덮는 상부 몰드 다이(도시되지 않음)와, 리드프레임의 하부를 덮는 하부 몰드 다이(도시되지 않음)를 근접시키고, 몰드 다이의 게이트를 통해 봉합수지(EMC)(140)를 두 몰드 다이 사이의 공간에 흘려보낸다. 봉합수지(140)는 액체로 변한 상태에서 몰드 내부의 공간에 균형있게 채워지게 되고, 이후 열과 압력에 의해 고체 상태로 변하게 된다. 밀봉 공정이 완료된 후 리드프레임을 몰딩 장비로부터 언로딩(unloading)하면 패키지 바디가 완성된다.
그런데, 이 상태에서는 반도체 다이의 소스 영역과 게이트 영역이 소스-게이트 일체형 클립 구조를 통해 전기적으로 연결되기 때문에, 소스 영역과 게이트 영역 사이를 분리하는 다음의 공정을 실시하여야 한다.
도 35를 참조하면, 몰딩 공정이 끝난 상태에서 소잉 블레이드(sawing blade), 워터 젯(water jet) 또는 레이저(laser) 등의 절단 수단(150)을 이용하여 패키지의 절단면을 절단하여 소스와 게이트에 연결된 연결부를 분리한다. 그러면, 반도체 다이의 소스 영역과 리드프레임의 소스 리드, 반도체 다이의 게이트 영역과 리드프레임의 게이트 리드가 각각 도전성 클립으로 연결되어 전기적 특성이 향상된 반도체 패키지가 완성된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (38)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 패키지 내에 실장되는 반도체 다이와 리드프레임을 전기적으로 연결하여 상기 반도체 다이의 전기적 신호가 상기 리드프레임을 통해 패키지의 외부로 전달되도록 하는 클립에 있어서,
    상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부;
    상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부; 및
    상기 소스 클립부 및 상기 게이트 클립부 사이에 배치되어 소스 클립부와 게이트 클립부 사이를 연결하며 세라믹층으로 이루어진 연결부를 포함하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  5. 제4항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)인 것을 특징으로 하는 소스-게이트 일체형 클립.
  6. 제4항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와,
    상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어진 것을 특징으로 하는 소스-게이트 일체형 클립.
  7. 제5항 또는 제6항에 있어서,
    상기 소스 클립부, 게이트 클립부 및 연결부는 도전성 물질로 이루어진 것을 특징으로 하는 소스-게이트 일체형 클립.
  8. 삭제
  9. 제4항에 있어서,
    상기 연결부는 상기 소스 클립부 및 상기 게이트 클립부의 두께와 같거나 얇은 것을 특징으로 하는 소스-게이트 일체형 클립.
  10. 제4항에 있어서,
    상기 연결부는 적어도 그 일부가, 상기 소스 클립부 또는 상기 게이트 클립부와 오버랩되도록 배치된 것을 특징으로 하는 소스-게이트 일체형 클립.
  11. 제4항에 있어서,
    상기 소스 클립부 또는 상기 게이트 클립부는,
    상기 반도체 다이와 연결되며 수평한 제1 표면을 갖는 주 부분, 및
    상기 주 부분으로부터 연장되며 상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분을 포함하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  12. 제11항에 있어서,
    상기 다운셋 부분은 적어도 하나 이상의 단차를 포함하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  13. 제11항에 있어서,
    상기 다운셋 부분에, 패키징시 반도체 다이의 가장자리와 접촉되지 않도록 형성된 홈을 구비하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  14. 제11항에 있어서,
    상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분에, 상기 구부러진 각도의 바깥쪽에 스프링 백(spring back)을 방지하기 위하여 형성된 노치(notch)를 포함하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  15. 제11항에 있어서,
    상기 소스 클립부 또는 상기 게이트 클립부 중 적어도 어느 하나는,
    상기 반도체 다이 또는 리드프레임과 접촉되는 일 단의 적어도 어느 하나가, 상기 반도체 다이 또는 리드프레임과 평행하도록 벤딩된 것을 특징으로 하는 소스-게이트 일체형 클립.
  16. 제15항에 있어서,
    상기 소스 클립부 또는 상기 게이트 클립부의 다운셋 부분에,
    다운셋의 구부러진 각도의 바깥쪽에 스프링 백(spring back)을 방지하기 위하여 형성된 노치(notch)를 포함하는 것을 특징으로 하는 소스-게이트 일체형 클립.
  17. 반도체 다이;
    상기 반도체 다이가 부착되는 제1면과, 상기 제1면과 대향하는 제2면을 갖는 리드프레임;
    상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부와, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부, 및 상기 소스 클립부 및 상기 게이트 클립부 사이에 배치되어 소스 클립부와 게이트 클립부 사이를 연결하며 세라믹층으로 이루어진 연결부를 포함하는 클립; 및
    상기 반도체 다이가 탑재된 리드프레임의 외부 연결 단자를 제외한 나머지 부분을 감싸면서, 상기 리드프레임의 제2면의 일부를 노출하는 봉합 수지를 포함하는 것을 특징으로 하는 반도체 패키지.
  18. 삭제
  19. 제17항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)인 것을 특징으로 하는 반도체 패키지.
  20. 제17항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와,
    상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어진 것을 특징으로 하는 반도체 패키지.
  21. 제19항 또는 제20항에 있어서,
    상기 소스 클립부, 게이트 클립부 및 연결부는 금속으로 이루어진 것을 특징으로 하는 반도체 패키지.
  22. 삭제
  23. 제17항에 있어서,
    상기 연결부는 상기 소스 클립부 및 상기 게이트 클립부의 두께와 같거나 얇은 것을 특징으로 하는 반도체 패키지.
  24. 제17항에 있어서,
    상기 연결부는 적어도 그 일부가, 상기 소스 클립부 또는 상기 게이트 클립부와 오버랩되도록 배치된 것을 특징으로 하는 반도체 패키지.
  25. 제17항에 있어서,
    상기 패키지에서 발생한 열을 방출하도록 상기 연결부의 적어도 일부가 패키지 외부로 노출된 것을 특징으로 하는 반도체 패키지.
  26. 제17항에 있어서,
    상기 소스 클립부 또는 상기 게이트 클립부는,
    상기 반도체 다이와 연결되며 수평한 제1 표면을 갖는 주 부분, 및
    상기 주 부분으로부터 연장되며 상기 제1 표면으로부터 일정 각도 구부러진 다운셋 부분을 포함하는 것을 특징으로 하는 반도체 패키지.
  27. 제26항에 있어서,
    상기 다운셋 부분은 적어도 하나 이상의 단차를 포함하는 것을 특징으로 하는 반도체 패키지.
  28. 제26항에 있어서,
    상기 다운셋 부분에, 패키징시 반도체 다이의 가장자리와 접촉되지 않도록 형성된 홈을 구비하는 것을 특징으로 하는 반도체 패키지.
  29. 제17항에 있어서,
    상기 클립은, 상기 반도체 다이 또는 리드프레임 리드 중 적어도 어느 하나와 접착 부재를 개재하지 않고 직접 접촉하는 것을 특징으로 하는 반도체 패키지.
  30. 제29항에 있어서,
    상기 클립은 울트라소닉 웰딩(ultrasonic welding)에 의해 상기 반도체 다이 또는 리드프레임 리드 중 적어도 어느 하나에 직접 부착된 것을 특징으로 하는 반도체 패키지.
  31. 제17항에 있어서, 상기 패키지 내에,
    상기 클립 상부에 부착된 제2 반도체 다이;
    상기 제2 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드, 상기 제2 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 제2 클립을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  32. 제31항에 있어서,
    상기 클립은 다운셋 부분의 일부가 돌출된 푸쉬 아웃(push out) 타입의 클립이고,
    상기 제2 클립은 다운셋 부분이 소정 각도 구부러진 벤딩(bending) 타입의 클립인 것을 특징으로 하는 반도체 패키지.
  33. 반도체 다이가 부착될 리드프레임 패드와, 외부와의 신호 전달을 위한 리드를 포함하는 리드프레임 구조를 준비하는 단계;
    상기 리드프레임 패드 상에 반도체 다이를 부착하는 단계;
    상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드가 각각 클립으로 연결되도록 상기 반도체 다이 및 리드프레임의 리드에, 상기 반도체 다이의 소스 영역과 상기 리드프레임의 소스 리드를 전기적으로 연결하는 소스 클립부와, 상기 반도체 다이의 게이트 영역과 상기 리드프레임의 게이트 리드를 전기적으로 연결하는 게이트 클립부, 및 상기 소스 클립부와 게이트 클립부 사이를 연결하며 상기 소스 클립부 및 상기 게이트 클립부 사이에 배치된 세라믹층으로 이루어진 연결부를 포함하는 소스-게이트 일체형 클립을 부착하는 단계;
    상기 클립이 부착된 리드프레임을 봉합수지로 몰딩하는 단계; 및
    상기 소스-게이트 일체형 클립의 연결부를 제거하여 상기 반도체 다이의 소스 영역 및 게이트 영역을 전기적으로 분리하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  34. 삭제
  35. 제33항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 타이 바(tie bar)인 것을 특징으로 하는 반도체 패키지 제조방법.
  36. 제33항에 있어서,
    상기 연결부는 상기 소스 클립부의 일 단 및 상기 게이트 클립부의 일 단으로부터 각각 연장된 제1 타이 바(tie bar)와,
    상기 소스 클립부의 다른 단 및 상기 게이트 클립부의 다른 단으로부터 각각 연장된 제2 타이 바(tie bar)로 이루어진 것을 특징으로 하는 반도체 패키지 제조방법.
  37. 삭제
  38. 제33항에 있어서,
    상기 반도체 다이 및 리드프레임의 리드에 소스-게이트 일체형 클립을 부착하는 단계에서,
    상기 클립을 도전성 접착제를 이용하여 상기 반도체 다이 및 리드프레임의 리드에 부착하거나,
    울트라소닉 웰딩(ultra sonic welding) 공정을 이용하여 접착 부재 없이 상기 클립을 상기 반도체 다이 및 리드프레임의 리드에 직접 부착하는 것을 특징으로 하는 반도체 패키지 제조방법.


KR1020110045918A 2011-05-16 2011-05-16 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 KR101249745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110045918A KR101249745B1 (ko) 2011-05-16 2011-05-16 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110045918A KR101249745B1 (ko) 2011-05-16 2011-05-16 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120128038A KR20120128038A (ko) 2012-11-26
KR101249745B1 true KR101249745B1 (ko) 2013-04-03

Family

ID=47512875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110045918A KR101249745B1 (ko) 2011-05-16 2011-05-16 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101249745B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631232B1 (ko) * 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지
KR20170012927A (ko) 2015-07-27 2017-02-06 제엠제코(주) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
KR20190054661A (ko) 2017-11-14 2019-05-22 제엠제코(주) 미세 음각 패턴이 형성된 기판 및 이를 포함하는 반도체 패키지
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644913B1 (ko) * 2015-01-08 2016-08-04 (주) 루트세미콘 초음파 용접을 이용한 반도체 패키지 및 제조 방법
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
DE102016204150A1 (de) * 2016-03-14 2017-09-14 Siemens Aktiengesellschaft Verfahren, Halbleitermodul, Stromrichter und Fahrzeug
CN111261596A (zh) * 2018-12-03 2020-06-09 杰米捷韩国株式会社 利用多个夹件结构的半导体封装及其制造方法
EP3886150A1 (en) * 2020-03-26 2021-09-29 Infineon Technologies Austria AG Method for processing a semiconductor wafer, semiconductor wafer, clip and semiconductor device
KR102434465B1 (ko) * 2020-07-20 2022-08-22 한국전자통신연구원 플립-스택형 반도체 패키지 및 제조방법
KR102511000B1 (ko) * 2021-06-14 2023-03-17 제엠제코(주) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
US20080246130A1 (en) 2004-12-20 2008-10-09 Semiconductor Components Industries, L.L.C. Semiconductor Package Structure Having Enhanced Thermal Dissipation Characteristics
US20090224383A1 (en) 2008-03-07 2009-09-10 Erwin Victor Cruz Semiconductor die package including exposed connections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246130A1 (en) 2004-12-20 2008-10-09 Semiconductor Components Industries, L.L.C. Semiconductor Package Structure Having Enhanced Thermal Dissipation Characteristics
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
US20090224383A1 (en) 2008-03-07 2009-09-10 Erwin Victor Cruz Semiconductor die package including exposed connections

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631232B1 (ko) * 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지
KR20170012927A (ko) 2015-07-27 2017-02-06 제엠제코(주) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same
KR20190054661A (ko) 2017-11-14 2019-05-22 제엠제코(주) 미세 음각 패턴이 형성된 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR20120128038A (ko) 2012-11-26

Similar Documents

Publication Publication Date Title
KR101249745B1 (ko) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
US9252088B2 (en) Semiconductor device and method of manufacturing the same
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9159656B2 (en) Semiconductor die package and method for making the same
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US7618896B2 (en) Semiconductor die package including multiple dies and a common node structure
US8497572B2 (en) Semiconductor module and method of manufacturing the same
CN111354646A (zh) 制造半导体器件的方法与对应的半导体器件
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
CN110911377B (zh) 具有半导体芯片端子的dc-dc转换器
US20080164588A1 (en) High power semiconductor package
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR20140073241A (ko) 반도체 패키지 및 그 제조방법
US8253247B2 (en) Semiconductor device and method for manufacturing the same
US9355995B2 (en) Semiconductor packages utilizing leadframe panels with grooves in connecting bars
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US20130256920A1 (en) Semiconductor device
KR200483254Y1 (ko) 반도체 패키지
KR101561920B1 (ko) 반도체 패키지
US7005728B1 (en) Lead configuration for inline packages
JP2003188335A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 6