KR20140073241A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20140073241A
KR20140073241A KR1020120141254A KR20120141254A KR20140073241A KR 20140073241 A KR20140073241 A KR 20140073241A KR 1020120141254 A KR1020120141254 A KR 1020120141254A KR 20120141254 A KR20120141254 A KR 20120141254A KR 20140073241 A KR20140073241 A KR 20140073241A
Authority
KR
South Korea
Prior art keywords
clip
semiconductor die
lead
leads
region
Prior art date
Application number
KR1020120141254A
Other languages
English (en)
Inventor
박중언
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020120141254A priority Critical patent/KR20140073241A/ko
Publication of KR20140073241A publication Critical patent/KR20140073241A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 클립의 본딩공정과 리플로우 공정 시 클립 의 예상치 못한 방향으로의 움직임을 방지하고 클립의 파열을 방지 할 수 있는 반도체 패키지 및 이의 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지 및 이의 제조방법은 탑재판; 상기 탑재판의 일측에 나란히 배열된 다수의 리드; 상기 탑재판에 전기적으로 접속된 반도체 다이; 상기 다수의 리드와 상기 반도체 다이를 전기적으로 접속하는 클립; 및 상기 탑재판, 상기 다수의 리드, 상기 반도체 다이 및 상기 클립을 인캡슐레이션 하되, 상기 리드 및 상기 탑재판의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고, 상기 클립에는 만곡부가 형성되고, 상기 만곡부 중 하부로 연장되는 부분에는 상기 만곡부를 향하여 형성된 적어도 하나의 오목부가 형성되는 것을 특징으로 한다.

Description

반도체 패키지 및 그 제조방법 {Semiconductor package and fabricating method thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 전력용 반도체 소자(예를 들면 Power MOSFET 또는 IGBT)를 구현하는 반도체 패키지는 작은 스위칭 손실과 도통 손실을 가지며, 낮은 드레인-소스　간 온저항(Rds(ON))을 갖는 것을 요구하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이, DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용되어, 상기 소자들의 에너지 효율을 높이고 발열을 줄임으로써, 최종적인 제품의 크기를 줄여 자원 절약을 이룰 수 있다.
종래의 반도체 패키지는 드레인 리드를 갖는 탑재판에 반도체 다이를 전기적으로 접속하고, 이어서 그 외주연의 게이트 리드와 소스 리드를 상기 반도체 다이에 골드(Au) 또는 알루미늄(Al)과 같은 도전성 와이어로 상호간 본딩한다. 이어서, 상기 탑재판, 상기 게이트 리드, 상기 소스 리드 및 상기 반도체 다이는 인캡슐란트로 인캡슐레이션 된다.
이러한 종래의 반도체 패키지는 리드프레임과 반도체 다이를 전기적으로 연결하기 위해 주로 골드 또는 알루미늄 등의 도전성 와이어를 하나 이상 구비하여 본딩하는 방식을 이용하였다. 이러한 본딩 방식은　반도체 패키지의 본딩 면적 및 전류 용량을 고려하여, 다수의 금속 와이어 본딩이 필요하다. 따라서 다수의 재료 및 공정이 필요하고, 본딩 면적이 작으므로 전기적 특성 및 신뢰성이 저하되는 문제가 있다.
이에 따라, 금속을 클립 형상으로 구현하여 반도체 다이와 리드프레임을 전기적으로 연결하는 방식이 개발되었다. 이러한 방식은 반도체 다이와 클립, 클립과 리드프레임 사이에 솔더(solder)가 개재된다. 그런데 이러한 솔더는 본딩 공정에서 액상이 되므로, 얼라인(align)이 완료된 반도체 다이 또는 리드프레임 위의 클립이 예상치 못한 방향으로 움직이는 문제가 있다. 또한, 반도체 다이, 솔더, 및 클립의 열팽창계수의 차이로 인한 열응력으로 하여 리플로우 공정 또는 반도체 다이의 동작 중, 반도체 다이와 클립 사이의 전기적 분리 현상이 발생하는 문제가 있다.
본 발명은 클립에 만곡부를 형성하고, 만곡부의 하부로 연장된 부분에 상기 만곡부를 향하여 적어도 하나의 오목부를 형성함으로써 리드와의 결합을 단단하게 하여 리플로우 공정 시 클립의 예상치 못한 방향으로의 움직임을 방지 할 수 있을 뿐만 아니라, 클립의 반도체 다이와 접속하는 부분에 다수의 관통부, 요철부 또는 돌출부를 형성하여 솔더와 클립의 열팽창계수의 차이로 인한 열응력을 분산시키고 완화시켜 리플로우 공정 또는 반도체 다이의 동작 중, 반도체 다이와 클립 사이의 전기적 분리 현상을 방지 할 수 있는 반도체 패키지 및 이의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 패키지는 탑재판; 상기 탑재판의 일측에 나란히 배열된 다수의 리드; 상기 탑재판에 전기적으로 접속된 반도체 다이; 상기 다수의 리드와 상기 반도체 다이를 전기적으로 접속하는 클립; 및 상기 탑재판, 상기 다수의 리드, 상기 반도체 다이 및 상기 클립을 인캡슐레이션 하되, 상기 리드 및 상기 탑재판의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고, 상기 클립에는 만곡부가 형성되고, 상기 만곡부 중 하부로 연장되는 부분에는 상기 만곡부를 향하여 형성된 적어도 하나의 오목부가 형성된다.
상기 리드에는 적어도 하나의 관통부가 형성될 수 있다.
상기 관통부는 평면에서의 모양이 원형 또는 사각형 또는 반원형일 수 있다.
상기 리드는 상기 클립에 전기적으로 연결되는 다수의 소스 리드와, 상기 반도체 다이에 도전성 와이어 또는 금속 기판에 의해 연결되는 게이트 리드로 이루어질 수 있다.
상기 소스 리드는 연결 리드에 의해 서로 연결될 수 있다.
상기 탑재판에는 상기 리드와 반대 방향에 드레인 리드가 더 형성될 수 있다.
상기 탑재판에는 둘레에 상기 인캡슐란트와의 접착 면적 증가를 위한 다수의 돌기가 더 형성될 수 있다.
상기 클립은 상기 반도체 다이에 전기적으로 접속되는 제1영역; 상기 제1영역으로부터 하부로 만곡되게 형성되는 제2영역; 및 상기 제2영역으로부터 연장되어 끝단이 상기 리드에 전기적으로 접속되는 제3영역;을 포함하여 이루어질 수 있다.
상기 제1영역에는 다수의 관통부, 요철부 또는 돌출부가 형성될 수 있다.
상기 제1영역은 테두리를 제외한 부분이 함몰되어 형성된 적어도 하나의 함몰부를 포함하고, 상기 함몰부는 상기 반도체 다이에 전기적으로 접속될 수 있다.
상기 함몰부에 다수개의 관통부가 형성될 수 있다.
상기 함몰부는 다수개의 돌기일 수 있다.
상기 함몰부는 절단되어 여러 개의 블록을 형성할 수 있다.
상기 제2영역에는 적어도 하나의 관통부가 형성될 수 있다.
상기 인캡슐란트는 클립의 윗면이 외부로 더 노출되도록 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은 탑재판과 다수의 리드를 갖는 리드프레임, 반도체 다이 및 클립을 준비하는 단계; 상기 리드프레임의 탑재판에 반도체 다이를 전기적으로 접속하는 단계; 상기 리드프레임의 리드와 상기 반도체 다이를 상기 클립을 이용하여 전기적으로 접속하는 단계; 및, 상기 리드프레임, 반도체 다이 및 클립을 인캡슐란트로 인캡슐레이션하는 단계를 포함한다.
상기 클립에는 만곡부가 형성되고, 상기 만곡부 중 하부로 연장되는 부분에는 상기 만곡부를 향하여 형성된 적어도 하나의 오목부가 형성된다.
본 발명의 반도체 패키지 및 그 제조방법에 의하면, 클립의 본딩공정과 리플로우 공정 시 클립 의 예상치 못한 방향으로의 움직임을 방지하고, 리플로우 공정 또는 반도체 다이의 동작 중, 반도체 다이와 클립 사이의 전기적 분리 현상을 방지 할 수 있는 반도체 패키지 및 이의 제조방법을 제공할 수 있다. 또한, 클립 및 탑재판 일부가 패키지 표면 및 저면으로 노출됨으로 인하여 방열특성을 향상시켜 고신뢰성의 반도체 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 구조를 도시한 도면이다.
도 2는 도 1에 도시된 반도체 패키지의 탑재판과 리드를 도시한 평면도이다.
도 3은 도 1에 도시된 반도체 패키지의 탑재판과 리드를 도시한 사시도이다.
도 4a내지 도 4b는 본 발명에 따른 반도체 패키지에서 이용 가능한 클립을 도시한 사시도이다.
도 5a내지 도 5b는 본 발명에 따른 반도체 패키지에서 클립의 윗면까지 인캡슐레이션 된 반도체 패키지를 도시한 단면도이다.
도 6a내지 도 6b는 본 발명에 따른 반도체 패키지에서 클립의 윗면이 인캡슐레이션 되지 않고 노출된 반도체 패키지를 도시한 단면도이다.
이하, 실시예와 첨부한 도면을 통하여 본 발명에 따른 반도체 패키지(100) 및 그 제조방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 구조를 도시한 도면이고, 도 2는 도 1에 도시된 반도체 패키지(100)의 탑재판(110)과 리드(120)를 도시한 평면도이고, 도 3은 도 1에 도시된 반도체 패키지(100)의 탑재판(110)과 리드(120)를 도시한 사시도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 탑재판(110), 리드(120), 반도체 다이(130), 클립(140, 150) 및 인캡슐란트(180)을 포함한다.
상기 탑재판(110)은 대략 평평한 평판 형태를 하며, 일측에 인캡슐란트(180)의 측부로 돌출되고 상기 리드(120)와 반대 방향에 형성된 다수의 드레인 리드(111)와, 타측 둘레에 인캡슐란트(180)와의 접착 면적을 증가시키는 다수의 돌기(112)를 포함한다. 이러한 탑재판(110)은 구리, 구리 합금, 철-니켈 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 상기 탑재판(110)은 상기 리드(120)와 소정 거리 이격되어 형성되어 있다.
상기 리드(120)는 다수의 소스 리드(121)와 하나의 게이트 리드(123)로 이루어진다. 상기 소스 리드(121)는 도전성 접착제(170)을 통하여 상기 클립(140, 150)에 전기적으로 연결되고 연결 리드(122)에 의해 서로 연결될 수 있다. 즉, 상기 소스 리드(121)는 동일한 소스 전류가 흘러 가는 영역이므로, 연결 리드(122)에 의해 모두 연결 되어도 좋다. 이와 같이 하여, 소스 리드(121)는 저항값이 최소화된다. 상기 소스 리드(121) 및 연결 리드(122)에는 적어도 하나의 관통부(124)이 형성되어 있다. 상기 관통부(124)는 평면에서의 모양이 원형 또는 사각형 또는 반원형일 수 있으나, 이러한 모양으로 본 발명을 한정하는 것은 아니다. 상기 관통부(124)에 의하여 상기 클립(140, 150)과 상기 리드(120)의 결합력과 접착력이 향상된다. 상기 게이트 리드(123)는 상기 반도체 다이(130)에 도전성 와이어(160) 또는 금속 기판에 의해 연결된다. 이러한 리드(120) 역시 구리, 구리 합금, 철-니켈 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
상기 반도체 다이(130)는 탑재판(110) 위에 도전성 접착제(170)로 접착되어 있다. 이러한 반도체 다이(130)는 통상의 MOSFET, BJT, IGBT 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 상기 도전성 접착제(170)는 솔더, 솔더 합금 및 실버 충진 에폭시 페이스트(epoxy paste) 등 일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 도전성 접착제(170)는 상기 반도체 다이(130)의 저면에 미리 형성된 채로 제공될 수 있다.
도 4a내지 도 4b는 본 발명에 따른 반도체 패키지(100)에서 이용 가능한 클립을 도시한 사시도이다.
도 4a내지 도 4b에 도시된 바와 같이, 상기 클립(140, 150)은 제1영역(141, 151), 제2영역(142, 152), 및 제3영역(143, 153)을 포함한다.
상기 제1영역(141, 151)은 상기 반도체 다이(130)에 전기적으로 접속되는 영역이다. 상기 제2영역(142, 152)은 상기 제1영역(141, 151)으로부터 하부로 만곡되게 형성되는 영역이다. 상기 제3영역(143, 153)은 상기 제2영역(142, 152)으로부터 연장되어 끝단이 상기 리드에 전기적으로 접속되는 영역이다.
도 4a에 도시된 바와 같이, 상기 제1영역(141)은 다수의 요철(凹凸)부 또는 돌출부(147)가 형성되어 있다. 상기 요철(凹凸)부 또는 돌출부(147)의 평면에서의 형상은 사각형, 다각형, 및 원형일 수 있다. 상기 요철(凹凸)부 또는 돌출부 (147)는 리플로우 공정 또는 반도체 다이의 동작 중, 도전성 접착제(170), 반도체 다이(130), 및 클립(140, 150) 사이의 열팽창계수의 차이로 인한 열응력을 분산시키고 완화시켜 반도체 다이(130)와 클립(140, 150) 사이의 전기적 분리 현상을 방지하는 역할을 한다. 상기 제1영역(141)은 상기 도전성 접착제(170)에 의하여 상기 반도체 다이(130)의 윗면에 접속된다.
상기 제2영역(142)은 상기 제1영역(141)과 인접하고, 만곡부(144)와 적어도 하나의 관통부(147')가 형성되어 있다. 상기 관통부(147')는 상기 만곡부(144)의 형성을 용이하게 해주는 역할을 한다.
상기 제3영역(143)은 상기 제2영역(142)과 인접하고, 상기 만곡부(144)를 향하여 형성된 적어도 하나의 오목부(145)가 형성되어 있다. 상기 오목부(145)에 의하여 상기 클립의 제3영역(143)은 나뉘어 지면서 다수의 리드와 리드(120)사이에 위치되거나 끼워지는 돌출 영역(146)을 형성한다. 이러한 제3영역(143)은 클립(140)의 본딩 공정시, 클립(140)이 움직이지 않도록 한다. 즉, 클립(140)의 본딩은 솔더와 같은 도전성 접착제(170)를 이용하는데, 이러한 도전성 접착제(170)는 본딩 공정시 액체와 같이 점도가 낮은 상태가 된다. 따라서 그 위의 클립(140)이 쉽게 이동할 수있는데, 상기와 같이 클립(140)의 제3영역(143)이 리드(120)와 리드(120) 사이의 영역에 마치 결합된 형태를 하면, 클립(140)이 전혀 움직이지 않게 된다. 따라서 이미 설정된 클립(140)의 얼라인먼트가 본딩 공정 중에도 정확히 유지된다.
도 4b에 도시된 바와 같이, 상기 제1영역(151)은 테두리를 제외한 부분이 함몰되어 형성된 적어도 하나의 함몰부(156)를 포함한다. 상기 함몰부(156)는 기계적 절단에 의하여 여러 개의 블록(157)을 형성하면서 다수개의 관통부(158)를 형성한다. 이로부터 형성된 다수의 돌기는 도전성 접착제(170)에 의하여 상기 반도체 다이(130)에 전기적으로 접속된다. 상기 관통부(158)에 의하여 리플로우 공정 시 상기 클립의 열팽창 또는 열수축에 따른 응력을 완화시킬 수 있다.
상기 제2영역(152)은 상기 제1영역(151)과 인접하고, 만곡부(154)가 형성되어 있다.
상기 제3영역(153)은 상기 제2영역(152)과 인접하고, 상기 만곡부(154)를 향하여 형성된 적어도 하나의 오목부(155)가 형성되어 있다. 상기 오목부(155)에 의하여 상기 클립의 제3영역(153)은 나뉘어 지면서 다수의 리드(120)와 리드(120)사이에 위치되거나 끼워지는 돌출 영역(146)을 형성한다. 이러한 제3영역(153)은 클립(140)의 본딩 공정시, 솔더에 의하여 상기 리드(120)에 접속될 수 있으며, 클립(140)이 움직이지 않도록 한다.
상기 클립(140, 150)은 상기 제1영역(141,151)이 상기 도전성 접착제(170)를 통하여 반도체 다이(130)에 접속되고, 제3영역(143, 153)이 도전성 접착제(170)을 통하여 다수의 소스 리드(121)에 결합함으로써, 상기 반도체 다이(130)와 상기 다수의 소스 리드(121)를 전기적으로 연결하는 역할을 한다.
도 5a내지 도 5b는 본 발명에 따른 반도체 패키지(100)에서 클립의 윗면까지 인캡슐레이션 된 반도체 패키지(100)를 도시한 단면도이고, 도 6a내지 도 6b는 본 발명에 따른 반도체 패키지(100)에서 클립의 윗면이 인캡슐레이션 되지 않고 노출된 반도체 패키지(100)를 도시한 단면도이다.
도 5a내지 도 5b에서 상기 인캡슐란트(180)는 상기 탑재판(110), 상기 다수의 리드(120), 상기 반도체 다이(130) 및 상기 클립(140, 150)을 인캡슐레이션 하되, 상기 리드(120)및 상기 탑재판(110)의 저면은 외부로 노출되도록 한다. 물론, 상기 탑재판(110)에 연결된 다수의 드레인 리드(111)의 저면도 상기 인캡슐란트(180)의 외측으로 노출되어 있다.
도 6a내지 도 6b에서 상기 인캡슐란트(180)는 클립(140, 150)의 윗면이 외부로 더 노출되도록 형성되고, 상기 클립(140, 150)의 윗면과 인캡슐란트(180)의 윗면이 동일 평면 위에 있게끔 형성된다. 이로써, 반도체 패키지(100)의 두께가 얇아지고, 반도체 다이(130)의 열 방출 효과가 향상된다. 도 5a내지 도 5b와 중복되는 부분은 생략하기로 한다.
도 7은 본 발명에 따른 반도체 패키지(100)의 제조 방법을 도시한 순서도이다.
도 7에 도시된 바와 같이 본 발명에 따른 반도체 패키지(100)의 제조 방법은 리드 프레임, 반도체 다이(130) 및 클립준비 단계(S1), 반도체 다이(130) 본딩 단계(S2), 클립 본딩 단계(S3) 및 인캡슐레이션 단계(S4)를 포함한다.
도 8a 내지 도 8d는 본 발명에 따른 반도체 패키지(100)의 제조 방법을 도시한 순차 단면도이다.
상기 단계(S1)에서는 도 8a에 도시된 바와 같이, 리드프레임(101) 반도체 다이(130) 및 클립(140)을 각각 준비한다. 여기서, 상기 리드프레임(101)은 드레인 리드(111)와 돌기(112)를 갖는 탑재판(110), 소스 리드(121)와 게이트 리드(123)로 이루어진 리드(120)를 총칭하는 용어이다. 또한, 상기 반도체 다이(130)는 통상의 MOSFET, BJT, IGBT 및 그 등가물일 수 있다. 또한, 상기 클립(140)은 제1영역(141) 내지 제3영역(143)으로 이루어진 것일 수 있다.
상기 단계(S2)에서는 도 8b에 도시된 바와 같이, 반도체 다이(130)를 도전성 접착제(170)를 이용하여 상기 탑재판(110)에 전기적으로 접속한다. 여기서, 상기 도전성 접착제(170)는 솔더, 솔더 합금 및 실버 충진 에폭시 페이스트(epoxy paste) 등 일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 도전성 접착제(170)는 상기 반도체 다이(130)의 저면에 미리 형성된 채로 제공될 수 있다.
상기 단계(S3)에서는 도 8c에 도시된 바와 같이, 클립(140)을 이용하여 리드(120)와 반도체 다이(130)를 전기적으로 접속한다. 즉, 상기 리드(120)와 상기 제3영역(143)을 도전성 접착제(170)를 통하여 결합하고, 상기 반도체 다이(130)에 도전성 접착제(170)를 형성해 놓고, 그 위에 클립(140)의 제1영역(141)을 위치시킨다. 상기 도전성 접착제(170)는 솔더일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 이어서, 상기 도전성 접착제(170)를 고온의 온도로 리플로우시킨 후 냉각시킨다. 그러면, 상기 클립(140)의 오목부(145)에 의하여 형성된 돌출영역이 리드의 관통부(124)에 결합된 채로 상기 도전성 접착제(170)에 의해 상기 클립(140)과 반도체 다이(130)가 단단하게 결합된다. 더불어, 게이트 리드와 반도체 다이(130)는 도전성 와이어(160) 또는 금속 기판 등을 사용하여 상호 접속될 수 있다.
상기 단계(S4)에서는 도 8d에 도시된 바와 같이, 인캡슐란트(180)에 의해 리드프레임(101), 반도체 다이(130) 및 클립(140)이 인캡슐레이션 된다. 여기서, 상기 탑재판(110) 및 이것에 연결된 드레인 리드(111)의 저면은 인캡슐란트(180)를 통해 외부로 노출된다. 또한, 상기 리드(120)의 저면도 인캡슐란트(180)를 통해 외부로 노출된다.
이상에서 설명한 것은 본 발명에 따른 반도체 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 반도체 패키지 101: 리드프레임
110: 탑재판 111: 드레인 리드
112: 돌기 120: 리드
121: 소스 리드 122: 연결 리드
123: 게이트 리드 124, 147' 158: 관통부
130: 반도체 다이 147: 요철(凹凸)부(또는 돌출부)
140, 150: 클립 141, 151: 제1영역
142, 152: 제2영역 143, 153: 제3영역
144, 154: 만곡부 145, 155: 오목부
146: 돌출 영역 147' 관통부
156: 함몰부 157: 블록
160: 도전성 와이어 170: 도전성 접착제
180: 인캡슐란트

Claims (16)

  1. 탑재판;
    상기 탑재판의 일측에 나란히 배열된 다수의 리드;
    상기 탑재판에 전기적으로 접속된 반도체 다이;
    상기 다수의 리드와 상기 반도체 다이를 전기적으로 접속하는 클립; 및
    상기 탑재판, 상기 다수의 리드, 상기 반도체 다이 및 상기 클립을 인캡슐레이션 하되, 상기 리드 및 상기 탑재판의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고,
    상기 클립에는 만곡부가 형성되고, 상기 만곡부 중 하부로 연장되는 부분에는 상기 만곡부를 향하여 형성된 적어도 하나의 오목부가 형성되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 리드에는 적어도 하나의 관통부가 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 관통부는 평면에서의 모양이 원형 또는 사각형 또는 반원형인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 리드는 상기 클립에 전기적으로 연결되는 다수의 소스 리드와, 상기 반도체 다이에 도전성 와이어 또는 금속 기판에 의해 연결되는 게이트 리드로 이루어진 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 소스 리드는 연결 리드에 의해 서로 연결된 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 탑재판에는 상기 리드와 반대 방향에 드레인 리드가 더 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 탑재판에는 둘레에 상기 인캡슐란트와의 접착 면적 증가를 위한 다수의 돌기가 더 형성된 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 클립은
    상기 반도체 다이에 전기적으로 접속되는 제1영역;
    상기 제1영역으로부터 하부로 만곡되게 형성되는 제2영역; 및
    상기 제2영역으로부터 연장되어 끝단이 상기 리드에 전기적으로 접속되는 제3영역;을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 제1영역에는 다수의 관통부, 요철(凹凸)부 또는 돌출부가 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 제2영역에는 적어도 하나의 관통부가 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  11. 제8항에 있어서,
    상기 제1영역은 테두리를 제외한 부분이 함몰되어 형성된 적어도 하나의 함몰부를 포함하고, 상기 함몰부는 상기 반도체 다이에 전기적으로 접속되는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 함몰부에 다수개의 관통부가 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  13. 제11항에 있어서,
    상기 함몰부는 다수개의 돌기인 것을 특징으로 하는 반도체 패키지.
  14. 제11항에 있어서,
    상기 함몰부는 절단되어 여러 개의 블록을 형성하는 것을 특징으로 하는 반도체 패키지.
  15. 제1항에 있어서,
    상기 인캡슐란트는 클립의 윗면이 외부로 더 노출되도록 형성되는 것을 특징으로 하는 반도체 패키지.
  16. 탑재판과 다수의 리드를 갖는 리드프레임, 반도체 다이 및 클립을 준비하는 단계;
    상기 리드프레임의 탑재판에 반도체 다이를 전기적으로 접속하는 단계;
    상기 리드프레임의 리드와 상기 반도체 다이를 상기 클립을 이용하여 전기적으로 접속하는 단계; 및,
    상기 리드프레임, 반도체 다이 및 클립을 인캡슐란트로 인캡슐레이션하는 단계를 포함하고,
    상기 클립에는 만곡부가 형성되고, 상기 만곡부 중 하부로 연장되는 부분에는 상기 만곡부를 향하여 형성된 적어도 하나의 오목부가 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020120141254A 2012-12-06 2012-12-06 반도체 패키지 및 그 제조방법 KR20140073241A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120141254A KR20140073241A (ko) 2012-12-06 2012-12-06 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120141254A KR20140073241A (ko) 2012-12-06 2012-12-06 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140073241A true KR20140073241A (ko) 2014-06-16

Family

ID=51126840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120141254A KR20140073241A (ko) 2012-12-06 2012-12-06 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140073241A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043469A1 (ko) * 2014-09-18 2016-03-24 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20200139618A (ko) * 2019-06-04 2020-12-14 제엠제코(주) 반도체 패키지
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
WO2022114280A1 (ko) * 2020-11-24 2022-06-02 서민석 반도체 패키지
KR20220166647A (ko) * 2021-06-10 2022-12-19 해성디에스 주식회사 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지
CN116705770A (zh) * 2023-08-03 2023-09-05 深圳市锐骏半导体股份有限公司 半导体装置及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043469A1 (ko) * 2014-09-18 2016-03-24 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
US9685397B2 (en) 2014-09-18 2017-06-20 Jmj Korea Co., Ltd. Semiconductor package with clip structure
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20200139618A (ko) * 2019-06-04 2020-12-14 제엠제코(주) 반도체 패키지
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
US11676931B2 (en) 2019-06-04 2023-06-13 Jmj Korea Co., Ltd. Semiconductor package
WO2022114280A1 (ko) * 2020-11-24 2022-06-02 서민석 반도체 패키지
KR20220166647A (ko) * 2021-06-10 2022-12-19 해성디에스 주식회사 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지
CN116705770A (zh) * 2023-08-03 2023-09-05 深圳市锐骏半导体股份有限公司 半导体装置及其制造方法
CN116705770B (zh) * 2023-08-03 2023-12-01 深圳市锐骏半导体股份有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US9165866B2 (en) Stacked dual chip package having leveling projections
CN101681897B (zh) 双侧冷却集成功率装置封装和模块及其制造方法
CN101136380B (zh) 具有多条散热通道的半导体封装结构及其制造方法
US8097959B2 (en) Semiconductor device including first and second carriers
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
KR20140073241A (ko) 반도체 패키지 및 그 제조방법
US9196577B2 (en) Semiconductor packaging arrangement
US20140117523A1 (en) Stacked dual-chip packaging structure and preparation method thereof
KR101014915B1 (ko) 반도체 패키지 및 그 제조 방법
KR101249745B1 (ko) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN108155168B (zh) 电子器件
US9666557B2 (en) Small footprint semiconductor package
CN108155172B (zh) 集成电路封装
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
CN105990275A (zh) 功率模块封装件及其制作方法
US20130256920A1 (en) Semiconductor device
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR101561920B1 (ko) 반도체 패키지
KR20160003357U (ko) 클립 구조체를 이용한 반도체 패키지
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application