KR20160003357U - 클립 구조체를 이용한 반도체 패키지 - Google Patents

클립 구조체를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20160003357U
KR20160003357U KR2020160005395U KR20160005395U KR20160003357U KR 20160003357 U KR20160003357 U KR 20160003357U KR 2020160005395 U KR2020160005395 U KR 2020160005395U KR 20160005395 U KR20160005395 U KR 20160005395U KR 20160003357 U KR20160003357 U KR 20160003357U
Authority
KR
South Korea
Prior art keywords
downset
lead
clip structure
chip
edge
Prior art date
Application number
KR2020160005395U
Other languages
English (en)
Other versions
KR200484570Y1 (ko
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR2020160005395U priority Critical patent/KR200484570Y1/ko
Publication of KR20160003357U publication Critical patent/KR20160003357U/ko
Application granted granted Critical
Publication of KR200484570Y1 publication Critical patent/KR200484570Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드 프레임(lead frame)의 패드 상에 실장된 반도체 칩과, 반도체 칩의 상면에 하면이 커플링(coupling)된 칩 접촉부, 리드 프레임의 리드에 커플링되는 다운셋(downset)부, 및 칩 접촉부와 다운셋부를 연결하는 연결부를 포함하는 클립(clip) 구조체, 및 리드의 표면과 다운셋부의 끝단부를 체결시키는 접착층를 포함하고, 다운셋부의 끝단부의 하나의 모서리부만 리드의 표면에 대향되도록 다운셋부가 연결부에 대해 벤딩(bending)되어, 모서리부에 인접하는 하면 부분과 리드 표면 사이 부분 및 측면 부분과 리드 표면 사이 부분에 접착층이 트랩(trap)된 반도체 패키지를 제시한다.

Description

클립 구조체를 이용한 반도체 패키지{Semiconductor package with clip structure}
본 고안은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 클립 구조체를 이용한 반도체 패키지에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다.
파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자와 같은 파워 칩(power chip) 패키지의 경우, 작은 스위칭 손실과 작은 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.
본 고안이 해결하고자 하는 과제는, 클립 구조체의 다운셋(downset)부가 리드프레임 리드에 접착될 때 리드프레임 리드와의 접합 신뢰도를 향상시키고 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 제시하는 것이다.
본 고안의 일 관점은 패드(pad)에 이격된 리드(lead)를 포함하는 리드 프레임(lead frame)의 상기 패드 상에 실장된 반도체 칩, 상기 반도체 칩의 상면에 하면이 커플링(coupling)된 칩 접촉부, 상기 리드 프레임의 상기 리드에 커플링되는 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립(clip) 구조체, 및 상기 리드의 표면과 상기 다운셋부의 끝단부를 체결시키는 접착층를 포함하고, 상기 다운셋부의 끝단부의 하나의 모서리부만 상기 리드의 표면에 대향되도록 상기 다운셋부가 상기 연결부에 대해 벤딩(bending)되어, 상기 모서리부에 인접하는 하면 부분과 상기 리드 표면 사이 부분 및 측면 부분과 상기 리드 표면 사이 부분에 상기 접착층이 트랩(trap)되고, 상기 연결부와 다운셋부 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 상기 벤딩 부분의 스프링 백(spring back) 현상을 억제하는 일정 깊이의 오목한 홈을 구비하는 반도체 패키지를 제시한다.
상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은 상기 리드 표면과 30° 이상 크고 90°보다 작은 예각을 이룰 수 있다.
상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은 상기 리드 표면과 30° 내지 65°의 예각을 이룰 수 있다.
상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은 상기 리드 표면과 45° 내지 80°의 예각을 이룰 수 있다.
상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 하면 부분은 상기 리드 표면과 0° 보다 크고 60°보다 작은 예각을 이룰 수 있다.
상기 다운셋부의 끝단부의 모서리부는 뾰족한 형상을 가질 수 있다.
상기 다운셋부의 끝단부의 모서리부는 뭉퉁한 라운드(round) 형상을 가질 수 있다.
상기 칩 접촉부는 상기 연결부의 하면에 비해 아래 방향으로 돌출된 메사(mesa) 형상을 가져, 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부가 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도될 수 있다.
상기 칩 접촉부는, 상면에 상기 연결부의 상면보다 낮은 바닥 표면 높이를 가지는 오목한 홈 형상을 가질 수 있다.
상기 클립 구조체는, 상기 칩 접촉부의 하면과 상기 연결부의 하면 사이에 단차를 가지는 오목한 홈 형상을 가질 수 있다.
상기 오목한 홈은 10° 보다 크고 180°보다 작은 각도를 이루는 "V" 자형 홈일 수 있다.
상기 오목한 홈은 구형 홈일 수 있다.
상기 오목한 홈은, 상기 클립 구조체를 측면에서 보았을 때, 상기 벤딩 부분의 스프링 백(spring back) 현상이 억제되도록, 상기 연결부와 다운셋부 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 일정 깊이로 형성된 홈일 수 있다.
본 고안에 따르면, 클립 구조체의 다운셋(downset)부가 리드프레임 리드에 접착될 때 리드프레임 리드와의 접합 신뢰도를 향상시키고 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 제시할 수 있다.
도 1은 일 예에 의한 클립 구조체를 포함하는 반도체 패키지를 보여주는 단면도이다.
도 2 및 도 4는 일 예에 의한 클립 구조체의 다운셋(downset)부의 체결 부분을 보여주는 도면들이다.
도 3 및 도 5는 일 예에 의한 클립 구조체의 다운셋(downset)부의 체결 부분을 보여주는 사진들이다.
도 6 내지 도 8은 일 예의 의한 클립 구조체의 스프링백(spring back) 방지용 홈을 설명하기 위해서 제시한 도면들이다.
본 고안의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 고안의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 고안의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 않는다. 본 고안의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 고안을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호가 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "하"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 고안의 반도체 패키지는 반도체 칩과 리드 프레임(lead frame)의 리드(lead)를 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조체를 도입한다. 외부 터미널(terminal)인 외부 연결부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립 구조체를 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립 구조체를 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
도 1은 일 예에 의한 클립 구조체를 포함하는 반도체 패키지를 보여준다.
도 1을 참조하면, 일 예의 반도체 패키지(10)는, 실질적으로 반도체 칩(200)이 실장되는 기판으로서 리드프레임(lead frame: 100)을 포함한다. 반도체 칩(200)은 파워(power) 소자의 칩(chip)으로 구비될 수 있다. 리드프레임(100)의 일 부분은 리드프레임 패드(lead frame pad: 101)로서 그 상에 반도체 칩(200)이 실장되고, 반도체 칩(200)의 하면에 구비된 단자, 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 리드프레임 패드(101)는 파워 모스펫(MOSFET)의 드레인에 연결되는 드레인 단자로 이용될 수 있다. 반도체 칩(200)과 리드프레임 패드(101)의 접착을 위해서 도전성 접착제를 포함하는 제1접착층(410)이 계면에 도입될 수 있다. 제1접착층(410)은 솔더(solder)층을 포함하여 도입되어, 리드프레임 패드(101)에 반도체 칩(200)의 하면을 상호 연결시킬 수 있다.
반도체 칩(200)으로부터 패키지 외부로의 신호 전달을 위한 리드(lead: 103, 105)가 구비될 수 있다. 제1리드(103)는 리드프레임 패드(101)와 이격되는 도전 패턴으로 구비될 수 있으며, 반도체 칩(200)의 상면에 마련된 게이트(gate) 패드 또는 게이트 단자와 전기적으로 연결될 수 있다. 이러한 전기적 연결은 게이트 패드(도시되지 않음)와 제1리드(103)를 상호 연결시키는 본딩 와이어(bonding wire: 도시되지 않음)에 의해서 구현될 수 있다. 제2리드(105)는 리드프레임 패드(101)와 제1리드(103)과 이격되어 분리된 도전 패턴으로 구비될 수 있다. 제2리드(105)는 반도체 칩(200)의 상면에 구비된 소스(source) 단자 또는 소스 패드와 클립 구조체(300)에 의해 연결될 수 있다.
리드프레임 패드(101) 상에는 반도체 칩(200)이 실장되고, 반도체 칩(200) 위에는 클립 구조체(300)의 일 부분, 예컨대, 칩 접촉부(chip contact portion: 310)가 도입되어 커플링(coupling)될 수 있다. 클립 구조체(300)는 칩 접촉부(310)와 다운셋(downset)부(330), 이들을 상호 연결시키는 연결부(350)가 일체된 형상으로 구비될 수 있다. 클립 구조체(300)는 구리(Cu)와 같은 금속 도전 부재를 판형 형상을 가지도록 가공하여 형성할 수 있다.
클립 구조체(300)의 칩 접촉부(310)가 접속되는 반도체 칩(200)의 상면에는 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자가 위치할 수 있으며, 클립 칩 접촉부(310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 판상 형태의 클립 구조체(300)는 와이어 본딩 구조에 비해 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다. 칩 접촉부(310)의 하면(311)과 반도체 칩(200)의 상면을 접착시켜 커플링시키기 위한 제2접착층(430)이 솔더와 같은 도전 접착제를 이용하여 구비될 수 있다.
클립 구조체(300)의 칩 접촉부(310)로부터 연결부(350)가 연장되고, 연결부(350)로부터 연장되는 일 부분이 아래에 위치하는 제2리드(105)에 연결되도록 연장되어 다운셋부(330)가 구현될 수 있다. 연결부(350)의 하면(351) 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋부(330)가 설정될 수 있다. 연결부(350)의 하면(351) 및 상면(353)의 표면으로부터 일정 각도 꺾여져 그 사이에 단차가 없는 형태로 다운셋부(330)가 구비될 수 있다. 다운셋 부분(330)의 끝단 단부(331)의 일부가 제2리드(105) 상면 표면에 접촉 연결되도록 다운셋부(330)가 구부러지는 각도가 설정될 수 있다. 다웃셋부(330)는 반도체 칩(200)에 전기적으로 연결되는 클립 구조체의 칩 접촉부(310)와 리드프레임(100)의 제2리드(105)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다.
다운셋부(330)는 연결부(350)나 칩 접촉부(310)로부터 벤딩(bending)되어 아래로 향하도록 일정 각도 꺾여진 형상을 가지도록 구비될 수 있다. 다운셋부(330)의 단부(331)는 제2리드(105)의 상면에 대향되는 하면(335)과 하면(335)에 연결된 측면(333)이 제2리드(105)의 상면과 일정 각도를 이루는 경사진 빗면을 이루도록 도입될 수 있다. 측면(333)과 하면(335)이 접해 이루어지는 모서리부(339) 만이 제2리드(105)의 상면 표면에 최근하도록 대향된다. 이를 위해서 다운셋부(330)가 구부러지는 벤딩 각도를 조절할 수 있다.
측면(333)과 하면(335)은 대략 90° 각도를 모서리부(339)에서 이룰 수 있고, 측면(333)은 제2리드(105)의 상면과 대략 30° 이상 크고 90° 보다 작은 각도(337)를 이루는 경사면 또는 빗면 형상을 가질 수 있다. 또는 측면(333)은 제2리드(105)의 상면과 30° 내지 65°의 각도를 이룰 수 있고, 45°내지 80°의 각도를 이룰 수 있다.
다운셋부(330)의 단부(331)의 측면(333)이 제2리드(105)의 상면과 일정 각도를 이루어 비스듬한 경사면 또는 빗면 형상으로 도입되므로, 측면(333)과 제2리드(105)의 상면 사이에는 90° 보다 작은 예각의 트랩(trap) 공간이 확보될 수 있고, 이러한 트랩 공간에 접착을 위한 제3접착층(450)의 접착 물질, 예컨대, 솔더가 보다 많은 양으로 트랩될 수 있다. 하면(335)과 제2리드(105)의 상면 사이에는 대략 0° 보다 크고 60° 보다 작은 예각의 각도를 이루는 경사진 빗면 형상을 가질 수 있다. 측면(333)과 제2리드(105)의 상면이 예각을 이루어 트랩을 위한 표면 장력을 보다 크게 유도할 수 있으므로, 트랩 공간 내에 보다 많은 솔더가 보유될 수 있다. 마찬가지로, 하면(335)과 제2리드(105)의 상면 사이에 예각의 트랩 공간이 확보될 수 있으며, 이러한 트랩 공간에 접착을 위한 제3접착층(450)의 접착 물질, 예컨대, 솔더가 보다 많은 양으로 트랩될 수 있다. 이에 따라, 제3접착층(450)의 두께를 실질적으로 증가시키고, 접착 면적을 증가시키는 효과를 구현할 수 있어, 다운셋부(330)의 단부(331)가 제2리드(105)의 표면에 보다 견고하고 전기적 신뢰성있게 체결될 수 있다.
클립 구조체(300)의 칩 접촉부(310)는 연결부(350)의 하면(351)에 대해서 아래 방향으로 돌출된 메사(mesa) 형상으로 구비될 수 있다. 칩 접촉부(310)의 하면(311)은 연결부(350)의 하면(351)과 사이에 높이 단차(H1)이 형성되도록 돌출된 형상을 가질 수 있다. 이에 따라 아래에서 바라볼 때, 칩 접촉부(310)와 다운셋부(330) 및 연결부(350)는 아치(arch) 형상을 이루고, 연결부(350)의 하면(351)은 반도체 칩(200)의 모서리 부분(201)과 보다 넓게 확보된 이격 간격(D1)을 가질 수 있다. 칩 접촉부(310)의 하면(311)과 연결부(350)의 하면(351) 사이의 높이 단차(H1) 만큼, 연결부(350)의 하면(351)이 칩 접촉부(310)의 하면(311) 보다 더 멀리 반도체 칩(200)의 모서리 부분(201)과 이격될 수 있다.
전력 반도체 칩(200)의 경우 모서리부(201)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 다운셋부(330)는 클립 구조체(300)의 연결부(350)로부터 벤딩된 형상을 가지므로, 이러한 모서리부(201)에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라 모서리부(201)와 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리부(201)와 다운셋부(330) 또는 연결부(350)과의 접촉을 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리부(201)에 대응되어 마주보는 연결부(350)의 하면(351)이 보다 더 멀리 이격되도록 연결부(350)와 칩 접촉부(310) 사이에 단차를 유도할 수 있다.
칩 접촉부(310)의 상면(313)에는 연결부(350)의 상면(353) 보다 낮은 바닥 높이를 가지는 오목한 홈(315) 형상이 구비될 수 있다. 이러한 오목한 홈(315) 형상은 칩 접촉부(310)가 아래로 돌출된 형상으로 구비되도록 가공하는 과정에서 수반될 수 있으며, 상면(313)과 연결부(350)의 상면(353)과의 높이 단차(H2) 만큼 상면의 표면적을 증대하는 효과를 수반할 수 있다. 이에 따라, 클립 구조체(300)로부터 열을 발산시키는 방열 효과의 증대를 구현할 수 있다. 클립 구조체(300)는 구리를 포함하는 금속 재질로 이루어질 수 있으며, 0.1㎜ 내지 1.5㎜ 두께를 가지는 판재를 가공하여 구현할 수 있다.
반도체 패키지(10)는 반도체 칩(200)을 밀봉하는 밀봉부(500)를 더 구비할 수 있으며, 밀봉부(500)는 반도체 칩(200) 및 클립 구조체(300)를 덮어 보호하도록 형성될 수 있다. 밀봉부(500)는 에폭시몰딩재(EMC)를 이용한 몰딩(moding) 과정으로 형성될 수 있다. 밀봉부(500)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다.
도 2 및 도 4는 일 예에 의한 클립 구조체의 다운셋(downset)부의 체결 부분을 보여준다. 도 3 및 도 5는 일 예에 의한 클립 구조체의 다운셋(downset)부의 체결 부분을 보여주는 사진들이다.
도 2를 참조하면, 클립 구조체(도 1의 300)의 다운셋부의 단부(2331)의 모서리부(2339)가 제2리드(2105)의 표면에 최근하게 대향되도록 다운셋부가 벤딩될 수 있다. 모서리부(2339)는 뾰족한 형상(sharply shape)를 가질 수 있다. 모서리부(2339)에 인근하는 하면(2335) 부분과 리드 프레임(2100)의 제2리드(2105) 사이의 예각 부분에 솔더의 접착층(2450)이 보다 많을 양이 트랩될 수 있고, 모서리부(2339)에 인근하는 측면(2333) 부분과 리드 프레임(2100)의 제2리드(2105) 사이의 예각(2337) 부분에 솔더의 접착층(2450)이 보다 많을 양이 트랩될 수 있다.
도 3를 참조하면, 클립 구조체(도 1의 300)의 다운셋부의 단부(3331)의 모서리부(3339)가 리드 프레임(3100)의 제2리드(3105)의 표면에 최근하게 대향되도록 다운셋부가 벤딩되고, 모서리부(3339)가 뾰족한 형상(sharply shape)을 가질 경우, 모서리부(3339)에 인근하는 하면(3335) 부분과 리드 프레임(3100)의 제2리드(3105) 사이의 예각 부분에 솔더의 접착층(3450)이 보다 많은 양이 트랩될 수 있고, 모서리부(3339)에 인근하는 측면(3333) 부분과 리드 프레임(3100)의 제2리드(3105) 사이의 예각 부분에 솔더의 접착층(3450)이 보다 많은 양이 트랩될 수 있음을 실제 사진으로 보여준다.
도 4를 참조하면, 클립 구조체(도 1의 300)의 다운셋부의 단부(4331)의 모서리부(4336)가 제2리드(2105)의 표면에 최근하게 대향되도록 다운셋부가 벤딩될 수 있다. 모서리부(4336)는 뭉퉁한 라운드(round) 형상을 가질 수 있다. 뭉퉁한 라운드 형상은 솔더와 접촉하는 표면적을 뾰족한 형상 보다 더 증가시킬 수 있다. 모서리부(4336)에 인근하는 하면(4335) 부분과 리드 프레임(4100)의 제2리드(4105) 사이의 예각 부분에 솔더의 접착층(4450)이 보다 많은 양이 트랩될 수 있고, 모서리부(4336)에 인근하는 측면(4333) 부분과 리드 프레임(4100)의 제2리드(4105) 사이의 예각(4337) 부분에 솔더의 접착층(4450)이 보다 많은 양이 트랩될 수 있다.
도 5를 참조하면, 클립 구조체(도 1의 300)의 다운셋부의 단부(5331)의 모서리부(5336)가 리드 프레임(5100)의 제2리드(5105)의 표면에 최근하게 대향되도록 다운셋부가 벤딩되고, 모서리부(5336)가 뭉퉁한 라운드 형상을 가질 경우, 모서리부(5336)에 인근하는 하면(5335) 부분과 리드 프레임(5100)의 제2리드(5105) 사이의 예각 부분에 솔더의 접착층(5450)이 보다 많은 양이 트랩될 수 있고, 모서리부(5336)에 인근하는 측면(5333) 부분과 리드 프레임(5100)의 제2리드(5105) 사이의 예각 부분에 솔더의 접착층(5450)이 보다 많은 양이 트랩될 수 있음을 실제 사진으로 보여준다.
도 6 내지 도 8은 일 예에 의한 클립 구조체의 스프링백(spring back) 방지용 홈들을 보여준다.
도 6을 참조하면, 클립 구조체(6300)는 칩 접촉부(6310)와 연결부(6350) 및 다운셋부(6330)을 포함하도록 가공할 수 있다. 다운셋부(6330)는 연결부(6350)로부터 연장된 부분을 아래 방향으로 구부려 벤딩하여 가공된다. 이때, 벤딩 시 다시 구부린 정도가 회복되는 스프링백(spring back) 현상에 의해서 원하는 각도로 다운셋부(6330)가 벤딩되지 않을 수 있다. 이러한 스프링백 현상을 억제하거나 방지하기 위해서, 스프링백 방지용 홈(6339)을 연결부(6350)와 다운셋부(6330) 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 오목한 홈 형상으로 형성될 수 있다.
보다 구체적으로, 클립 구조체(6300)의 측면 형상을 나타낸 도 6에 도시된 바와 같이, 상기 프트링백 방지용 홈(6339)은 클립 구조체를 측면에서 보았을 때 벤딩 부분의 외측 표면에 소정 깊이의 홈 형상으로 형성될 수 있다. 상기 스프링백 방지용 홈(6339)은 10°보다 크고 180°보다 작은 각도를 이루는 "V" 자형 홈으로 형성될 수 있다.
연결부(6350)의 하면에는 칩 접촉부(6310)의 하면과 연결부(6350)의 하면 사이에 단차를 가지는 오목한 홈(6359) 형상을 구비할 수 있다. 오목한 홈(6359)은 반도체 칩의 가장자리 에지 부분과의 이격 간격을 보다 넓게 확보하여 누설 전류를 억제하기 위해서 도입될 수 있다.
도 7을 참조하면, 클립 구조체(7300)는 칩 접촉부(7310)와 연결부(7350) 및 다운셋부(7330)을 포함하도록 가공할 수 있다. 다운셋부(7330)는 연결부(7350)로부터 연장된 부분을 아래 방향으로 구부려 벤딩하여 가공된다. 이때, 벤딩 시 다시 구부린 정도가 회복되는 스프링백(spring back) 현상에 의해서 원하는 각도로 다운셋부(7330)가 벤딩되지 않을 수 있다. 이러한 스프링백 현상을 억제하거나 방지하기 위해서, 스프링백 방지용 홈(7339)을 연결부(7350)와 다운셋부(7330) 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 오목한 홈 형상으로 형성될 수 있다. 스프링백 방지용 홈(7339)은 구형(spherical shape) 홈으로 형성될 수 있다. 연결부(7350)의 하면에는 칩 접촉부(7310)의 하면과 연결부(7350)의 하면 사이에 단차를 가지는 오목한 홈(7359) 형상을 구비할 수 있다. 오목한 홈(7359)은 반도체 칩의 가장자리 에지 부분과의 이격 간격을 보다 넓게 확보하여 누설 전류를 억제하기 위해서 도입될 수 있다.
도 8을 참조하면, 클립 구조체(8300)는 칩 접촉부(8310)와 연결부(8350) 및 다운셋부(8330)을 포함하도록 가공할 수 있다. 다운셋부(8330)는 연결부(8350)로부터 연장된 부분을 아래 방향으로 구부려 벤딩하여 가공된다. 이때, 벤딩 시 다시 구부린 정도가 회복되는 스프링백(spring back) 현상에 의해서 원하는 각도로 다운셋부(8330)가 벤딩되지 않을 수 있다. 이러한 스프링백 현상을 억제하거나 방지하기 위해서, 스프링백 방지용 홈(8339)을 연결부(8350)와 다운셋부(8330) 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 오목한 홈 형상으로 형성될 수 있다. 스프링백 방지용 홈(8339)은 구형(spherical shape) 홈으로 형성될 수 있다. 연결부(8350)의 하면에는 칩 접촉부(8310)의 하면과 연결부(8350)의 하면 사이에 단차를 가지는 오목한 홈(8359) 형상을 구비할 수 있다. 오목한 홈(8359)은 반도체 칩의 가장자리 에지 부분과의 이격 간격을 보다 넓게 확보하여 누설 전류를 억제하기 위해서 도입될 수 있다. 다운셋부(8330)의 끝단 단부는 다시 벤딩되어 리드 표면에 접촉될 부분이 리드 표면과 평행하도록 형성될 수 있다.
상술한 바와 같이 본 고안의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 고안에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 고안에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 고안에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
300: 클립 구조체, 310: 칩 접촉부,
330: 다운셋부, 350: 연결부.

Claims (13)

  1. 패드(pad)에 이격된 리드(lead)를 포함하는 리드 프레임(lead frame)의 상기 패드 상에 실장된 반도체 칩;
    상기 반도체 칩의 상면에 하면이 커플링(coupling)된 칩 접촉부, 상기 리드 프레임의 상기 리드에 커플링되는 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립(clip) 구조체; 및
    상기 리드의 표면과 상기 다운셋부의 끝단부를 체결시키는 접착층를 포함하고,
    상기 다운셋부의 끝단부의 하나의 모서리부만 상기 리드의 표면에 대향되도록 상기 다운셋부가 상기 연결부에 대해 벤딩(bending)되어, 상기 모서리부에 인접하는 하면 부분과 상기 리드 표면 사이 부분 및 측면 부분과 상기 리드 표면 사이 부분에 상기 접착층이 트랩(trap)되고,
    상기 연결부와 다운셋부 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 상기 벤딩 부분의 스프링 백(spring back) 현상을 억제하는 일정 깊이의 오목한 홈을 구비하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은
    상기 리드 표면과 30° 이상 크고 90°보다 작은 예각을 이루는 반도체 패키지.
  3. 제2항에 있어서,
    상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은
    상기 리드 표면과 30° 내지 65°의 예각을 이루는 반도체 패키지.
  4. 제2항에 있어서,
    상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 측면 부분은
    상기 리드 표면과 45° 내지 80°의 예각을 이루는 반도체 패키지.
  5. 제2항에 있어서,
    상기 다운셋부의 끝단부의 모서리부에 인접하는 상기 하면 부분은
    상기 리드 표면과 0° 보다 크고 60°보다 작은 예각을 이루는 반도체 패키지.
  6. 제1항에 있어서,
    상기 다운셋부의 끝단부의 모서리부는
    뾰족한 형상을 가지는 반도체 패키지.
  7. 제1항에 있어서,
    상기 다운셋부의 끝단부의 모서리부는
    뭉퉁한 라운드(round) 형상을 가지는 반도체 패키지.
  8. 제1항에 있어서,
    상기 칩 접촉부는 상기 연결부의 하면에 비해 아래 방향으로 돌출된 메사(mesa) 형상을 가져,
    상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부가 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도된 반도체 패키지.
  9. 제8항에 있어서,
    상기 칩 접촉부는, 상면에 상기 연결부의 상면보다 낮은 바닥 표면 높이를 가지는 오목한 홈 형상을 가지는 반도체 패키지.
  10. 제1항에 있어서,
    상기 클립 구조체는, 상기 칩 접촉부의 하면과 상기 연결부의 하면 사이에 단차를 가지는 오목한 홈 형상을 가지는 반도체 패키지.
  11. 제1항에 있어서,
    상기 오목한 홈은
    10° 보다 크고 180°보다 작은 각도를 이루는 "V" 자형 홈인 반도체 패키지.
  12. 제1항에 있어서,
    상기 오목한 홈은
    구형 홈인 반도체 패키지.
  13. 제1항에 있어서,
    상기 오목한 홈은,
    상기 클립 구조체를 측면에서 보았을 때, 상기 벤딩 부분의 스프링 백(spring back) 현상이 억제되도록, 상기 연결부와 다운셋부 사이에 위치하는 벤딩(bending) 부분의 외측 표면에 일정 깊이로 형성된 반도체 패키지.
KR2020160005395U 2016-09-13 2016-09-13 클립 구조체를 이용한 반도체 패키지 KR200484570Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020160005395U KR200484570Y1 (ko) 2016-09-13 2016-09-13 클립 구조체를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020160005395U KR200484570Y1 (ko) 2016-09-13 2016-09-13 클립 구조체를 이용한 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140124510A Division KR20160033870A (ko) 2014-09-18 2014-09-18 클립 구조체를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160003357U true KR20160003357U (ko) 2016-09-29
KR200484570Y1 KR200484570Y1 (ko) 2017-10-23

Family

ID=57048504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020160005395U KR200484570Y1 (ko) 2016-09-13 2016-09-13 클립 구조체를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200484570Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755205A (zh) * 2017-11-08 2019-05-14 株式会社东芝 半导体装置
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095763A (ko) * 2009-02-23 2010-09-01 주식회사 케이이씨 반도체 패키지 및 그 제조 방법
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US20130256852A1 (en) * 2012-03-27 2013-10-03 Texas Instruments Incorporated Stacked Semiconductor Package
KR20140073241A (ko) * 2012-12-06 2014-06-16 주식회사 케이이씨 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095763A (ko) * 2009-02-23 2010-09-01 주식회사 케이이씨 반도체 패키지 및 그 제조 방법
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US20130256852A1 (en) * 2012-03-27 2013-10-03 Texas Instruments Incorporated Stacked Semiconductor Package
KR20140073241A (ko) * 2012-12-06 2014-06-16 주식회사 케이이씨 반도체 패키지 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755205A (zh) * 2017-11-08 2019-05-14 株式会社东芝 半导体装置
EP3483931A1 (en) * 2017-11-08 2019-05-15 Kabushiki Kaisha Toshiba Semiconductor device
US11037863B2 (en) 2017-11-08 2021-06-15 Kabushiki Kaisha Toshiba Semiconductor device
CN109755205B (zh) * 2017-11-08 2023-07-04 株式会社东芝 半导体装置
US11735505B2 (en) 2017-11-08 2023-08-22 Kabushiki Kaisha Toshiba Semiconductor device
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
US11682610B2 (en) 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board

Also Published As

Publication number Publication date
KR200484570Y1 (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
KR101631232B1 (ko) 클립을 이용한 적층 패키지
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
KR101249745B1 (ko) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9433075B2 (en) Electric power semiconductor device
KR101443980B1 (ko) 접속핀 및 이를 갖는 전력 모듈 패키지
US20150214138A1 (en) Semiconductor device
KR20140073241A (ko) 반도체 패키지 및 그 제조방법
US9666557B2 (en) Small footprint semiconductor package
KR200484570Y1 (ko) 클립 구조체를 이용한 반도체 패키지
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US8552543B2 (en) Semiconductor package
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR101561920B1 (ko) 반도체 패키지
US20190088574A1 (en) Packaged electronic device having stepped conductive structure and related methods
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
US20240007014A1 (en) Power conversion device
WO2023100663A1 (ja) 半導体装置
JP7154202B2 (ja) 非絶縁型パワーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X70R Decision to refuse application
AMND Amendment
GRNO Decision to grant (after opposition)
REGI Registration of establishment