KR20100095763A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100095763A
KR20100095763A KR1020090014744A KR20090014744A KR20100095763A KR 20100095763 A KR20100095763 A KR 20100095763A KR 1020090014744 A KR1020090014744 A KR 1020090014744A KR 20090014744 A KR20090014744 A KR 20090014744A KR 20100095763 A KR20100095763 A KR 20100095763A
Authority
KR
South Korea
Prior art keywords
region
clip
leads
lead
die
Prior art date
Application number
KR1020090014744A
Other languages
English (en)
Other versions
KR101014915B1 (ko
Inventor
박중언
최재식
박황희
백준영
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020090014744A priority Critical patent/KR101014915B1/ko
Publication of KR20100095763A publication Critical patent/KR20100095763A/ko
Application granted granted Critical
Publication of KR101014915B1 publication Critical patent/KR101014915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 본딩 공정중 클립의 위치 이동을 방지하고, 솔더의 흘러 내림 현상을 방지하며, 전기적 특성 및 열피로 특성을 향상시키는 데 있다.
이를 위해 본 발명은 다이 패들과, 다이 패들의 일측에 나란하게 배열된 다수의 리드와, 다이 패들에 전기적으로 접속된 반도체 다이와, 다수의 리드와 반도체 다이를 전기적으로 접속하는 클립과, 다이 패들, 다수의 리드, 반도체 다이 및 클립을 인캡슐레이션하되, 리드 및 다이 패들의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고, 리드에는 적어도 하나의 요홈이 형성되고, 요홈 및 그 외주연에는 도전성 접착제가 개재되어 클립을 고정하는 반도체 패키지를 개시한다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 전력용 반도체 소자(예를 들면 Power MOSFET 또는 IGBT)를 구현하는 반도체 패키지는 작은 스위칭 손실과 도통 손실을 가지며, 낮은 드레인-소스　간 온저항(Rds(ON))을 갖는 것을 요구하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이, DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용되어, 상기 소자들의 에너지 효율을 높이고 발열을 줄임으로써, 최종적인 제품의 크기를 줄여 자원 절약을 이룰 수 있다.
종래의 반도체 패키지는 드레인 리드를 갖는 다이 패들에 반도체 다이를 전기적으로 접속하고, 이어서 그 외주연의 게이트 리드와 소스 리드를 상기 반도체 다이에 골드(Au) 또는 알루미늄(Al)과 같은 도전성 와이어로 상호간 본딩한다. 이어서, 상기 다이 패들, 상기 게이트 리드, 상기 소스 리드 및 상기 반도체 다이는 인캡슐란트로 인캡슐레이션된다.
이러한 종래의 반도체 패키지는 리드프레임과 반도체 다이를 전기적으로 연결하기 위해 주로 골드 또는 알루미늄 등의 도전성 와이어를 하나 이상 구비하여 본딩하는 방식을 이용하였다. 이러한 본딩 방식은　반도체 패키지의 본딩 면적 및 전류 용량을 고려하여, 다수의 금속 와이어 본딩이 필요하다. 따라서 다수의 재료 및 공정이 필요하고, 본딩 면적이 작으므로 전기적 특성 및 신뢰성이 저하되는 문제가 있다.
이에 따라, 금속을 클립 형상으로 구현하여 반도체 다이와 리드프레임을 전기적으로 연결하는 방식이 개발되었다. 이러한 방식은 반도체 다이와 클립, 클립과 리드프레임 사이에 솔더(solder)가 개재된다. 그런데 이러한 솔더는 본딩 공정에서 액상이 되므로, 얼라인(align)이 완료된 반도체 다이 또는 리드프레임 위의 클립이 예상치 못한 방향으로 움직이는 문제가 있다. 또한, 솔더 돗팅(solder dotting)시 또는 큐어(cure) 공정시 본딩 영역의 솔더가 흘러내리는 현상이 발생하여 Rds(on) 등의 전기적 특성 및 열피로 특성 등 신뢰성이 저하되는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 본딩 공정중 클립의 위치 이동을 방지하고, 솔더의 흘러 내림 현상을 방지하며, 전기적 특성 및 열피로 특성을 향상시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 다이 패들; 상기 다이 패들의 일측에 나란하게 배열된 다수의 리드; 상기 다이 패들에 전기적으로 접속된 반도체 다이; 상기 다수의 리드와 상기 반도체 다이를 전기적으로 접속하는 클립; 및, 상기 다이 패들, 상기 다수의 리드, 상기 반도체 다이 및 상기 클립을 인캡슐레이션하되, 상기 리드 및 상기 다이 패들의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고, 상기 리드에는 적어도 하나의 요홈이 형성되고, 상기 요홈 및 그 외주연에는 도전성 접착제가 개재되어 상기 클립을 상기 리드에 고정한다.
상기 요홈은 평면에서의 모양이 원형 또는 사각형일 수 있다.
상기 리드는 상기 클립에 전기적으로 연결되는 다수의 소스 리드와, 상기 반도체 다이에 도전성 와이어로 연결되는 게이트 리드로 이루어질 수 있다.
상기 소스 리드는 연결 리드에 의해 서로 연결될 수 있다.
상기 다이 패들에는 상기 리드와 반대 방향에 다수의 드레인 리드가 더 형성 될 수 있다.
상기 다이 패들에는 둘레에 상기 인캡슐란트와의 접착 면적 증가를 위한 다수의 돌기가 더 형성될 수 있다.
상기 클립은 상기 반도체 다이에 전기적으로 접속되는 제1영역과, 상기 제1영역으로부터 상부로 경사지게 형성된 제2영역과, 상기 제2영역으로부터 평평하게 형성된 제3영역과, 상기 제3영역으로부터 하부로 경사지게 형성되고, 끝단이 상기 리드에 전기적으로 접속되는 제4영역과, 상기 제4영역으로부터 돌기 형태로 평행하게 돌출되어 상기 다수의 리드와 리드 사이에 위치하는 제5영역을 포함하여 이루어질 수 있다.
상기 클립은 상기 반도체 다이에 형성된 게이트 버스를 시각적으로 관찰할 수 있도록, 상기 게이트 버스와 대응되는 영역에 적어도 하나의 관통홀이 형성될 수 있다.
상기 클립은 상기 반도체 다이와 상기 리드 사이의 대응 영역에 응력 완화용 관통홀이 형성될 수 있다.
또한, 본 발명에 따른 반도체 패키지의 제조 방법은 다이 패들과 다수의 리드를 갖는 리드프레임, 반도체 다이 및 클립을 준비하는 단계; 상기 리드프레임의 다이 패들에 반도체 다이를 전기적으로 접속하는 단계; 상기 리드프레임의 리드와 상기 반도체 다이를 상기 클립을 이용하여 전기적으로 접속하는 단계; 및, 상기 리드프레임, 반도체 다이 및 클립을 인캡슐란트로 인캡슐레이션하는 단계를 포함한다.
상기 클립은 상기 반도체 다이에 전기적으로 접속되는 제1영역과, 상기 제1영역으로부터 상부로 경사지게 형성된 제2영역과, 상기 제2영역으로부터 평평하게 형성된 제3영역과, 상기 제3영역으로부터 하부로 경사지게 형성되고, 끝단이 상기 리드에 전기적으로 접속되는 제4영역과, 상기 제4영역으로부터 돌기 형태로 평행하게 돌출되어 상기 다수의 리드와 리드 사이에 위치하는 제5영역을 포함한다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법은 리드와 리드 사이의 영역에 대응하는 부분에 돌기가 형성된 클립을 이용하여 본딩 공정을 수행함으로써, 상기 돌기에 의해 본딩 공정중 클립의 위치가 변화하지 않게 된다. 또한, 본 발명은 리드에 일정 깊이의 요홈이 형성되고, 상기 요홈에 솔더가 충진된 후 리드와 클립이 본딩된다. 따라서 본딩 공정중 흘러 내림 현상을 방지하며, 이에 따라 전기적 특성 및 열피로 특성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 패키지를 도시한 사시도, 평면도 및 저면도이다. 도 2a는 본 발명에 따른 반도체 패키지를 도시한 단면도이고, 도 2b 및 도 2c는 부분 확대도이다.
도 1a, 도 1b, 도 1c, 도 2a, 도 2b 및 도 2c에 도시된 바와 같이 본 발명에 따른 반도체 패키지(100)는 다이 패들(110), 리드(120), 반도체 다이(130), 클립(140) 및 인캡슐란트(160)를 포함한다.
상기 다이 패들(110)은 대략 평평한 평판 형태를 하며, 일측에 인캡슐란트(160)의 측부로 돌출되는 다수의 드레인 리드(111)와, 타측에 인캡슐란트(160)와의 접착 면적을 증가시키는 다수의 돌기(112)를 포함한다. 이러한 다이 패들(110)은 구리, 구리 합금, 철-니켈 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
상기 리드(120)는 상기 다이 패들(110)과 소정 거리 이격되어 형성되어 있으며, 이는 일단이 인캡슐란트(160)의 외측으로 돌출된다. 또한, 상기 리드(120)에는 일정 깊이의 요홈(122)이 형성되어 있다. 이러한 리드(120) 역시 구리, 구리 합금, 철-니켈 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
상기 반도체 다이(130)는 다이 패들(110) 위에 도전성 접착제(133)로 접착되어 있다. 이러한 반도체 다이(130)는 통상의 MOSFET, IGBT 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
상기 클립(140)은 상기 리드(120)와 상기 반도체 다이(130) 위에 위치되어 있다. 더불어, 상기 클립(140)은 도전성 접착제(125)를 통하여 상기 리드(120)와 전기적으로 연결되어 있다. 또한, 상기 클립(140)은 도전성 접착제(134)를 통하여 상기 반도체 다이(130)와 전기적으로 연결되어 있다. 여기서, 상기 도전성 접착 제(125)는 상기 리드(120)의 요홈(122)에 충진된 후, 상기 클립(140)과 접착된다. 따라서 상기 도전성 접착제(125)의 접착 면적이 상대적으로 증가하게 되므로, 상기 클립(140)의 접착력이 강화되고 열응력 발생시 균열의 진행을 완화시켜 열피로 특성을 향상시키게 된다. 또한, 상기 클립(140)에는 다수의 관통홀(147)이 형성되어 있으며, 이는 열팽창 및 열수축에 따른 응력을 완화시킨다. 또한, 상기 클립(140)의 일단은 도 2b에 도시된 바와 같이 리드(120)에 형성된 요홈(122)의 외주연과 대응되는 영역에 위치되거나, 또는 도 2c에 도시된 바와 같이 리드(120)에 형성된 요홈(122)과 대응되는 영역에 위치될 수 있다.
상기 인캡슐란트(160)는 상기 다이 패들(110), 리드(120), 반도체 다이(130) 및 클립(140)을 인캡슐레이션한다. 그러나 상기 다이 패들(110)의 저면 및 리드(120)의 저면은 상기 인캡슐란트(160)의 외측으로 노출되어 있다. 물론, 상기 다이 패들(110)에 연결된 다수의 드레인 리드(111)의 저면도 상기 인캡슐란트(160)의 외측으로 노출되어 있다.
도 3a, 도 3b 및 도 3c는 본 발명에 따른 반도체 패키지에서 이용 가능한 리드프레임을 도시한 평면도이다.
도 3a에 도시된 바와 같이, 리드프레임(101) 중에서 리드(120)는 클립(140)에 전기적으로 연결되는 다수의 소스 리드(121)와, 반도체 다이에 도전성 와이어로 연결되는 게이트 리드(124)로 이루어질 수 있다. 여기서, 소스 리드(121)에는 각각 요홈(122)이 형성되어 있으며, 상기 게이트 리드(124)에는 요홈이 형성되어 있지 않다. 또한, 상기 요홈(122)은 평면에서의 모양이 원형, 사각형 및 다각형 중에서 선택된 어느 하나의 모양일 수 있으나, 이러한 모양으로 본 발명을 한정하는 것은 아니다.
도 3b에 도시된 바와 같이, 리드프레임(101a) 중에서 소스 리드(121)는 연결 리드(123)에 의해 서로 연결될 수 있다. 즉, 상기 소스 리드(121)는 동일한 소스 전류가 흘러 가는 영역이므로, 연결 리드(123)에 의해 모두 연결되어도 좋다. 이와 같이 하여, 소스 리드(121)는 저항값이 최소화된다.
도 3c에 도시된 바와 같이, 리드프레임(101b) 중에서 소스 리드(121) 및 연결 리드(123)에는 일체의 긴 요홈(122a)이 형성될 수도 있다. 즉, 소스 리드(121) 및 연결 리드(123)를 따라서 일체의 직사각형 요홈(122a)이 형성될 수 있다. 이와 같이 하여, 직사각형 요홈(122a)에 도전성 접착제가 채워짐으로써 도전성 접착제의 접착 면적이 커지고, 이에 따라 클립(140)의 접착력도 향상된다. 물론, 도전성 접착제의 흘러 내림 현상도 방지된다.
도 4는 본 발명에 따른 반도체 패키지에서 인캡슐레이션 전의 반도체 패키지를 도시한 평면도이다.
도 4에 도시된 바와 같이 다이 패들(110) 위에는 반도체 다이(130)가 위치된다. 또한, 상기 반도체 다이(130)에는 본드 패드(131)와, 게이트 버스(132)가 구비된다. 물론, 이 밖에도 각종 반도체 영역, 배선 패턴 및 절연층 등이 구비되지만, 이는 본 발명의 핵심이 아니므로 더 이상의 설명은 생략한다.
더불어, 클립(140)은 반도체 다이(130)와 소스 리드(121)를 전기적으로 연결한다. 상기 클립(140)에는 다수의 리드(120)와 리드(120) 사이의 영역에 위치되거나 끼워지는 돌출 영역(이하, 제5영역(145)으로 칭하며, 이는 아래에서 다시 상세히 설명함)이 더 형성되어 있다. 이러한 제5영역(145)은 클립(140)의 본딩 공정시, 클립(140)이 움직이지 않도록 한다. 즉, 클립(140)의 본딩은 솔더와 같은 도전성 접착제를 이용하는데, 이러한 도전성 접착제는 본딩 공정시 액체와 같이 점도가 낮은 상태가 된다. 따라서 그 위의 클립(140)이 쉽게 이동할 수 있는데, 상기와 같이 클립(140)의 제5영역(145)이 리드(120)와 리드(120) 사이의 영역에 마치 결합된 형태를 하면, 클립(140)이 전혀 움직이지 않게 된다. 따라서 이미 설정된 클립(140)의 얼라인먼트가 본딩 공정중에도 정확히 유지된다.
또한, 클립(140)에는 다수의 원형 관통홀(147)이 형성되어, 클립(140)의 열팽창 또는 열수축에 따른 응력을 완화시킬 수 있도록 되어 있다.
더불어, 클립(140)에는 상기 반도체 다이(130)의 게이트 버스(132)와 대응되는 위치에 대략 직사각형 또는 타원형 관통홀(146)이 형성되어 있다. 따라서 작업자는 상기 직사각형 관통홀(146)을 통하여 반도체 다이(130)의 게이트 버스(132)를 시각적으로 관찰할 수 있도록 되어 있다. 실질적으로, 이러한 게이트 버스(132)는 도전성 접착제에 의해 상기 클립(140)과 전기적으로 쇼트되면 안된다. 따라서 작업자는 상기 직사각형 관통홀(146)을 통하여 게이트 버스(132)가 도전성 접착제와 쇼트되었는지 아닌지를 쉽게 관찰할 수 있다.
한편, 상기 반도체 다이(130)의 본드 패드(131)는 도전성 와이어(150)에 의 해 게이트 리드(124)에 전기적으로 접속되어 있다.
도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지에서 이용 가능한 클립을 도시한 평면도이다.
도 5a에 도시된 바와 같이, 본 발명의 한 클립(140a)은 제1영역(141), 제2영역(142), 제3영역(143), 제4영역(144) 및 제5영역(145)을 포함한다.
상기 제1영역(141)은 반도체 다이(130)에 도전성 접착제를 통하여 접속되는 영역이다. 이러한 제1영역(141)은 상기 반도체 다이(130)에 용이하게 접속되도록 대략 평평하게 형성되어 있다.
상기 제2영역(142)은 제1영역(141)으로부터 상부로 경사진 동시에 소정 길이 연장되어 형성되어 있다.
상기 제3영역(143)은 상기 제2영역(142)으로부터 연장되어 형성되어 있다. 이러한 제3영역(143)은 대략 평평하게 형성되어 있다. 여기서, 상기 제1영역(141), 제2영역(142) 및 제3영역(143)에 걸치어서는 대략 직사각형 또는 타원형의 관통홀(146)이 형성되어 있다. 이러한 관통홀(146)은 상술한 바와 같이 반도체 다이(130)의 게이트 버스(132)를 관찰하기 위해 형성된 것이다. 또한, 상기 제3영역(143)에는 다수의 원형 관통홀(147)이 형성되어 있다. 이러한 관통홀(147)은 상술한 바와 같이 열팽창 및 열수축에 따른 응력을 완화하기 위해 형성된 것이다.
상기 제4영역(144)은 상기 제3영역(143)으로부터 하부로 경사진 동시에 소정 길이 연장되어 있다. 이러한 제4영역(144)은 상기 리드(120)에 도전성 접착제에 의 해 전기적으로 접속된다. 즉, 상기 제4영역(144)은 리드(120) 중에서도 소스 리드(121) 위에 안착되고, 도전성 접착제에 의해 상기 소스 리드(121)에 전기적으로 접속된다. 더불어, 상기 제4영역(144)은 상기 소스 리드(121)에 형성된 요홈(122) 근처에 위치하게 된다. 따라서 상기 요홈(122)에 의해 접착 면적이 확장된 도전성 접착제와 접착되므로, 상기 소스 리드(121)에 더욱 강하게 접착된다.
상기 제5영역(145)은 상기 제4영역(144)으로부터 대략 돌기 형태로 돌출된 형태를 한다. 이러한 제5영역(145)은 대략 평평하게 형성되어 있다. 또한, 상기 제5영역(145)은 소스 리드(121)와 소스 리드(121) 사이에 대략 끼워지거나 또는 안착된 형태를 함으로써, 클립의 본딩 공정중 클립이 움직이지 않도록 한다.
도 5b에 도시된 바와 같이, 본 발명의 다른 클립(140b)은 상술한 클립(140a)과 거의 동일하다. 다만, 제1영역(141), 제2영역(142) 및 제3영역(143)에 걸치어 다수의 직사각형 관통홀(146)이 형성되어 있다. 따라서 상기 클립(140b)은 다수의 게이트 버스(132)가 형성된 반도체 다이(130)에 적용할 수 있다.
도 5c에 도시된 바와 같이, 본 발명의 다른 클립(140c)은 상술한 클립(140a)과 거의 동일하다. 다만, 제1영역(141), 제2영역(142) 및 제3영역(143) 중에서 반도체 다이(130)의 게이트 버스(132)와 대응되는 영역에 직사각형 관통홀(146) 뿐만 아니라 절개부(148)도 형성될 수 있다.
도 5d에 도시된 바와 같이, 본 발명의 다른 클립(140d)은 상술한 클립(140a)과 거의 동일하다. 다만, 제1영역(141), 제2영역(142) 및 제3영역(143) 중에서 반도체 다이(130)의 게이트 버스(132)와 대응되는 영역에 직사각형 관통홀(146) 뿐만 아니라 다수의 절개부(148)도 형성될 수 있다.
도 5e에 도시된 바와 같이, 본 발명의 다른 클립(140)은 상술한 클립(140a)과 거의 동일하다. 다만, 제1영역(141)에는 일측으로 더 연장된 연장부(149)가 더 형성될 수 있다. 따라서 상기 클립(140)은 다양한 크기의 반도체 다이에 적용할 수 있다.
도 6은 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 6에 도시된 바와 같이 본 발명에 따른 반도체 패키지(100)의 제조 방법은 리드 프레임, 반도체 다이 및 클립 준비 단계(S1), 반도체 다이 본딩 단계(S2), 클립 본딩 단계(S3) 및 인캡슐레이션 단계(S4)를 포함한다.
도 7a 내지 도 7d는 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순차 단면도이다.
상기 단계(S1)에서는 도 7a에 도시된 바와 같이, 리드프레임(101), 반도체 다이(130) 및 클립(140)을 각각 준비한다. 여기서, 상기 리드프레임(101)은 드레인 리드(111)를 갖는 다이 패들(110), 소스 리드(121)와 게이트 리드(124)로 이루어진 리드(120)를 총칭하는 용어이다. 또한, 상기 반도체 다이(130)는 통상의 FET, IGBT 일 수 있다. 또한, 상기 클립(140)은 제1영역(141) 내지 제5영역(145)으로 이루어진 것일 수 있다.
상기 단계(S2)에서는 도 7b에 도시된 바와 같이, 반도체 다이(130)를 도전성 접착제(133)를 이용하여 상기 다이 패들(110)에 전기적으로 접속한다. 여기서, 상기 도전성 접착제(133)는 솔더 와이어, 솔더 및 에폭시 페이스트(epoxy paste) 등일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 도전성 접착제(133)는 상기 반도체 다이(130)의 저면에 미리 형성된 채로 제공될 수 있다.
상기 단계(S3)에서는 도 7c에 도시된 바와 같이, 클립(140)을 이용하여 리드(120)와 반도체 다이(130)를 전기적으로 접속한다. 즉, 상기 리드(120)와 상기 반도체 다이(130)에 각각 도전성 접착제(125,134)를 형성해 놓고, 그 위에 클립(140)을 위치시킨다. 상기 도전성 접착제(125,134)는 솔더일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 이어서, 상기 도전성 접착제(125,134)를 고온의 온도로 리플로우시킨 후 냉각시킨다. 그러면, 상기 도전성 접착제(125)에 의해 상기 클립(140)과 리드(120)가 단단하게 결합되고, 상기 도전성 접착제(134)에 의해 상기 클립(140)과 반도체 다이(130)가 단단하게 결합된다.
도시된 바와 같이 리드(120) 중에서 클립(140)이 접속되는 영역의 근처에는 요홈(122)이 형성되어 있다. 따라서 도전성 접착제(125)의 접착 면적이 넓어지므로, 클립(140)과 리드(120) 사이의 접착력이 증가한다. 여기서, 상기 리드(120)는 일례로 소스 리드일 수 있다. 더불어, 게이트 리드와 반도체 다이(130)는 도전성 와이어 또는 금속 기판 등을 사용하여 상호 접속될 수 있다.
상기 단계(S4)에서는 도 7d에 도시된 바와 같이, 인캡슐란트(160)에 의해 리드프레임(101), 반도체 다이(130) 및 클립(140)이 인캡슐레이션된다. 여기서, 상기 다이 패들(110) 및 이것에 연결된 드레인 리드(111)의 저면은 인캡슐란트(160)를 통해 외부로 노출된다. 또한, 상기 리드(120)의 저면도 인캡슐란트(160)를 통해 외부로 노출된다.
이상에서 설명한 것은 본 발명에 따른 반도체 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 패키지를 도시한 사시도, 평면도 및 저면도이다.
도 2a는 본 발명에 따른 반도체 패키지를 도시한 단면도이고, 도 2b 및 도 2c는 부분 확대도이다.
도 3a, 도 3b 및 도 3c는 본 발명에 따른 반도체 패키지에서 이용 가능한 리드프레임을 도시한 평면도이다.
도 4는 본 발명에 따른 반도체 패키지에서 인캡슐레이션 전의 반도체 패키지를 도시한 평면도이다.
도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지에서 이용 가능한 클립을 도시한 평면도이다.
도 6은 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 7a 내지 도 7d는 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순차 단면도이다.
<　도면의 주요 부분에 대한 부호의 설명 >
100; 반도체 패키지
110; 다이 패들　　　　　　　　　　　　　　 　111; 드레인 리드
112; 돌기　　　　　　　　　　　　　　　　　　　　　120; 리드
121; 소스 리드　　　　　　　　　　　　　　 　122; 요홈
123; 연결 리드　　　　　　　　　　　　　 　　124; 게이트 리드
130; 반도체 다이　　　　　　　　　　　　 　131; 본드 패드
132; 게이트 버스　　　　　　　　　　　 　　140; 클립
141; 제1영역　　　　　　　　　　　　　　　　　　142; 제2영역
143; 제3영역　　　　　　　　　　　　　　　　　　144; 제4영역
145; 제5영역　　　　　　　　　　　　　　　　　　146; 직사각 또는 타원형 관통홀
147; 원형 관통홀　　　　　　　　　　　　　 148; 절개부
149; 연장부　　　　　　　　　　　　　　　　　　　150; 도전성 와이어
160; 인캡슐란트　　　　　　　　　　　　　 　133, 134, 125; 도전성 접착제

Claims (11)

  1. 다이 패들;
    상기 다이 패들의 일측에 나란하게 배열된 다수의 리드;
    상기 다이 패들에 전기적으로 접속된 반도체 다이;
    상기 다수의 리드와 상기 반도체 다이를 전기적으로 접속하는 클립; 및, 상기 다이 패들, 상기 다수의 리드, 상기 반도체 다이 및 상기 클립을 인캡슐레이션하되, 상기 리드 및 상기 다이 패들의 저면은 외부로 노출되도록 하는 인캡슐란트를 포함하고,
    상기 리드에는 적어도 하나의 요홈이 형성되고, 상기 요홈 및 그 외주연에는 도전성 접착제가 개재되어 상기 클립을 상기 리드에 고정함을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 요홈은 평면에서의 모양이 원형 또는 사각형인 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 리드는 상기 클립에 전기적으로 연결되는 다수의 소스 리드와, 상기 반도체 다이에 도전성 와이어 또는 금속 기판에 의해 연결되는 게이트 리드로 이루어 진 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 소스 리드는 연결 리드에 의해 서로 연결된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 다이 패들에는 상기 리드와 반대 방향에 다수의 드레인 리드가 더 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 다이 패들에는 둘레에 상기 인캡슐란트와의 접착 면적 증가를 위한 다수의 돌기가 더 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 클립은
    상기 반도체 다이에 전기적으로 접속되는 제1영역과,
    상기 제1영역으로부터 상부로 경사지게 형성된 제2영역과,
    상기 제2영역으로부터 평평하게 형성된 제3영역과,
    상기 제3영역으로부터 하부로 경사지게 형성되고, 끝단이 상기 리드에 전기 적으로 접속되는 제4영역과,
    상기 제4영역으로부터 돌기 형태로 평행하게 돌출되어 상기 다수의 리드와 리드 사이에 위치하는 제5영역을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 클립은 상기 반도체 다이에 형성된 게이트 버스를 시각적으로 관찰할 수 있도록, 상기 게이트 버스와 대응되는 영역에 적어도 하나의 관통홀이 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 클립은 상기 반도체 다이와 상기 리드 사이의 대응 영역에 응력 완화용 관통홀이 형성된 것을 특징으로 하는 반도체 패키지.
  10. 다이 패들과 다수의 리드를 갖는 리드프레임, 반도체 다이 및 클립을 준비하는 단계;
    상기 리드프레임의 다이 패들에 반도체 다이를 전기적으로 접속하는 단계;
    상기 리드프레임의 리드와 상기 반도체 다이를 상기 클립을 이용하여 전기적으로 접속하는 단계; 및,
    상기 리드프레임, 반도체 다이 및 클립을 인캡슐란트로 인캡슐레이션하는 단 계를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 10 항에 있어서,
    상기 클립은
    상기 반도체 다이에 전기적으로 접속되는 제1영역과,
    상기 제1영역으로부터 상부로 경사지게 형성된 제2영역과,
    상기 제2영역으로부터 평평하게 형성된 제3영역과,
    상기 제3영역으로부터 하부로 경사지게 형성되고, 끝단이 상기 리드에 전기적으로 접속되는 제4영역과,
    상기 제4영역으로부터 돌기 형태로 평행하게 돌출되어 상기 다수의 리드와 리드 사이에 위치하는 제5영역을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020090014744A 2009-02-23 2009-02-23 반도체 패키지 및 그 제조 방법 KR101014915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014744A KR101014915B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014744A KR101014915B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100095763A true KR20100095763A (ko) 2010-09-01
KR101014915B1 KR101014915B1 (ko) 2011-02-15

Family

ID=43003602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014744A KR101014915B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101014915B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245383B1 (ko) * 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101365937B1 (ko) * 2012-09-18 2014-02-21 (주)피엔티 반도체칩 패키지 제조 장치 및 반도체칩 패키지 제조 방법
KR101410694B1 (ko) * 2012-09-18 2014-06-24 (주)피엔티 도전성 클립 형성 장치 및 도전성 클립 형성 방법
WO2016043469A1 (ko) * 2014-09-18 2016-03-24 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법
WO2019156420A1 (ko) * 2018-02-07 2019-08-15 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
KR20220166647A (ko) * 2021-06-10 2022-12-19 해성디에스 주식회사 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331737B1 (ko) * 2011-11-30 2013-11-20 삼성전기주식회사 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531852Y2 (ja) * 1991-05-14 1997-04-09 富士通テン株式会社 ハイブリッドｉｃ用端子構造
JPH06163742A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体装置
US5786631A (en) * 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245383B1 (ko) * 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101365937B1 (ko) * 2012-09-18 2014-02-21 (주)피엔티 반도체칩 패키지 제조 장치 및 반도체칩 패키지 제조 방법
KR101410694B1 (ko) * 2012-09-18 2014-06-24 (주)피엔티 도전성 클립 형성 장치 및 도전성 클립 형성 방법
WO2016043469A1 (ko) * 2014-09-18 2016-03-24 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
US20160336257A1 (en) * 2014-09-18 2016-11-17 Jmj Korea Co., Ltd. Semiconductor package with clip structure
US9685397B2 (en) 2014-09-18 2017-06-20 Jmj Korea Co., Ltd. Semiconductor package with clip structure
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
WO2019156420A1 (ko) * 2018-02-07 2019-08-15 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
KR20220166647A (ko) * 2021-06-10 2022-12-19 해성디에스 주식회사 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR101014915B1 (ko) 2011-02-15

Similar Documents

Publication Publication Date Title
KR101014915B1 (ko) 반도체 패키지 및 그 제조 방법
US9165866B2 (en) Stacked dual chip package having leveling projections
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
US7227198B2 (en) Half-bridge package
US8183662B2 (en) Compact semiconductor package with integrated bypass capacitor
US7800208B2 (en) Device with a plurality of semiconductor chips
US9147649B2 (en) Multi-chip module
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
US20150206830A1 (en) Method Of Manufacturing Semiconductor Device And The Semiconductor Device
US9196577B2 (en) Semiconductor packaging arrangement
US9852968B2 (en) Semiconductor device including a sealing region
US10056309B2 (en) Electronic device
US9468087B1 (en) Power module with improved cooling and method for making
KR20140073241A (ko) 반도체 패키지 및 그 제조방법
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
TWM468012U (zh) 電源晶片模組的封裝結構
US20130256920A1 (en) Semiconductor device
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
TWI764256B (zh) 智慧功率模組封裝結構
JP7258806B2 (ja) 半導体装置
KR101561920B1 (ko) 반도체 패키지
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7278077B2 (ja) 半導体装置およびその製造方法
US10497643B1 (en) Patterned die pad for packaged vertical semiconductor devices
JP2023100406A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 10