CN116705770B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN116705770B CN116705770B CN202310967508.8A CN202310967508A CN116705770B CN 116705770 B CN116705770 B CN 116705770B CN 202310967508 A CN202310967508 A CN 202310967508A CN 116705770 B CN116705770 B CN 116705770B
- Authority
- CN
- China
- Prior art keywords
- chip
- solder
- clamping piece
- bulge
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 31
- 229910000679 solder Inorganic materials 0.000 claims abstract description 220
- 239000002184 metal Substances 0.000 claims abstract description 177
- 238000012360 testing method Methods 0.000 claims abstract description 36
- 230000000007 visual effect Effects 0.000 claims abstract description 19
- 238000007689 inspection Methods 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 33
- 238000000576 coating method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 16
- 238000012858 packaging process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 8
- 238000004080 punching Methods 0.000 abstract description 26
- 238000011179 visual inspection Methods 0.000 abstract description 26
- 238000004806 packaging method and process Methods 0.000 abstract description 20
- 238000005476 soldering Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 11
- 230000006872 improvement Effects 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 239000007787 solid Substances 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000001054 red pigment Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种半导体装置及其制造方法,该半导体装置由于不需要打孔或者冲压切口,因此可以相较于现有技术快速视觉检测的金属夹片结构具有更小的电阻。该半导体装置提供的新的适用于快速视觉检测的金属夹片结构,取消了孔或切口等检视窗口,保证在测试阶段和实际封装阶段挤压锡膏的面积是一样的,因此,在测试阶段测得的锡膏厚度、贴装速度、压力等参数与封装时一致。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体装置及其制造方法。
背景技术
半导体装置的封装过程中,先在芯片顶面的源极焊盘、引线框的源极引脚刷锡膏,接着通过贴装机吸嘴将源极夹片的两端准确地放置在源极焊盘和源极引脚上,在贴装机吸嘴下压过程中,通过锡膏实现源极夹片与芯片、引线框的电性连接和紧固连接。
贴装机吸嘴下压过程中,源极夹片会向下运动并挤压位于源极焊盘上的半固体锡膏向四周流动,对于水平沟道的MOS芯片而已,若同样位于芯片顶面的漏极焊盘或栅极焊盘与源极焊盘距离过近,且该漏极焊盘或栅极焊盘至少部分被上述源极夹片遮挡时,可能导致从源极焊盘上向四周流动的锡膏接触到漏极焊盘或栅极焊盘,导致芯片源极和漏极或栅极之间的短接,将该问题称为锡膏过剩。为了解决锡膏过剩问题,可以在启动半导体封装生产线之前,增加测试阶段:对多批次封装工艺参数(包括刮锡膏时的参数,如锡膏厚度,或者贴装夹片的参数,如下压时的速度)进行测试,对于每个测试批次都需要识别是否存在锡膏过剩,从而获得可用的封装工艺参数。
识别是否存在锡膏过剩的第一种通用方式是采用X射线成像技术,该方式具有昂贵和长耗时等问题。第二种方式是,快速视觉检视的方案,如采用显微镜或高分辨率相机等方式观察芯片在贴装夹片后焊盘上锡膏的情况,该方案相较于X射线成像技术具有更低成本和更短耗时的优点。经检索,专利文献1、2提供了可以实现快速视觉检视的方案。
参照图1,专利文献1提供的快速视觉检视方案为:在夹片120上打孔,夹片120贴装完毕之后,俯视时,可以通过该孔121观察到芯片110表面的焊盘(如源极焊盘)上锡膏流动的情况,进而识别锡膏是否过剩。但是该方案会导致较高的封装电阻。
针对参考文献1存在的较高封装电阻问题,参照图2,专利文献2提供相应的解决方案:在夹片220边缘冲压出切口221来代替专利文献1中的孔。专利文献2中的方案,由于取消了孔的结构,可以一定程度解决专利文献1中较高封装电阻的问题。
一般的,封装厂商从供应商采购回来的金属夹片宽度是确定的,封装厂商根据每颗芯片的结构特点冲压出专利文献1中的孔,用于视觉检测锡膏是否过剩。发明人在尝试将切口代替孔的方案应用于实现较低封装电阻的快速视觉检测时,发现存在以下问题:
1.由于从供应商采购回来的初级金属夹片宽度是确定的,在金属夹片的一侧边缘设置切口,意味着要在另一侧边缘增加宽度才能抵消切口带来的横截面积损失,这显然需要重新订制一批新宽度尺寸的初级金属夹片,造成已有初级金属夹片物料成本的浪费。
2.为了节省成本以及获得更小的电阻,可以尝试在测试阶段给夹片冲压切口以获得封装参数,而在封装阶段取消切口,然而在进行上述尝试过程中,发明人发现,存在以下问题:如图3所示,测试阶段,在夹片320侧面冲压出切口324,由于将切口324设置在处于同一平面的源极焊盘311和漏极焊盘312之间,当金属夹片320向下给锡膏330施加压力时,锡膏330从源极焊盘311向漏极焊盘312流动,流动的路径上会经过切口324并有部分锡膏330进入到切口324中,此时锡膏330延伸的距离为d1。如图4所示,在封装时,取消切口324,此时锡膏330延伸距离为d2,可以理解,此时由于没有图3中所示的切口324容纳锡膏330,所以在图3中进入切口324中的那部分锡膏330会被夹片320向漏极焊盘312方向挤压,导致d2大于d1,如图4所示,此时可能发生漏极和源极短接的情况。
即为了节省成本并获得更小的封装电阻,采用现有的快速视觉检测方案,会存在测试阶段与封装阶段工艺参数不一致的现象,导致获取的封装工艺参数不适用于封装阶段的问题。
专利文献1:日本专利,公开号,JP5165302B2;专利名称:半導体装置およびその製造方法(半导体装置和其制造方法);公开日,2009-02-19。
专利文献2:中国专利,公开号,CN113594125B;专利名称:半导体装置及其制造方法;公开日,2021-11-02。
发明内容
本发明的目的在于至少解决现有技术中存在的技术问题之一,提供一种半导体装置及其制造方法,能够在对MOSFET芯片进行快速视觉检测时,确保测试阶段与封装阶段工艺参数一致。
第一方面,本发明提供一种半导体装置,包括:
引线框架;
芯片,所述芯片通过第一焊料连接到所述引线框架,所述芯片表面至少布置有第一焊盘和第二焊盘;
金属夹片,所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘;
所述金属夹片朝向所述芯片表面的一侧设置有第一凸起,所述第一凸起位于所述第一焊盘与第二焊盘之间。
本发明第一方面至少具有以下有益效果:
1.不同于现有快速视觉检测需要在金属片上打孔或者冲压切口而导致金属夹片横截面积损失,造成金属夹片的电阻增加,本发明提供了一种新的可以用于快速视觉检测的半导体装置结构,不需要在金属夹片上打孔或冲压切口。举例而言,为了保证金属夹片电阻符合要求,一般会根据需要打孔或切口的尺寸,来设计金属夹片对应的宽度,显然,由于不同芯片的焊盘位置大小、位置均不相同,所以一般需要为每款芯片设计相应宽度的初级金属夹片,通用性不强。因此,本发明提供的半导体装置结构可以提升金属夹片的通用性,即购买同一批初级金属夹片可以适用于多款芯片。
2.由于不需要打孔或者冲压切口,因此可以相较于现有技术快速视觉检测的金属夹片结构具有更小的电阻。
3.现有技术中的快速视觉检测方案,会存在测试阶段与封装阶段工艺参数不一致问题。本发明提供的新的适用于快速视觉检测的金属夹片结构,取消了孔或切口等检视窗口,保证在测试阶段和实际封装阶段挤压锡膏的面积是一样的,因此,在测试阶段测得的锡膏厚度、贴装速度、压力等参数与封装时一致。
4.回流焊时,第一焊盘上的半固体锡膏可能会变成液态,若是第一焊盘与第二焊盘相距很近,由于锡膏等焊料中存在气体等原因,可能发生第一焊盘上的锡膏飞溅甚至流动到第二焊盘上导致短接的问题。而本发明提供的半导体装置,由于金属夹片的第一凸起位于所述第一焊盘与第二焊盘之间,所以在回流焊时,可以起到阻止第一焊盘液态的锡膏飞溅甚至流动到第二焊盘造成短接的问题。
5.由于第一凸起增加了金属夹片与锡膏的接触面积,经过回流焊之后,可以提升金属夹片与芯片之间连接的力学稳定性。
作为第一方面的进一步改进,所述金属夹片包括过渡段以及分别位于过渡段两侧的芯片连接段和引脚连接段,所述芯片连接段朝向所述芯片表面的一侧设置有第二凸起;
所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘,具体为:所述金属夹片的第二凸起通过第二焊料连接到所述芯片表面的第一焊盘;
所述第一凸起与芯片连接段朝向所述芯片表面的一侧具有第一高度,所述第二凸起与芯片连接段朝向所述芯片表面的一侧具有第二高度,第一高度等于第二高度。
作为第一方面的进一步改进,所述金属夹片背向所述芯片表面的一侧设置有参考标记,所述参考标记位于第一凸起和第二凸起之间并与第一凸起相距第一距离,所述参考标记至少包括位于所述金属夹片边缘的部分。
作为第一方面的进一步改进,所述金属夹片的芯片连接部设置有一开口朝向所述芯片表面的缓冲槽,所述缓冲槽位于所述第一凸起和第二凸起之间。
作为第一方面的进一步改进,所述缓冲槽的数量为多个。
作为第一方面的进一步改进,所述缓冲槽上设置有一贯通孔。
作为第一方面的进一步改进,所述参考标记的颜色与第二焊料颜色不同。
作为第一方面的进一步改进,所述第一凸起为冲压形成的开口背对所述芯片表面的凹槽。
第二方面,本发明提供一种制造半导体装置的方法,所述方法包括,
备料流程:
在金属夹片上冲压出第一凸起;其中,所述金属夹片包括过渡段以及分别位于过渡段两侧的芯片连接段和引脚连接段,所述芯片连接段朝向所述芯片表面的一侧设置有第二凸起,所述第一凸起位于所述芯片连接段上朝向所述芯片表面的一侧;
根据焊料涂覆参数,在芯片的焊盘上涂覆第二焊料;
测试流程:
利用第一焊料将芯片连接到所述引线框架上;所述芯片表面至少布置有第一焊盘和第二焊盘;
根据金属夹片贴装参数,控制贴装设备将所述金属夹片的第二凸起连接到所述芯片表面上涂覆了第二焊料的第一焊盘上,得到检视样品;其中,在所述检视样品中,所述第一凸起位于第一焊盘和第二焊盘之间;
从芯片的俯视角度获取所述检视样品的视觉信息;
当从所述视觉信息中检测到从金属夹片中流出到所述芯片表面的第二焊料与所述第一凸起接触时,则调整焊料涂覆参数和金属夹片贴装参数后,重新执行备料流程和测试流程;
当从所述视觉信息中检测到没有第二焊料从金属夹片中流出到所述芯片表面或从金属夹片中流出到所述芯片表面的第二焊料与所述第一凸起不接触时,则将当前的焊料涂覆参数和金属夹片贴装参数作为封装工艺参数,所述封装工艺参数用于在制造半导体装置过程中往芯片的焊盘上涂覆第二焊料以及将金属夹片贴装在芯片上的工艺参数;
制造流程:
根据所述封装工艺参数,将所述金属夹片、芯片和引线框架制造成本发明第一方面所述的半导体装置。
本发明第二方面至少具有如下有益效果:
1.不同于现有快速视觉检测需要在金属片上打孔或者冲压切口而导致金属夹片横截面积损失,造成金属夹片的电阻增加,本发明提供了一种新的可以用于快速视觉检测的半导体装置结构,不需要在金属夹片上打孔或冲压切口。举例而言,为了保证金属夹片电阻符合要求,一般会根据需要打孔或切口的尺寸,来设计金属夹片对应的宽度,显然,由于不同芯片的焊盘位置大小、位置均不相同,所以一般需要为每款芯片设计相应宽度的初级金属夹片,通用性不强。因此,本发明提供的半导体装置结构可以提升金属夹片的通用性,即购买同一批初级金属夹片可以适用于多款芯片。
2.由于不需要打孔或者冲压切口,因此可以相较于现有技术快速视觉检测的金属夹片结构具有更小的电阻。
3.现有技术中的快速视觉检测方案,会存在测试阶段与封装阶段工艺参数不一致问题。本发明提供的新的适用于快速视觉检测的金属夹片结构,取消了孔或切口等检视窗口,保证在测试阶段和实际封装阶段挤压锡膏的面积是一样的,因此,在测试阶段测得的锡膏厚度、贴装速度、压力等参数与封装时一致。
4.回流焊时,第一焊盘上的半固体锡膏可能会变成液态,若是第一焊盘与第二焊盘相距很近,由于锡膏等焊料中存在气体等原因,可能发生第一焊盘上的锡膏飞溅甚至流动到第二焊盘上导致短接的问题。而本发明提供的半导体装置,由于金属夹片的第一凸起位于所述第一焊盘与第二焊盘之间,所以在回流焊时,可以起到阻止第一焊盘液态的锡膏飞溅甚至流动到第二焊盘造成短接的问题。
5.由于第一凸起增加了金属夹片与锡膏的接触面积,经过回流焊之后,可以提升金属夹片与芯片之间连接的力学稳定性。
作为第二方面的进一步改进,所述在金属夹片上冲压出第一凸起,具体包括:
在冲压头上涂覆与第二焊料颜色不同的涂料;
利用所述冲压头在金属夹片上冲压出所述第一凸起;所述第一凸起为所述冲压头冲压形成的开口背对所述芯片表面的凹槽,所述凹槽内具有所述涂料。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
下面结合附图和实施例对本发明进一步地说明;
图1为现有技术中通过孔实现快速视觉检视方案的金属夹片结构示意图;
图2为现有技术中通过切口实现快速视觉检视方案的金属夹片结构示意图;
图3为在测试阶段在金属夹片上设置切口时锡膏流动距离示意图;
图4为在封装阶段取消金属夹片的切口时锡膏流动距离示意图;
图5为本发明实施例1中的金属夹片剖视图示意图;
图6为本发明实施例1中的贴装了金属夹片的芯片的俯视结构图;
图7为图6中AA向剖面图;
图8为本发明实施例2中的贴装了金属夹片的芯片的俯视结构图;
图9为图8中AA向剖面图;
图10为本发明实施例3中的贴装了金属夹片的芯片的俯视结构图;
图11为图10中AA向剖面图;
图12为图11中金属夹片在C处的结构放大图;
图13为本发明实施例4中贴装了金属夹片的芯片结构剖面图;
图14为本发明实施例5中的贴装了金属夹片的芯片的俯视结构图;
图15为图14中AA向剖面图;
图16为图15中金属夹片在D处的结构放大图。
具体实施方式
本部分将详细描述本发明的具体实施例,本发明之较佳实施例在附图中示出,附图的作用在于用图形补充说明书文字部分的描述,使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案,但其不能理解为对本发明保护范围的限制。
第一方面本发明提供了半导体装置的实施例,如下实施例1至实施例5所示。
实施例1:
参照图5至7,本实施例中提供的半导体装置包括引线框架301、芯片310和金属夹片320。芯片310通过第一焊料331连接到所述引线框架301,芯片310表面至少布置有第一焊盘311和第二焊盘312;金属夹片320,金属夹片320通过第二焊料330连接到所述芯片310表面的第一焊盘311;金属夹片320朝向所述芯片310表面的一侧设置有第一凸起3233,第一凸起3233位于所述第一焊盘311与第二焊盘312之间。如图6所示,由于第二焊盘312全部位于金属夹片320正下方,因此,第一焊盘311上的锡膏可能通过视觉观察不到的路径流动到第二焊盘312,因此,第一凸起3233将金属夹片320与芯片310之间的所谓锡膏可能从第一焊盘311流向第二焊盘312的路径都封堵住了,其表现为该第一凸起3233从金属夹片的一侧延伸至另一侧,即从第一边a延伸至第二边b。如此,才能保证锡膏在过剩时,会从第一凸起3233出流出金属夹片320被操作人员通过视觉查看到。概括的说,所述第一凸起3233位于所述第一焊盘311与第二焊盘312之间,用于阻挡过剩的锡膏从第一焊盘311流向第二焊盘312并从第一凸起3233位置流出到芯片表面,便于检查人员观察到锡膏过剩。
本实施例中,第一焊料331和第二焊料330都是锡膏,在其他实施方式中,也可以是其他的导电胶,本发明不作限制。可以理解的是,对于水平沟道的MOS芯片310而言,在芯片310的上表面会存在多个焊盘,如图6所示,第一焊盘311可以与芯片310的源极连接,第二焊盘312与第一焊盘311相邻,其与芯片310的漏极连接,第三焊盘313与芯片310的栅极连接,第三焊盘313通过键合引线与对应的栅极引脚302连接,第一焊盘311通过金属夹片320与三个源极引脚302连接,第二焊盘312被金属夹片320覆盖在正上方,其可以通过掺杂在芯片310表面的导电层与芯片310上表面的其他的焊盘连接。
本实施例中,金属夹片320是一体成型的金属件,从左至右依次包括引脚连接段321、过渡段322和芯片连接段323。引脚连接段321和芯片连接段323分别是两块与芯片310上表面平行的方形平板,过渡段322是倾斜的方向平板。在芯片连接段323远离过渡段322的一端具有第二凸起3231,该第二凸起3231是一方块,作用是增加与第二焊料330的接触面积,提升金属夹片320与芯片310连接的牢固性。在芯片连接段323位于第二凸起3231与过渡段322之间,通过冲压方式形成一个开口朝上的第一凹槽3232,开口朝上,而向下突出的第一凸起3233则围构成所述开口。因此,可以通过俯视时看到的第一凹槽3232开口位置确定位于另一侧的第一凸起3233的位置。如图6所示,芯片连接段323的宽度由第一边a、第二边b之间的距离决定,第一凹槽3232在前后方向上的长度等于第一边a、第二边b之间的距离,换句话说,第一凸起3233在前后方向(此处称为第一凹槽3232的轴向)的长度等于第一边a、第二边b之间的距离,即第一凸起3233在前后方向上,从芯片连接段323的一条边a延伸至相对的另一条边b,第一焊盘311与第二焊盘312中心点的连线与第一凸起3233延伸的方向相交,因此,第二焊料330(锡膏)从第一焊盘311流动至第二焊盘312的过程中,会被第一凸起3233阻挡,被第一凸起3233阻挡的第二焊料330受到第一焊盘311方向的压力会继续沿着第一凸起3233延伸的方向(即前后方向)继续流动,当第二焊料330过多时就会如图6所示,从金属夹片320下方流出到芯片310上表面。通过肉眼或显微镜或高分辨率相机成像就可以得到相应的视觉信息,如图6所示,若流出到芯片310表面的锡膏与第一凸起3233围构形成的第一凹槽3232的开口接触时,就会判定此时锡膏过剩,应该重新调整刮锡膏的参数或贴装时的参数等。
需要说明的是,在贴装过程中,锡膏可以在未接触到第一凸起3233时就被挤压流出到芯片310上表面,此时如果通过视觉查看,流出到芯片310表面的锡膏与第一凸起3233不接触,则认为锡膏不过剩,因为这部分流出到芯片310表面的锡膏不会造成第一焊盘311与第二焊盘312的短接。
上述实施例至少具有如下有益效果:
1.不同于现有快速视觉检测需要在金属片上打孔或者冲压切口而导致金属夹片320横截面积损失,造成金属夹片320的电阻增加,本发明提供了一种新的可以用于快速视觉检测的半导体装置结构,不需要在金属夹片320上打孔或冲压切口。举例而言,为了保证金属夹片320电阻符合要求,一般会根据需要打孔或切口的尺寸,来设计金属夹片320对应的宽度,显然,由于不同芯片310的焊盘位置大小、位置均不相同,所以一般需要为每款芯片310设计相应宽度的初级金属夹片320,通用性不强。因此,本发明提供的半导体装置结构可以提升金属夹片320的通用性,即购买同一批初级金属夹片320可以适用于多款芯片310。
2.由于不需要打孔或者冲压切口,因此可以相较于现有技术快速视觉检测的金属夹片320结构具有更小的电阻。一般来说冲压会使金属夹片320在上下方向的厚度减少5%,相较于打孔或冲压切口,损失更少横截面积,具有更小电阻。举例而言,若是金属夹片320第一边a和第二边b之间宽度为3cm,厚度2mm,横截面积共计60平方毫米按照打孔观察的方式,为了好的观察效果,一般需要5mm甚至更大,按照5mm计算,剩下横截面积为50平方毫米,而按照冲压厚度减少5%就是0.1mm,剩下横截面积为57平方毫米。
3.现有技术中的快速视觉检测方案,会存在测试阶段与封装阶段工艺参数不一致问题。本发明提供的新的适用于快速视觉检测的金属夹片320结构,取消了孔或切口等检视窗口,保证在测试阶段和实际封装阶段挤压锡膏的面积是一样的,因此,在测试阶段测得的锡膏厚度、贴装速度、压力等参数与封装时一致。
4.回流焊时,第一焊盘311上的半固体锡膏可能会变成液态,若是第一焊盘311与第二焊盘312相距很近,由于锡膏等焊料中存在气体等原因,可能发生第一焊盘311上的锡膏飞溅甚至流动到第二焊盘312上导致短接的问题。而本发明提供的半导体装置,由于金属夹片320的第一凸起3233位于所述第一焊盘311与第二焊盘312之间,所以在回流焊时,可以起到阻止第一焊盘311液态的锡膏飞溅甚至流动到第二焊盘312造成短接的问题。
5.由于第一凸起3233增加了金属夹片320与锡膏的接触面积,经过回流焊之后,可以提升金属夹片320与芯片310之间连接的力学稳定性。
进一步的,参见图5,所述金属夹片320的第二凸起3231通过第二焊料330连接到所述芯片310表面的第一焊盘311。本示例中,第一焊盘311与芯片310上表面位于同一水平高度,此时,所述第一凸起3233与芯片连接段323朝向所述芯片310表面(即芯片连接段323的下表面)的一侧具有第一高度,所述第二凸起3231与芯片连接段323朝向所述芯片310表面的一侧具有第二高度,第一高度等于第二高度。
可以理解的是,本示例中,第一凸起3233与第二凸起3231的高度相同,可以保证引入的第一凸起3233不影响第二凸起3231原有的与第二焊料330连接的效果,即不会影响贴装时第二凸起3231压入锡膏中的深度。另一方面,第一凸起3233与第二凸起3231高度相同,也可以让第一凸起3233可以在贴装时接触到芯片310表面,减小第一凸起3233下端与芯片310表面之间的空隙,更好地阻挡锡膏,不让锡膏从第一凸起3233下端与芯片310表面的空隙流过,防止第一焊盘311与第二焊盘312之间的短接。
可以理解的是,在第一焊盘311高出芯片310上表面的情况下,为了继续达到上述效果,假设第一焊盘311高出芯片310表面第三高度,第二凸起3231与芯片连接段323朝向所述芯片310表面的一侧具有第二高度,第一凸起3233与芯片连接段323朝向所述芯片310表面(即芯片连接段323的下表面)的一侧具有第一高度,则第一凸起3233的第一高度设置为第二高度与第三高度之和。
需要说明的是,本发明中的第一凸起3233的作用是为了阻挡从第一焊盘311上溢出的锡膏,第一凸起3233并不是用于与锡膏进行焊接的,其与第二凸起不同,所以很多时候,当锡膏不过剩时,第一凸起3233是不会接触到第一焊盘3232上的锡膏的,所以冲压出第一凸起3233的位置应该是在第一焊盘311之外的位置,如图6所示,可以将芯片连接段323进一步划分为了两个区域,在第一焊盘311正对方向上(即图6中第一焊盘311的正上方)的第二区域,以及在焊盘正对方向之外的第一区域,第二凸起3231设置在第二区域,第一凸起3233设置在第一区域。
同时为了在阻挡锡膏之后能够从俯视角度观察到锡膏是从第一凸起3233的位置溢出的,所以如图6所示,要求第一凹槽3232的长轴要沿着前后方向连通第一边a和第二边b,实现从视觉上对溢出锡膏的定位比较效果。
实施例2:
如图8和9所示,本实施例提供的半导体装置在实施例1的基础上,金属夹片320背向所述芯片310表面的一侧设置有参考标记A,所述参考标记A位于第一凸起3233和第二凸起3231之间并与第一凸起3233相距第一距离,所述参考标记A至少包括位于所述金属夹片320边缘的部分。
如图8所示,在芯片连接段323的上表面,距离第一凹槽3232(即第一凸起3233)右侧边缘0.5mm(第一距离)的位置,通过红色颜料绘制了一条前后方向的直线作为参考标记A,该直线一端位于第一边a,另一端位于第二边b。可以理解的是,该参考标记A应该至少有部分标记位于金属夹片320边缘(即第一边a或第二边b),便于在俯视时,能够比较流出到芯片310表面的锡膏与该参考标记A之间的位置关系。
在图6的情况中,虽然第二焊料330已经从金属夹片320下方流出到芯片310表面,但是由于第一凹槽3232是通过冲压形成,在光线不足情况下,可能不太容易识别第一凹槽3232的位置。同时,当金属夹片320下的锡膏沿着第一凸起3233向金属夹片320的第一边a或第二边b流动出芯片310表面时,流出来的锡膏可能会朝右边移动,导致俯视时看到的芯片310表面的锡膏与第一凹槽3232在第一边a或第二边b的位置并不接触。
因此,本实施例中,对该问题进行改进,在第一焊盘311与第一凸起3233之间设置了参考标记A,方便识别第一凹槽3232的位置,即当流出到芯片310表面的锡膏在参考标记A这条直线的左侧时,就可以认定锡膏过剩了。并且参考标记A采用与第二焊料330不同颜色,更加容易同时视觉手段(如显微镜或高分辨率相机)识别锡膏的位置。
可以理解的是,作为进一步的改进,还可以在第一凹槽3232中涂覆与第二锡膏颜色不同的涂料,例如可以沿着第一凹槽3232长度的方向从第一边a涂覆到第二边b,方便在没有参考标记A的情况下,识别第一凹槽3232的位置。
实施例3:
如图10至12所示,本实施例提供的半导体装置在实施例1的基础上,所述金属夹片320的芯片310连接部设置有一开口朝向所述芯片310表面的缓冲槽3234,所述缓冲槽3234位于所述第一凸起3233和第二凸起3231之间。
参照图12,在第一凸起3233右侧通过冲压方式形成了开口朝下的缓冲槽3234,缓冲槽3234向下的开口形成一缓冲空间3235,可以用于容纳第二焊料330。设置缓冲槽3234,当第一焊盘311上的第二焊料330比较多时,贴装时,第二焊料330被从第一焊盘311挤压到第一凸起3233后,会有部分第二焊料330被挤压并堆积在缓冲槽3234中。在刮锡膏时,由于此时锡膏处于半固体状态,第一焊盘311上的第二焊料330(锡膏)中会有空隙,所以图11中金属夹片320下方和第一焊盘311上表面之间的空间虽然是被锡膏填满了,但是在回流焊时,由于锡膏变成液体,此时锡膏可能会流动填充空隙,从而导致锡膏的量无法将金属夹片320下方和第一焊盘311上表面之间的空间填充满。锡膏量不足可能导致金属夹片320与芯片310连接不够牢固。本实施例中的缓冲槽3234中的锡膏位于高处,在回流焊时,可以向金属夹片320下方和第一焊盘311上表面之间的空间流动,增加该空间锡膏的量,提升金属夹片320与芯片310连接的牢固性。
回流焊时,由于缓冲槽3234中的锡膏处于较高的位置,所以会向右下方流动,锡膏流动会破坏其中气泡的平衡状态,导致气泡向更高位置流动,最终气泡流动到缓冲槽3234中使得下方的锡膏具有更好的导电效果以及更好牢固的连接效果。
另一方面,由于设置了缓冲槽3234,即使刮锡膏时锡膏量比较多,但是由于缓冲槽3234的存在,不一定会从金属夹片320溢出到芯片310表面,可以减少调整刮锡膏参数和贴装参数的次数。
实施例4:
如图13所示,在实施例3基础上,本实施例提供的半导体装置将缓冲槽3234的数量为多个。
如图13,缓冲槽3234数量为3个,3个缓冲槽3234均开口朝下并位于第一凸起3233和第二凸起3231之间。增加缓冲槽3234的数量可以增加锡膏量,在回流焊时,向金属夹片320下方和第一焊盘311上表面之间的空间提供更多锡膏,提升连接稳固程度。
回流焊时,由于缓冲槽3234中的锡膏处于较高的位置,所以会向右下方流动,锡膏流动会破坏其中气泡的平衡状态,导致气泡向更高位置流动,最终气泡流动到缓冲槽3234的缓冲空间3235中使得下方的锡膏具有更好的导电效果以及更好牢固的连接效果。并且本实施例中,沿着左右方向布置了多个缓冲槽3234,缓冲槽3234的缓冲空间3235可以收集多个位置的气泡,使得下方的锡膏由于气泡导致的空洞率更低。
另一方面,由于设置了缓冲槽3234,即使刮锡膏时锡膏量比较多,但是由于缓冲槽3234的存在,不一定会从金属夹片320溢出到芯片310表面,可以减少调整刮锡膏参数和贴装参数的次数。
实施例5:
参照图14至16,本实施例提供的半导体装置在实施例3的基础上,在缓冲槽3234上设置有一贯通孔B。
如图14所示,该贯通孔B的面积不需要太大,举例而言,若是金属夹片320第一边a和第二边b之间宽度为3cm,厚度2mm,该贯通孔B可以是1.5mm,宽度减少1.5mm,横截面积共计60平方毫米按照打孔观察的方式,而按照冲压厚度减少5%就是0.1mm,剩下横截面积为54.15平方毫米。一般来说,为了好的观察效果,不会采用1.5mm的孔进行观察,而是需要5mm甚至更大,按照5mm计算,剩下横截面积为50平方毫米。可见,即使增加了贯通孔B仍然比开孔具有更大横截面积。
回流焊时,由于缓冲槽3234的缓冲空间3235中锡膏处于较高的位置,所以会向右下方流动,锡膏流动会破坏其中气泡的平衡状态,导致气泡向更高位置流动,最终气泡流动到缓冲槽3234的缓冲空间3235中,并按照图16中带箭头虚线指向的轨迹从贯通孔B排出,排出气体后的锡膏具有更好的导电效果以及更好牢固的连接效果。
第二方面,还提供了制造上述实施例1至实施例5的半导体装置的方法实施例。
实施例6:
本实施例提供了一种制造半导体装置的方法,所述方法包括,
一、备料流程:
步骤101,在金属夹片320上冲压出第一凸起3233;其中,所述金属夹片320包括过渡段322以及分别位于过渡段322两侧的芯片连接段323和引脚连接段321,所述芯片连接段323朝向所述芯片310表面的一侧设置有第二凸起3231,所述第一凸起3233位于所述芯片连接段323上朝向所述芯片310表面的一侧;
步骤102,根据焊料涂覆参数,在芯片310的焊盘上涂覆第二焊料330以及在引线框架301上涂覆第一焊料331;
二、测试流程:
步骤201,利用第一焊料331将芯片310连接到所述引线框架301上;所述芯片310表面至少布置有第一焊盘311和第二焊盘312;芯片310上焊盘的结构可以参照实施例1中的结构,此处不再赘述。
步骤202,根据金属夹片320贴装参数,控制贴装设备将所述金属夹片320的第二凸起3231连接到所述芯片310表面上涂覆了第二焊料330的第一焊盘311上,得到检视样品;其中,在所述检视样品中,所述第一凸起3233位于第一焊盘311和第二焊盘312之间;
步骤203,从芯片310的俯视角度获取所述检视样品的视觉信息;具体的,可以通过显微镜或高清相机成像方式获得检视样品的视角信息,例如可以是拍摄到的图像等。
步骤204,当从所述视觉信息中检测到从金属夹片320中流出到所述芯片310表面的第二焊料330与所述第一凸起3233接触时,则调整焊料涂覆参数和金属夹片320贴装参数后,重新执行备料流程和测试流程;
步骤205,当从所述视觉信息中检测到没有第二焊料330从金属夹片320中流出到所述芯片310表面或从金属夹片320中流出到所述芯片310表面的第二焊料330与所述第一凸起3233不接触时,则将当前的焊料涂覆参数和金属夹片320贴装参数作为封装工艺参数,所述封装工艺参数用于在制造半导体装置过程中往芯片310的焊盘上涂覆第二焊料330以及将金属夹片320贴装在芯片310上的工艺参数;
具体如何判断锡膏是否过剩可以参考实施例1。
三、制造流程:
根据所述封装工艺参数,将所述金属夹片320、芯片310和引线框架301制造成上述实施例1至5中的半导体装置,制造流程的具体工艺步骤属于现有技术,此处步骤赘述。
本发明第二方面至少具有如下有益效果:
1.不同于现有快速视觉检测需要在金属片上打孔或者冲压切口而导致金属夹片320横截面积损失,造成金属夹片320的电阻增加,本发明提供了一种新的可以用于快速视觉检测的半导体装置结构,不需要在金属夹片320上打孔或冲压切口。举例而言,为了保证金属夹片320电阻符合要求,一般会根据需要打孔或切口的尺寸,来设计金属夹片320对应的宽度,显然,由于不同芯片310的焊盘位置大小、位置均不相同,所以一般需要为每款芯片310设计相应宽度的初级金属夹片320,通用性不强。因此,本发明提供的半导体装置结构可以提升金属夹片320的通用性,即购买同一批初级金属夹片320可以适用于多款芯片310。
2.由于不需要打孔或者冲压切口,因此可以相较于现有技术快速视觉检测的金属夹片320结构具有更小的电阻。
3.现有技术中的快速视觉检测方案,会存在测试阶段与封装阶段工艺参数不一致问题。本发明提供的新的适用于快速视觉检测的金属夹片320结构,取消了孔或切口等检视窗口,保证在测试阶段和实际封装阶段挤压锡膏的面积是一样的,因此,在测试阶段测得的锡膏厚度、贴装速度、压力等参数与封装时一致。
4.回流焊时,第一焊盘311上的半固体锡膏可能会变成液态,若是第一焊盘311与第二焊盘312相距很近,由于锡膏等焊料中存在气体等原因,可能发生第一焊盘311上的锡膏飞溅甚至流动到第二焊盘312上导致短接的问题。而本发明提供的半导体装置,由于金属夹片320的第一凸起3233位于所述第一焊盘311与第二焊盘312之间,所以在回流焊时,可以起到阻止第一焊盘311液态的锡膏飞溅甚至流动到第二焊盘312造成短接的问题。
5.由于第一凸起3233增加了金属夹片320与锡膏的接触面积,经过回流焊之后,可以提升金属夹片320与芯片310之间连接的力学稳定性。
实施例7:
在实施例6的基础上,本实施例中在金属夹片320上冲压出第一凸起3233,具体包括:
在冲压头上涂覆与第二焊料330颜色不同的涂料;
利用所述冲压头在金属夹片320上冲压出所述第一凸起3233;所述第一凸起3233为所述冲压头冲压形成的开口背对所述芯片310表面的凹槽,所述凹槽内具有所述涂料。
如实施例2中提供的半导体装置,在第一凹槽3232中涂覆与第二锡膏颜色不同的涂料,例如可以沿着第一凹槽3232长度的方向从第一边a涂覆到第二边b,方便在没有参考标记A的情况下,识别第一凹槽3232的位置。
实施例6提供是实现实施例2结构的具体制造工艺,即在冲压头上涂覆与第二焊料330颜色不同的涂料,因此无需人工涂覆,提升了效率。
实施例8:
为了让实施例3至5中的缓冲槽3234尽可能多的填充第二焊料330,对于具有缓冲槽3234的半导体装置,所述方法还包括:
步骤A,若是第一次执行备料流程和测试流程时,发现从所述视觉信息中检测到没有第二焊料330从金属夹片320中流出到所述芯片310表面或从金属夹片320中流出到所述芯片310表面的第二焊料330与所述第一凸起3233不接触,则调整焊料涂覆参数,使得在芯片310的焊盘上涂覆第二焊料330的量增加至从所述视觉信息中检测到从金属夹片320中流出到所述芯片310表面的第二焊料330与所述第一凸起3233接触,然后调整焊料涂覆参数使得第一焊盘311上锡膏涂覆的量按照预设的量递减后,重新执行备料流程和测试流程;
步骤B,在步骤A之后,当从所述视觉信息中检测到没有第二焊料330从金属夹片320中流出到所述芯片310表面或从金属夹片320中流出到所述芯片310表面的第二焊料330与所述第一凸起3233不接触时,则将当前的焊料涂覆参数和金属夹片320贴装参数作为封装工艺参数,所述封装工艺参数用于在制造半导体装置过程中往芯片310的焊盘上涂覆第二焊料330以及将金属夹片320贴装在芯片310上的工艺参数。
本实施例中,为了将缓冲槽3234填充更多锡膏,在第一次发现锡膏不过剩时,会刻意增加锡膏的量,使得锡膏过剩时,在从锡膏过剩开始减少锡膏的量,即锡膏过剩时,可以保证各缓冲槽3234的缓冲空间3235可以被填充更多锡膏,但是为了避免锡膏过剩,仍然需要重复实施例6中的步骤,即递减在第一焊盘311上涂覆锡膏的量,但是可以确保各缓冲槽3234能够用于更多的锡膏。
举例而言,如图13,如果有3个缓冲槽3234,若是第一次测试时,锡膏厚度是200微米,此时,测试的结果是不过剩,即锡膏并没有从金属夹片320流出并接触第一凹槽3232,此时可能仅仅填充了最右侧的缓冲槽3234的缓冲空间3235。为了保证将三个缓冲槽3234的缓冲空间3235都填满,我们第一次发现未过剩时,就会调大锡膏厚度,例如调整为350微米,此时再测试就会发现过剩了,然后按照50微米为单位减少,发现调整至250微米时,刚好不过剩,此时就可以保证相较于第一次测试时,可以让更多的缓冲槽3234填充锡膏。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
Claims (8)
1.一种半导体装置,包括:
引线框架;
芯片,所述芯片通过第一焊料连接到所述引线框架,所述芯片表面至少布置有第一焊盘和第二焊盘;
金属夹片,所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘;
其特征在于,
所述金属夹片朝向所述芯片表面的一侧设置有第一凸起,所述第一凸起位于所述第一焊盘与第二焊盘之间;
所述金属夹片包括过渡段以及分别位于过渡段两侧的芯片连接段和引脚连接段,所述芯片连接段朝向所述芯片表面的一侧设置有第二凸起;
所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘,具体为:所述金属夹片的第二凸起通过第二焊料连接到所述芯片表面的第一焊盘;
所述第一凸起与芯片连接段朝向所述芯片表面的一侧具有第一高度,所述第二凸起与芯片连接段朝向所述芯片表面的一侧具有第二高度,第一高度等于第二高度;
所述金属夹片背向所述芯片表面的一侧设置有参考标记,所述参考标记位于第一凸起和第二凸起之间并与第一凸起相距第一距离,所述参考标记至少包括位于所述金属夹片边缘的部分。
2.根据权利要求1所述的半导体装置,其特征在于,所述参考标记的颜色与第二焊料颜色不同。
3.根据权利要求1所述的一种半导体装置,其特征在于,所述第一凸起为冲压形成的开口背对所述芯片表面的凹槽。
4.一种半导体装置,包括:
引线框架;
芯片,所述芯片通过第一焊料连接到所述引线框架,所述芯片表面至少布置有第一焊盘和第二焊盘;
金属夹片,所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘;
其特征在于,
所述金属夹片朝向所述芯片表面的一侧设置有第一凸起,所述第一凸起位于所述第一焊盘与第二焊盘之间;
所述金属夹片包括过渡段以及分别位于过渡段两侧的芯片连接段和引脚连接段,所述芯片连接段朝向所述芯片表面的一侧设置有第二凸起;
所述金属夹片通过第二焊料连接到所述芯片表面的第一焊盘,具体为:所述金属夹片的第二凸起通过第二焊料连接到所述芯片表面的第一焊盘;
所述第一凸起与芯片连接段朝向所述芯片表面的一侧具有第一高度,所述第二凸起与芯片连接段朝向所述芯片表面的一侧具有第二高度,第一高度等于第二高度;
所述金属夹片的芯片连接部设置有一开口朝向所述芯片表面的缓冲槽,所述缓冲槽位于所述第一凸起和第二凸起之间;
所述缓冲槽上设置有一贯通孔。
5.根据权利要求4所述的半导体装置,其特征在于,所述缓冲槽的数量为多个。
6.根据权利要求4所述的一种半导体装置,其特征在于,所述第一凸起为冲压形成的开口背对所述芯片表面的凹槽。
7.一种制造半导体装置的方法,其特征在于,所述方法包括,
备料流程:
在金属夹片上冲压出第一凸起;其中,所述金属夹片包括过渡段以及分别位于过渡段两侧的芯片连接段和引脚连接段,所述芯片连接段朝向所述芯片表面的一侧设置有第二凸起,所述第一凸起位于所述芯片连接段上朝向所述芯片表面的一侧;
根据焊料涂覆参数,在芯片的焊盘上涂覆第二焊料;
测试流程:
利用第一焊料将芯片连接到所述引线框架上;所述芯片表面至少布置有第一焊盘和第二焊盘;
根据金属夹片贴装参数,控制贴装设备将所述金属夹片的第二凸起连接到所述芯片表面上涂覆了第二焊料的第一焊盘上,得到检视样品;其中,在所述检视样品中,所述第一凸起位于第一焊盘和第二焊盘之间;
从芯片的俯视角度获取所述检视样品的视觉信息;
当从所述视觉信息中检测到从金属夹片中流出到所述芯片表面的第二焊料与所述第一凸起接触时,则调整焊料涂覆参数和金属夹片贴装参数后,重新执行备料流程和测试流程;
当从所述视觉信息中检测到没有第二焊料从金属夹片中流出到所述芯片表面或从金属夹片中流出到所述芯片表面的第二焊料与所述第一凸起不接触时,则将当前的焊料涂覆参数和金属夹片贴装参数作为封装工艺参数,所述封装工艺参数用于在制造半导体装置过程中往芯片的焊盘上涂覆第二焊料以及将金属夹片贴装在芯片上的工艺参数;
制造流程:
根据所述封装工艺参数,将所述金属夹片、芯片和引线框架制造成权利要求1至6任一项所述的半导体装置。
8.根据权利要求7所述的一种制造半导体装置的方法,其特征在于,所述在金属夹片上冲压出第一凸起,具体包括:
在冲压头上涂覆与第二焊料颜色不同的涂料;
利用所述冲压头在金属夹片上冲压出所述第一凸起;所述第一凸起为所述冲压头冲压形成的开口背对所述芯片表面的凹槽,所述凹槽内具有所述涂料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310967508.8A CN116705770B (zh) | 2023-08-03 | 2023-08-03 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310967508.8A CN116705770B (zh) | 2023-08-03 | 2023-08-03 | 半导体装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116705770A CN116705770A (zh) | 2023-09-05 |
CN116705770B true CN116705770B (zh) | 2023-12-01 |
Family
ID=87837757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310967508.8A Active CN116705770B (zh) | 2023-08-03 | 2023-08-03 | 半导体装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116705770B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004943A (ja) * | 2011-06-22 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
KR20140073241A (ko) * | 2012-12-06 | 2014-06-16 | 주식회사 케이이씨 | 반도체 패키지 및 그 제조방법 |
KR101631232B1 (ko) * | 2014-12-15 | 2016-06-27 | 제엠제코(주) | 클립을 이용한 적층 패키지 |
CN106252287A (zh) * | 2015-06-03 | 2016-12-21 | 英飞凌科技股份有限公司 | 包括夹件的半导体装置 |
JP2022086687A (ja) * | 2020-11-30 | 2022-06-09 | 新電元工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
CN114628350A (zh) * | 2020-12-10 | 2022-06-14 | 英飞凌科技股份有限公司 | 具有可调整夹具的引线框架封装 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10211128B2 (en) * | 2017-06-06 | 2019-02-19 | Amkor Technology, Inc. | Semiconductor package having inspection structure and related methods |
-
2023
- 2023-08-03 CN CN202310967508.8A patent/CN116705770B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004943A (ja) * | 2011-06-22 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
KR20140073241A (ko) * | 2012-12-06 | 2014-06-16 | 주식회사 케이이씨 | 반도체 패키지 및 그 제조방법 |
KR101631232B1 (ko) * | 2014-12-15 | 2016-06-27 | 제엠제코(주) | 클립을 이용한 적층 패키지 |
CN106252287A (zh) * | 2015-06-03 | 2016-12-21 | 英飞凌科技股份有限公司 | 包括夹件的半导体装置 |
JP2022086687A (ja) * | 2020-11-30 | 2022-06-09 | 新電元工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
CN114628350A (zh) * | 2020-12-10 | 2022-06-14 | 英飞凌科技股份有限公司 | 具有可调整夹具的引线框架封装 |
Also Published As
Publication number | Publication date |
---|---|
CN116705770A (zh) | 2023-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490487B2 (en) | Semiconductor package having inspection structure and related methods | |
US7432589B2 (en) | Semiconductor device | |
US20100203683A1 (en) | Semiconductor system with fine pitch lead fingers and method of manufacture thereof | |
US9741628B2 (en) | Method for manufacturing semiconductor module and intermediate assembly unit of the same | |
CN113130447B (zh) | 封装元件以及其制作方法 | |
CN111103445A (zh) | 探针卡用导板及其制造方法、以及具备其的探针卡 | |
CN116705770B (zh) | 半导体装置及其制造方法 | |
CN104218007A (zh) | 小脚印半导体封装 | |
US20190348335A1 (en) | Method of manufacturing a semiconductor device | |
CN219123228U (zh) | 引线框架及封装结构 | |
CN111670489A (zh) | 楔形工具、键合装置以及键合检查方法 | |
US20180151482A1 (en) | Electronic device, manufacturing method and lead frame for same | |
CN116600471A (zh) | 一种dbc绝缘衬底的igbt电路板 | |
US10056307B2 (en) | Semiconductor device | |
CN113594125B (zh) | 半导体装置及其制造方法 | |
JP7268035B2 (ja) | パッケージ構造、半導体装置およびパッケージ構造の形成方法 | |
DE212021000237U1 (de) | Halbleitermodul | |
JP5165302B2 (ja) | 半導体装置およびその製造方法 | |
JP2982617B2 (ja) | クリーム半田の印刷量検査方法 | |
US6547837B2 (en) | IC socket | |
US20230317570A1 (en) | Lead frame and method for manufacturing lead frame | |
JP2000150598A (ja) | コンタクタ及びその製造方法 | |
US20240090130A1 (en) | Leadframe mounting with lead insertion for lead wall bonding | |
US20220238475A1 (en) | Metal clip with solder volume balancing reservoir | |
JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |