JP2017050441A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017050441A JP2017050441A JP2015173562A JP2015173562A JP2017050441A JP 2017050441 A JP2017050441 A JP 2017050441A JP 2015173562 A JP2015173562 A JP 2015173562A JP 2015173562 A JP2015173562 A JP 2015173562A JP 2017050441 A JP2017050441 A JP 2017050441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- electrode pad
- metal plate
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8434—Bonding interfaces of the connector
- H01L2224/84345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 半導体素子の電極パッドと金属板との間に介在する接合層の亀裂発生を抑止し、信頼性の向上を図ることが可能な半導体装置を提供すること。
【解決手段】 素子主面111に電極パッド113が形成された半導体素子11と、半導体素子11を搭載し、かつ素子裏面112に導通する中間端子2と、中間端子2に隣接して配置され、かつ電極パッド113に導通する側方端子3と、電極パッド113と側方端子3とを接続する金属板4と、電極パッド113と金属板4との間に介在する接合層5と、半導体素子11を覆う封止樹脂6と、を備え、金属板4は、電極パッド113に接続される素子接続部41と、側方端子3に接続される端子接続部42と、素子接続部41と端子接続部42との間に位置する中間部43と、を有し、素子接続部41に突起411が形成されている。
【選択図】 図8
【解決手段】 素子主面111に電極パッド113が形成された半導体素子11と、半導体素子11を搭載し、かつ素子裏面112に導通する中間端子2と、中間端子2に隣接して配置され、かつ電極パッド113に導通する側方端子3と、電極パッド113と側方端子3とを接続する金属板4と、電極パッド113と金属板4との間に介在する接合層5と、半導体素子11を覆う封止樹脂6と、を備え、金属板4は、電極パッド113に接続される素子接続部41と、側方端子3に接続される端子接続部42と、素子接続部41と端子接続部42との間に位置する中間部43と、を有し、素子接続部41に突起411が形成されている。
【選択図】 図8
Description
本発明は、金属板を用いたクリップボンディングによって、半導体素子とリード端子との導通経路が形成された半導体装置に関する。
パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのパワー半導体の性能には、低損失(オン抵抗が小さい)、高速性、高破壊耐圧量(駆動電圧が高い、または駆動電流が大きいなど)などが求められる。
こうした要求に応えるべく、たとえば特許文献1に開示されているように、ボンディングワイヤの代わりにCuなどからなる金属板(金属クリップ)によって半導体素子とリード端子との導通経路を形成する、いわゆるクリップボンディングが適用されている。金属板は、ボンディングワイヤに対して低抵抗であるため、オン抵抗およびインダクタンスの低減を図り、パワー半導体の性能に求められる低損失および高速性を実現することができる。また、金属板は、比較的大きな電流を流すこともできるため、ボンディングワイヤよりも好適である。
クリップボンディングにより金属板を対象となる半導体素子に接続させる際は、半田ペーストなどの導電性を有した接合材が用いられる。該接続にあたっては、半導体素子の上面に形成された電極パッドに前記接合材を塗布した後、前記金属板を電極パッドに押し付ける。次いで、前記接合材をリフローにより溶融させ、さらに冷却により固化させることで前記金属板が半導体素子に接続される。このとき、前記接合材は、電極パッドと前記金属板との間に介在し、かつ半導体素子と前記金属板との導通経路となる接合層となる。
クリップボンディングより前記金属板を電極パッドに押し付けた際、押し付ける時間や載荷重などによっては前記接合層の厚さが極度に薄くなり、使用時に発生する熱などによって前記接合層に亀裂が発生することが懸念される。該亀裂は半導体素子と前記金属板との導通阻害の要因となる。なお、前記金属板をリード端子に接続させる場合も同一の接合材が用いられるが、前記金属板および前記リード端子がともにCuを含む金属であれば、該接合材により前記金属板および前記リード端子が一体化するため、先述のような亀裂が発生する懸念は低い。
本発明は上記事情に鑑み、半導体素子の電極パッドと金属板との間に介在する接合層の亀裂発生を抑止し、信頼性の向上を図ることが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に電極パッドが形成された半導体素子と、前記半導体素子を搭載し、かつ前記素子裏面に導通するダイパッド部を有する中間端子と、前記中間端子に隣接して配置され、かつ前記電極パッドに導通する側方端子と、前記電極パッドと前記側方端子とを接続する金属板と、前記電極パッドと前記金属板との間に介在する接合層と、前記中間端子および前記側方端子のそれぞれ一部ずつと、前記半導体素子を覆う封止樹脂と、を備え、前記金属板は、前記電極パッドに接続される素子接続部と、前記側方端子に接続される端子接続部と、前記素子接続部と前記端子接続部との間に位置する中間部と、を有し、前記素子接続部に突起が形成されていることを特徴としている。
本発明の実施の形態において好ましくは、前記金属板の厚さ方向において、前記突起は、前記電極パッドに向かって突出している。
本発明の実施の形態において好ましくは、前記金属板の厚さ方向において、前記突起は、前記電極パッドに対して反対側に突出している。
本発明の実施の形態において好ましくは、前記突起の平面視形状は、円形状である。
本発明の実施の形態において好ましくは、前記突起の形状は、前記素子接続部から離間するほど、前記突起の横断面の大きさが徐々に縮小する円錐台である。
本発明の実施の形態において好ましくは、前記突起の平面視形状は、矩形状である。
本発明の実施の形態において好ましくは、前記素子接続部の幅方向において、前記突起が前記素子接続部の幅全体にわたって形成されている。
本発明の実施の形態において好ましくは、前記突起は、冷間塑性加工により前記素子接続部を押し出すことで形成される。
本発明の実施の形態において好ましくは、前記突起の高さは、50〜75μmである。
本発明の実施の形態において好ましくは、前記金属板は、Cuからなる。
本発明の実施の形態において好ましくは、前記素子接続部が前記接合層に接する部分に、粗面からなる表面処理領域が形成されている。
本発明の実施の形態において好ましくは、前記端子接続部の面積は、前記素子接続部の面積よりも大である。
本発明の実施の形態において好ましくは、前記側方端子は、平面視において前記中間端子を挟んで両側に配置された第1側方端子および第2側方端子を含み、前記第1側方端子に前記端子接続部が接続されている。
本発明の実施の形態において好ましくは、前記第1側方端子は、前記端子接続部が接続される第1パッド部と、前記第1パッド部につながる第1側方リード部と、を有し、前記第1側方リード部は、前記封止樹脂から露出した部分を有する。
本発明の実施の形態において好ましくは、前記第2側方端子に接続されるボンディングワイヤをさらに備え、前記電極パッドは、前記素子接続部が接続される第1電極パッドと、前記ボンディングワイヤが接続される第2電極パッドと、を含む。
本発明の実施の形態において好ましくは、前記第2側方端子は、前記ボンディングワイヤが接続される第2パッド部と、前記第2パッド部につながる第2側方リード部と、を有し、前記第2側方リード部は、前記封止樹脂から露出した部分を有する。
本発明の実施の形態において好ましくは、前記ダイパッド部は、前記半導体素子が搭載された搭載面と、前記搭載面に対して反対側を向く実装面と、を有し、前記実装面が前記封止樹脂から露出している。
本発明の実施の形態において好ましくは、前記中間端子は、前記封止樹脂から露出した部分を有する中間リード部と、前記ダイパッド部と前記中間リード部とを連結する連結部と、をさらに有し、前記ダイパッド部と、前記中間リード部の前記封止樹脂に覆われた部分と、について、前記中間端子の厚さ方向におけるそれぞれの位置が異なる。
本発明の実施の形態において好ましくは、前記中間部は、前記素子接続部および前記端子接続部のそれぞれに対して傾斜している。
本発明の実施の形態において好ましくは、前記ダイパッド部と、前記中間リード部と、前記第1側方リード部と、前記第2側方リード部と、の前記封止樹脂から露出したそれぞれの部分を覆って形成された外装めっき層をさらに備える。
本発明の実施の形態において好ましくは、前記外装めっき層は、Snを含む合金からなる。
本発明の実施の形態において好ましくは、前記ダイパッド部の前記搭載面と、前記第1パッド部と、前記第2パッド部と、に形成された内装めっき層をさらに備える。
本発明の実施の形態において好ましくは、前記内装めっき層は、Agからなる。
本発明の実施の形態において好ましくは、前記半導体素子は、パワーMOSFETの回路を有するLSIである。
本発明の実施の形態において好ましくは、前記中間端子および前記側方端子は、ともにCuを含む合金からなる。
本発明の実施の形態において好ましくは、前記封止樹脂は、電気絶縁性を有するエポキシ樹脂からなる。
本発明によれば、半導体素子の電極パッドに接続される金属板の素子接続部に突起が形成されている。このような構成をとることで、前記突起によって前記電極パッドと前記素子接続部との間に隙間が形成され、該隙間を埋めるように接合層が形成される。よって、前記接合層は前記突起の高さ以上の厚さが確保されることとなり、前記接合層の厚さを十分に確保することができる。したがって、半導体装置の使用時に発生する熱などによる前記接合層の亀裂発生が抑止されるため、半導体装置の信頼性の向上を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の実施形態について、添付図面に基づいて説明する。
図1〜図14に基づき、本発明の実施形態にかかる半導体装置A10について説明する。説明の便宜上、平面図の左右方向を第1方向Xと、第1方向Xに対して直角である平面図の上下方向を第2方向Yとそれぞれ定義する。第1方向Xおよび第2方向Yは、ともに半導体装置A10や後述する半導体素子11などの厚さ方向Zに対して直角である。
これらの図に示す半導体装置A10は、たとえば自動車電装の回路基板に表面実装される形式のものである。本実施形態の半導体装置A10は、半導体素子11、素子接合層12、中間端子2、側方端子3、金属板4、接合層5、封止樹脂6、ボンディングワイヤ71、内装めっき層72および外装めっき層73を備えている。半導体装置A10は、平面視矩形状である。
図1は、半導体装置A10を示す平面図である。図2は、理解の便宜上、図1から封止樹脂6を省略した平面図である。図3は、理解の便宜上、図1に対して中間端子2、側方端子3および内装めっき層72のみを図示した平面図である。図4は、半導体装置A10を示す底面図である。図5は、半導体装置A10を示す右側面図である。図6は、半導体装置A10を示す正面図である。図7は、半導体装置A10を示す背面図である。図8は、図2のVIII−VIII線(一点鎖線)に沿う断面図である。図9は、図2のIX−IX線に沿う断面図である。図10は、理解の便宜上、封止樹脂6を省略した図2のX−X線に沿う断面図である。図11は、半導体装置A10の金属板4を示す斜視図である。図12は、半導体装置A10の金属板4を示す側面図である。図13および図14は、半導体装置A10における半導体素子11と金属板4との接続部を示す部分拡大断面図である。ここで、図2、図3および図10においては、省略した封止樹脂6を想像線(二点鎖線)により図示し、図3においては、さらに省略した半導体素子11を前記想像線により図示している。なお、図8および図9においては、封止樹脂6を省略せずに図示している。
半導体素子11は、半導体装置A10の機能の中枢となる素子である。本実施形態においては、半導体素子11は、パワーMOSFETの回路を有するLSIである。半導体素子11は、素子主面111、素子裏面112、電極パッド113およびパッシベーション膜114を有する。
素子主面111は、図8〜図10に示す半導体素子11の上面である。図2に示すように、素子主面111に電極パッド113が形成されている。素子裏面112は、図8〜図10に示す半導体素子11の下面である。本実施形態においては、素子裏面112は半導体素子11のドレイン電極となっている。素子主面111および素子裏面112は、ともに半導体素子11の厚さ方向Zに対して直交し、かつ互いに反対側を向いている。
図2、図8および図10に示すように、電極パッド113は、第1電極パッド113aおよび第2電極パッド113bを含む。電極パッド113は、たとえばAlに、Ni層とPd層とが互いに積層されたものである。本実施形態においては、第1電極パッド113aは、半導体素子11のソース電極である。第1電極パッド113aに接合層5を介して後述する金属板4の素子接続部41が接続されている。また、本実施形態においては、第2電極パッド113bは、半導体素子11のゲート電極である。第2電極パッド113bにボンディングワイヤ71が接続されている。第1電極パッド113aおよび第2電極パッド113bの平面視形状は、ともに矩形状である。第1電極パッド113aの面積は、第2電極パッド113bの面積よりも大とされている。図10に示すように、第2電極パッド113bの方が、第1電極パッド113aよりも素子主面111からの突出高が高くなるように形成されている。
図13に示すように、パッシベーション膜114は、素子主面111を覆うように形成された半導体素子11の保護膜である。パッシベーション膜114は、たとえばプラズマCVD法により形成されたSi3N4層と、塗布により形成されたポリイミド樹脂層とが互いに積層されたものである。パッシベーション膜114から、第1電極パッド113aおよび第2電極パッド113bがともに露出している。
図8〜図10および図13に示すように、素子接合層12は、半導体素子11と後述する中間端子2のダイパッド部21との間に介在する、導電性を有した部材である。素子接合層12により、半導体素子11はダイパッド部21にダイボンディングによって搭載され、かつ半導体素子11と中間端子2との導通が確保される。素子接合層12は、たとえばAgペーストからなる。
中間端子2は、回路基板に接合されることで半導体装置A10と前記回路基板との導電経路を構成する、導電性を有した部材である。中間端子2は、ダイパッド部21、中間リード部22および連結部23を有する。本実施形態においては、中間端子2はCuを含む合金からなる。また、本実施形態においては、中間端子2の厚さは0.5mmが標準とされている。
図2に示すように、ダイパッド部21は、半導体素子11を搭載する部位である。ダイパッド部21は、搭載面211および実装面212を有する。搭載面211は、半導体素子11が搭載された面であり、実装面212は、搭載面211に対して反対側を向く面である。搭載面211は、図8〜図10に示すダイパッド部21の上面である。実装面212は、図8〜図10に示すダイパッド部21の下面である。搭載面211および実装面212は、ともに平たんである。図8〜図10に示すように、素子裏面112と搭載面211との間に先述した素子接合層12が介在し、ダイパッド部21は素子接合層12を介して素子裏面112に導通している。よって、中間端子2は半導体装置A10のドレイン端子である。また、図2、図4および図7に示すように、搭載面211の一部および実装面212が封止樹脂6からともに露出している。図8〜図10に示すように、封止樹脂6から露出したダイパッド部21の部分を覆う外装めっき層73が形成されている。
図1および図2および示すように、中間リード部22は、第1方向Xに平行となるように配置された平面視矩形状の部位であり、かつ封止樹脂6から露出した部分を有する。図5および図6に示すように、該部分はガルウィング状に曲げ加工が施されている。また、図9に示すように、該部分を覆う外装めっき層73が形成されている。なお、中間リード部22において外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。
図2および図9に示すように、連結部23は、ダイパッド部21と中間リード部22とを連結する部位である。連結部23は、第1方向Xに平行となるように配置されている。また、中間端子2の厚さ方向Zにおいて、連結部23はダイパッド部21に対して傾斜している。よって、ダイパッド部21と、中間リード部22の封止樹脂6に覆われた部分とについて、中間端子2の厚さ方向Zにおけるそれぞれの位置が異なる。中間リード部22の封止樹脂6に覆われた部分は、ダイパッド部21よりも図9の上方に位置する。連結部23は、全面にわたって封止樹脂6に覆われている。
側方端子3は、回路基板に接合されることで半導体装置A10と前記回路基板との導電経路を構成する、導電性を有した部材である。側方端子3は、中間端子2に隣接して配置され、かつ電極パッド113に導通している。図2に示すように、側方端子3は、平面視の第2方向Yにおいて、中間端子2を挟んで両側に配置された第1側方端子31および第2側方端子32を含む。本実施形態においては、側方端子3は、中間端子2と同じくCuを含む合金からなる。また、本実施形態においては、側方端子3の厚さは0.5mmが標準とされている。
図2および図8に示すように、第1側方端子31には、後述する金属板4の端子接続部42が接続されている。第1側方端子31は、金属板4を介して第1電極パッド113aに導通している。よって、第1側方端子31は半導体装置A10のソース端子である。第1側方端子31は、第1パッド部311および第1側方リード部312を有する。
図2に示すように、第1パッド部311は、金属板4の端子接続部42が接続される平面視矩形状の部位である。また、図8に示すように、第1パッド部311は平たんで、かつ全面にわたって封止樹脂6に覆われている。図1および図2に示すように、第1側方リード部312は、第1パッド部311につながり、かつ第1方向Xに平行となるように配置された平面視矩形状の部位である。第1側方リード部312は、封止樹脂6から露出した部分を有する。図5および図6に示すように、該部分はガルウィング状に曲げ加工が施されている。また、図8に示すように、該部分を覆う外装めっき層73が形成されている。なお、第1側方リード部312において外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。
図2および図10に示すように、第2側方端子32には、ボンディングワイヤ71が接続されている。第2側方端子32は、ボンディングワイヤ71を介して第2電極パッド113bに導通している。よって、第2側方端子32は半導体装置A10のゲート端子である。第2側方端子32は、第2パッド部321および第2側方リード部322を有する。
図2に示すように、第2パッド部321は、ボンディングワイヤ71が接続される平面視矩形状の部位である。また、図10に示すように、第2パッド部321は平たんで、かつ全面にわたって封止樹脂6に覆われている。本実施形態においては、第2パッド部321の形状は、第1パッド部311の形状と同一である。図1および図2に示すように、第2側方リード部322は、第2パッド部321につながり、かつ第1方向Xに平行となるように配置された平面視矩形状の部位である。第2側方リード部322は、封止樹脂6から露出した部分を有する。図5および図6に示すように、該部分はガルウィング状に曲げ加工が施されている。本実施形態においては、第2側方リード部322の形状は、第1側方リード部312の形状と同一である。また、図8に示す第1側方リード部312と同様に、該部分を覆う外装めっき層73が形成されている。なお、第2側方リード部322において外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。
金属板4は、図2および図8に示すように、電極パッド113の第1電極パッド113aと、側方端子3の第1側方端子31とを接続する、導電性を有した部材である。本実施形態においては、金属板4は、Cuからなる。また、本実施形態においては、金属板4の厚さは150μmが標準とされている。金属板4は、素子接続部41、端子接続部42および中間部43を有する。
図2および図8に示すように、素子接続部41は電極パッド113の第1電極パッド113aに接続される部位である。素子接続部41の平面視形状は矩形状である。図11および図12に示すように、素子接続部41の中央に突起411が形成されている。突起411は、冷間塑性加工により素子接続部41を押し出すことで形成される。よって、素子接続部41の厚さ方向Zにおいて、突起411が形成されている面と反対側に位置する面には、平面視形状が突起411と同一である凹部412が形成されている。本実施形態においては、金属板4の厚さ方向Zにおいて、突起411は電極パッド113の第1電極パッド113aに向かって突出し、かつ突起411の平面視形状は円形状である。また、本実施形態においては、突起411の高さhは50〜75μmである。
図13に示すように、素子接続部41が第1電極パッド113aに接続されたとき、第1電極パッド113aと素子接続部41との間に接合層5(後述する第1接合層51)が介在した状態となる。接合層5は、第1電極パッド113aおよび素子接続部41のそれぞれに接している。このとき、接合層5は突起411の高さh以上の厚さが確保される。また、図14に示すように、素子接続部41が接合層5に接する部分に、粗面からなる表面処理領域413が素子接続部41に形成されていてもよい。表面処理領域413は、たとえばサンドブラストにより形成することができる。
図2および図8に示すように、端子接続部42は第1側方端子31(側方端子3)の第1パッド部311に接続される部位である。図11に示すように、端子接続部42の面積は、素子接続部41の面積よりも大である。
図11および図12に示すように、中間部43は、素子接続部41と端子接続部42との間に位置し、一端が素子接続部41につながり、他端が端子接続部42につながる、平面視台形状の部位である。本実施形態においては、金属板4の厚さ方向Zにおいて、中間部43は、素子接続部41および端子接続部42のそれぞれに対して傾斜している。よって、素子接続部41および端子接続部42について、金属板4の厚さ方向Zにおけるそれぞれの位置が異なる。金属板4が第1電極パッド113aおよび第1側方端子31に接続された状態において、端子接続部42は、素子接続部41よりも図8の上方に位置する。
接合層5は、金属板4をクリップボンディングにより第1電極パッド113aおよび第1側方端子31に接続させるための接合材からなる、導電性を有した部材である。本実施形態においては、前記接合材は、たとえば鉛フリーの半田ペーストからなる。また、本実施形態においては図8に示すように、接合層5は、電極パッド113の第1電極パッド113aと金属板4の素子接続部41との間に介在する第1接合層51と、第1側方端子31の第1パッド部311と金属板4の端子接続部42との間に介在する第2接合層52とを含む。第1接合層51および第2接合層52は、ともに同一の接合材からなる。
封止樹脂6は、電気絶縁性を有する黒色のエポキシ樹脂からなる。封止樹脂6は、中間端子2および側方端子3のそれぞれ一部ずつと、半導体素子11、金属板4、ボンディングワイヤ71および内装めっき層72とを覆っている。封止樹脂6は、金型を用いたトランスファ成形により形成される。封止樹脂6は、樹脂主面61、樹脂裏面62、樹脂第1側面63および樹脂第2側面64を有する。
樹脂主面61は、図5〜図7に示す封止樹脂6の上面である。樹脂裏面62は、図5〜図7に示す封止樹脂6の下面である。樹脂主面61および樹脂裏面62は、ともに半導体装置A10の厚さ方向Zに対して直交し、かつ互いに反対側を向いている。本実施形態においては、樹脂裏面62から実装面212が露出している。
図1に示すように、樹脂第1側面63は、第1方向Xに離間して形成された一対の面である。一対の樹脂第1側面63は、互いに反対側を向いている。図5〜図7に示す樹脂第1側面63の上端が樹脂主面61につながり、図5〜図7に示す樹脂第1側面63の下端が樹脂裏面62につながっている。本実施形態においては、図6に示すように、一方の樹脂第1側面63から、中間リード部22、第1側方端子31および第2側方端子32のそれぞれの一部が露出している。また、図7に示すように、他方の樹脂第1側面63から、ダイパッド部21の一部が露出している。
図1に示すように、樹脂第2側面64は、第2方向Yに離間して形成された一対の面である。一対の樹脂第2側面64は、互いに反対側を向いている。図5〜図7に示す樹脂第1側面63の上端が樹脂主面61につながり、図5〜図7に示す樹脂第2側面64の下端が樹脂裏面62につながっている。樹脂第1側面63と異なり、樹脂第2側面64から、中間端子2、または側方端子3が露出していない。
ボンディングワイヤ71は、図2および図10に示すように、第2電極パッド113bと、第2側方端子32の第2パッド部321とを接続する、導電性を有した部材である。ボンディングワイヤ71は、ワイヤボンディングにより形成され、本実施形態においては、ボンディングワイヤ71は、たとえばAuからなる。
内装めっき層72は、ダイパッド部21の搭載面211、中間リード部22の一部、連結部23、第1パッド部311および第2パッド部321に形成されている。図3において斜線部で示される領域が、内装めっき層72が形成される領域である。内装めっき層72は、図8〜図10に示す形成対象となる部位の上面に形成されている。本実施形態においては、内装めっき層72はAgからなる。内装めっき層72は電解めっきにより形成される。内装めっき層72は、半導体素子11のダイボンディング時、金属板4のクリップボンディング時およびボンディングワイヤ71のワイヤボンディング時のそれぞれの衝撃から、中間端子2、または側方端子3を保護する機能を果たす。
外装めっき層73は、図8〜図10に示すように、ダイパッド部21、中間リード部22、第1側方リード部312および第2側方リード部322の封止樹脂6から露出したそれぞれの部分を覆って形成されている。本実施形態においては、外装めっき層73はSnを含む合金からなる。該合金として具体的には、Sn−Sb系合金、またはSn−Ag系合金などの鉛フリー半田である。外装めっき層73は、リフローによる半田接合によって半導体装置A10を回路基板に表面実装させる際に、封止樹脂6から露出した中間リード部22、第1側方リード部312および第2側方リード部322の部分への半田の付着を良好なものにしつつ、半田接合に起因した該部分の侵食を防止する機能を果たす。
次に、半導体装置A10の作用効果について説明する。
本実施形態によれば、半導体素子11の第1電極パッド113aに接続される金属板4の素子接続部41に突起411が形成されている。このような構成をとることで、図13に示すように、突起411によって第1電極パッド113aと素子接続部41との間に隙間が形成され、該隙間を埋めるように接合層5(第1接合層51)が形成される。よって、接合層5は突起411の高さh以上の厚さが確保されることとなり、接合層5の厚さを十分に確保することができる。したがって、半導体装置A10の使用時に発生する熱などによる接合層5の亀裂発生が抑止されるため、半導体装置A10の信頼性の向上を図ることが可能となる。
素子接続部41が接合層5(第1接合層51)に接する部分に、粗面からなる表面処理領域413が形成されている。このような構成をとることで、接合層5に対する素子接続部41の接触面積が増加するため、金属板4に対する接合層5の接合強度の増加を図ることが可能となる。
端子接続部42の面積は、素子接続部41の面積よりも大とすることで、金属板4の抵抗値をより小さくすることができる。このような構成をとることは、ソース端子である第1側方端子31に比較的大きな電流を流す観点上、好適である。
半導体装置A10において、ダイパッド部21の実装面212は、封止樹脂6から露出している。このような構成をとることは、半導体装置A10の使用時に、半導体素子11から発生する熱を外部に放出しやすくする観点上、好適である。
図15〜図23は、半導体装置A10の第1〜第4変形例を示している。これらの変形例は、いずれも金属板4の素子接続部41に形成された突起411の形状に係るものである。なお、これらの図において、先述した半導体装置A10と同一、または類似の要素には同一の符号を付して、重複する説明を省略することとする。
〔第1変形例〕
図15および図16に基づき、半導体装置A10の第1変形例にかかる半導体装置A11について説明する。図15は、半導体装置A11の金属板4を示す斜視図である。図16は、半導体装置A11の金属板4を示す側面図である。
図15および図16に基づき、半導体装置A10の第1変形例にかかる半導体装置A11について説明する。図15は、半導体装置A11の金属板4を示す斜視図である。図16は、半導体装置A11の金属板4を示す側面図である。
本変形例においては、図15および図16に示すように、半導体装置A11の突起411の形状は、素子接続部41から離間するほど、突起411の横断面の大きさが徐々に縮小する円錐台である。すなわち、突起411にはテーパが付されている。なお、図15に示すように、突起411の平面視形状は円形状である。
本変形例においても、先述した半導体装置A10と同様の作用効果を奏する。
〔第2変形例〕
図17および図18に基づき、半導体装置A10の第2変形例にかかる半導体装置A12について説明する。図17は、半導体装置A12の金属板4を示す斜視図である。図18は、半導体装置A12の金属板4を示す側面図である。
図17および図18に基づき、半導体装置A10の第2変形例にかかる半導体装置A12について説明する。図17は、半導体装置A12の金属板4を示す斜視図である。図18は、半導体装置A12の金属板4を示す側面図である。
本変形例においては、図17に示すように、突起411の平面視形状は矩形状である。
本変形例においても、先述した半導体装置A10と同様の作用効果を奏する。
〔第3変形例〕
図19および図20に基づき、半導体装置A10の第3変形例にかかる半導体装置A13について説明する。図19は、半導体装置A13の金属板4を示す斜視図である。図20は、半導体装置A13の金属板4を示す側面図である。
図19および図20に基づき、半導体装置A10の第3変形例にかかる半導体装置A13について説明する。図19は、半導体装置A13の金属板4を示す斜視図である。図20は、半導体装置A13の金属板4を示す側面図である。
本変形例においては、図19に示すように、素子接続部41の幅b方向において、突起411が素子接続部41の幅b全体にわたって形成されている。したがって、図20に示すように、素子接続部41の幅b方向において、凹部412は素子接続部41を貫通している。また、突起411の断面形状は、素子接続部41の幅b方向において一様である。なお、図19に示すように、突起411の平面視形状は矩形状である。
本変形例によっても、先述した半導体装置A10と同様の作用効果を奏する。また、本変形例においては、突起411が素子接続部41の幅b全体にわたって形成されている。このような構成をとることで、素子接続部41を第1電極パッド113aに接続するとき、素子接続部41が第1電極パッド113aに対して傾斜せず、素子接続部41と第1電極パッド113aとの間に形成される隙間が一定間隔となる。したがって、接合層5(第1接合層51)の厚さを、より均一に確保することが可能となる。
〔第4変形例〕
図21〜図23に基づき、半導体装置A10の第4変形例にかかる半導体装置A14について説明する。図21は、半導体装置A14の金属板4を示す斜視図である。図22は、半導体装置A14の金属板4を示す側面図である。図23は、半導体装置A14における半導体素子11と金属板4との接続部を示す部分拡大断面図である。
図21〜図23に基づき、半導体装置A10の第4変形例にかかる半導体装置A14について説明する。図21は、半導体装置A14の金属板4を示す斜視図である。図22は、半導体装置A14の金属板4を示す側面図である。図23は、半導体装置A14における半導体素子11と金属板4との接続部を示す部分拡大断面図である。
本変形例においては、図23に示すように、金属板4の厚さ方向Zにおいて、突起411は電極パッド113の第1電極パッド113aに対して反対側に突出している。図21に示すように、凹部412の平面視形状は円形状である。また、本変形例においては、凹部412の深さdは、突起411の高さhに等しい。
本変形例によれば、図23に示すように、素子接続部41が第1電極パッド113aに接続されたとき、素子接続部41の厚さ方向Zにおいて、突起411が形成されている面と反対側に位置する面が接合層5(第1接合層51)に接する。このとき、接合層5の一部が凹部412内を充填するように形成され、接合層5の該充填部分の厚さは、凹部412の深さd、すなわち突起411の高さhに等しくなる。したがって、本変形例によっても、接合層5は突起411の高さh以上の厚さが確保されることとなるため、先述した半導体装置A10と同様の作用効果を奏する。
なお、半導体装置A11〜A14のいずれにおいても、図14に示す半導体装置A10と同様に、素子接続部41が接合層5に接する部分に、粗面からなる表面処理領域413が素子接続部41に形成されていてもよい。
本発明は、先述した実施形態やその変形例に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A10,A11,A12,A13,A14:半導体装置
11:半導体素子
111:素子主面
112:素子裏面
113:電極パッド
113a:第1電極パッド
113b:第2電極パッド
114:パッシベーション膜
12:素子接合層
2:中間端子
21:ダイパッド部
211:搭載面
212:実装面
22:中間リード部
23:連結部
3:側方端子
31:第1側方端子
311:第1パッド部
312:第1側方リード部
32:第2側方端子
321:第2パッド部
322:第2側方リード部
4:金属板
41:素子接続部
411:突起
412:凹部
413:表面処理領域
42:端子接続部
43:中間部
5:接合層
51:第1接合層
52:第2接合層
6:封止樹脂
61:樹脂主面
62:樹脂裏面
63:樹脂第1側面
64:樹脂第2側面
71:ボンディングワイヤ
72:内装めっき層
73:外装めっき層
X:第1方向
Y:第2方向
Z:厚さ方向
h:高さ
b:幅
d:深さ
11:半導体素子
111:素子主面
112:素子裏面
113:電極パッド
113a:第1電極パッド
113b:第2電極パッド
114:パッシベーション膜
12:素子接合層
2:中間端子
21:ダイパッド部
211:搭載面
212:実装面
22:中間リード部
23:連結部
3:側方端子
31:第1側方端子
311:第1パッド部
312:第1側方リード部
32:第2側方端子
321:第2パッド部
322:第2側方リード部
4:金属板
41:素子接続部
411:突起
412:凹部
413:表面処理領域
42:端子接続部
43:中間部
5:接合層
51:第1接合層
52:第2接合層
6:封止樹脂
61:樹脂主面
62:樹脂裏面
63:樹脂第1側面
64:樹脂第2側面
71:ボンディングワイヤ
72:内装めっき層
73:外装めっき層
X:第1方向
Y:第2方向
Z:厚さ方向
h:高さ
b:幅
d:深さ
Claims (26)
- 互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に電極パッドが形成された半導体素子と、
前記半導体素子を搭載し、かつ前記素子裏面に導通するダイパッド部を有する中間端子と、
前記中間端子に隣接して配置され、かつ前記電極パッドに導通する側方端子と、
前記電極パッドと前記側方端子とを接続する金属板と、
前記電極パッドと前記金属板との間に介在する接合層と、
前記中間端子および前記側方端子のそれぞれ一部ずつと、前記半導体素子を覆う封止樹脂と、を備え、
前記金属板は、前記電極パッドに接続される素子接続部と、前記側方端子に接続される端子接続部と、前記素子接続部と前記端子接続部との間に位置する中間部と、を有し、
前記素子接続部に突起が形成されていることを特徴とする、半導体装置。 - 前記金属板の厚さ方向において、前記突起は、前記電極パッドに向かって突出している、請求項1に記載の半導体装置。
- 前記金属板の厚さ方向において、前記突起は、前記電極パッドに対して反対側に突出している、請求項1に記載の半導体装置。
- 前記突起の平面視形状は、円形状である、請求項2または3に記載の半導体装置。
- 前記突起の形状は、前記素子接続部から離間するほど、前記突起の横断面の大きさが徐々に縮小する円錐台である、請求項4に記載の半導体装置。
- 前記突起の平面視形状は、矩形状である、請求項2または3に記載の半導体装置。
- 前記素子接続部の幅方向において、前記突起が前記素子接続部の幅全体にわたって形成されている、請求項6に記載の半導体装置。
- 前記突起は、冷間塑性加工により前記素子接続部を押し出すことで形成される、請求項1ないし7のいずれかに記載の半導体装置。
- 前記突起の高さは、50〜75μmである、請求項8に記載の半導体装置。
- 前記金属板は、Cuからなる、請求項1ないし9のいずれかに記載の半導体装置。
- 前記素子接続部が前記接合層に接する部分に、粗面からなる表面処理領域が形成されている、請求項1ないし10のいずれかに記載の半導体装置。
- 前記端子接続部の面積は、前記素子接続部の面積よりも大である、請求項1ないし11のいずれかに記載の半導体装置。
- 前記側方端子は、平面視において前記中間端子を挟んで両側に配置された第1側方端子および第2側方端子を含み、前記第1側方端子に前記端子接続部が接続されている、請求項1ないし12のいずれかに記載の半導体装置。
- 前記第1側方端子は、前記端子接続部が接続される第1パッド部と、前記第1パッド部につながる第1側方リード部と、を有し、前記第1側方リード部は、前記封止樹脂から露出した部分を有する、請求項13に記載の半導体装置。
- 前記第2側方端子に接続されるボンディングワイヤをさらに備え、前記電極パッドは、前記素子接続部が接続される第1電極パッドと、前記ボンディングワイヤが接続される第2電極パッドと、を含む、請求項14に記載の半導体装置。
- 前記第2側方端子は、前記ボンディングワイヤが接続される第2パッド部と、前記第2パッド部につながる第2側方リード部と、を有し、前記第2側方リード部は、前記封止樹脂から露出した部分を有する、請求項15に記載の半導体装置。
- 前記ダイパッド部は、前記半導体素子が搭載された搭載面と、前記搭載面に対して反対側を向く実装面と、を有し、前記実装面が前記封止樹脂から露出している、請求項16に記載の半導体装置。
- 前記中間端子は、前記封止樹脂から露出した部分を有する中間リード部と、前記ダイパッド部と前記中間リード部とを連結する連結部と、をさらに有し、前記ダイパッド部と、前記中間リード部の前記封止樹脂に覆われた部分と、について、前記中間端子の厚さ方向におけるそれぞれの位置が異なる、請求項17に記載の半導体装置。
- 前記中間部は、前記素子接続部および前記端子接続部のそれぞれに対して傾斜している、請求項18に記載の半導体装置。
- 前記ダイパッド部と、前記中間リード部と、前記第1側方リード部と、前記第2側方リード部と、の前記封止樹脂から露出したそれぞれの部分を覆って形成された外装めっき層をさらに備える、請求項18または19に記載の半導体装置。
- 前記外装めっき層は、Snを含む合金からなる、請求項20に記載の半導体装置。
- 前記ダイパッド部の前記搭載面と、前記第1パッド部と、前記第2パッド部と、に形成された内装めっき層をさらに備える、請求項17ないし21のいずれかに記載の半導体装置。
- 前記内装めっき層は、Agからなる、請求項22に記載の半導体装置。
- 前記半導体素子は、パワーMOSFETの回路を有するLSIである、請求項15ないし23のいずれかに記載の半導体装置。
- 前記中間端子および前記側方端子は、ともにCuを含む合金からなる、請求項1ないし24のいずれかに記載の半導体装置。
- 前記封止樹脂は、電気絶縁性を有するエポキシ樹脂からなる、請求項1ないし25のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173562A JP2017050441A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173562A JP2017050441A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017050441A true JP2017050441A (ja) | 2017-03-09 |
Family
ID=58280238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015173562A Pending JP2017050441A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017050441A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110416179A (zh) * | 2018-04-26 | 2019-11-05 | 英飞凌科技股份有限公司 | 包括复合材料夹的半导体器件 |
WO2022030244A1 (ja) * | 2020-08-05 | 2022-02-10 | ローム株式会社 | 半導体装置 |
WO2022239696A1 (ja) * | 2021-05-14 | 2022-11-17 | ローム株式会社 | 半導体装置 |
WO2024116924A1 (ja) * | 2022-12-02 | 2024-06-06 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
DE112022004390T5 (de) | 2021-10-13 | 2024-06-27 | Rohm Co., Ltd. | Halbleiterbauelement |
-
2015
- 2015-09-03 JP JP2015173562A patent/JP2017050441A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110416179A (zh) * | 2018-04-26 | 2019-11-05 | 英飞凌科技股份有限公司 | 包括复合材料夹的半导体器件 |
WO2022030244A1 (ja) * | 2020-08-05 | 2022-02-10 | ローム株式会社 | 半導体装置 |
WO2022239696A1 (ja) * | 2021-05-14 | 2022-11-17 | ローム株式会社 | 半導体装置 |
DE112022004390T5 (de) | 2021-10-13 | 2024-06-27 | Rohm Co., Ltd. | Halbleiterbauelement |
WO2024116924A1 (ja) * | 2022-12-02 | 2024-06-06 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485817B (zh) | 微電子封裝及其散熱方法 | |
US8884426B2 (en) | Semiconductor device including cooler | |
US10262953B2 (en) | Semiconductor device | |
US8198712B2 (en) | Hermetically sealed semiconductor device module | |
JP4254527B2 (ja) | 半導体装置 | |
JP6653199B2 (ja) | 半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP2020077723A (ja) | 半導体装置 | |
JP2016163024A (ja) | パワーモジュール | |
JP6086055B2 (ja) | 半導体装置 | |
US20220301966A1 (en) | Semiconductor device | |
US20220301965A1 (en) | Semiconductor device | |
JP2003133329A (ja) | 半導体装置 | |
WO2022080081A1 (ja) | 半導体装置 | |
JPWO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2020077694A (ja) | 半導体装置 | |
JP6064845B2 (ja) | 半導体装置 | |
JP5418654B2 (ja) | 半導体装置 | |
JP4861200B2 (ja) | パワーモジュール | |
US20220301967A1 (en) | Semiconductor device | |
US20220301993A1 (en) | Semiconductor device | |
US20220415764A1 (en) | Semiconductor device | |
JP7459539B2 (ja) | 半導体装置 | |
KR20130004395U (ko) | 반도체 패키지 |