JPWO2019116910A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2019116910A1
JPWO2019116910A1 JP2019559538A JP2019559538A JPWO2019116910A1 JP WO2019116910 A1 JPWO2019116910 A1 JP WO2019116910A1 JP 2019559538 A JP2019559538 A JP 2019559538A JP 2019559538 A JP2019559538 A JP 2019559538A JP WO2019116910 A1 JPWO2019116910 A1 JP WO2019116910A1
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
metal film
less
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019559538A
Other languages
English (en)
Other versions
JP6972174B2 (ja
Inventor
翔平 小川
翔平 小川
藤野　純司
純司 藤野
石川　悟
悟 石川
拓巳 重本
拓巳 重本
祐介 石山
祐介 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019116910A1 publication Critical patent/JPWO2019116910A1/ja
Application granted granted Critical
Publication of JP6972174B2 publication Critical patent/JP6972174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0056—Soldering by means of radiant energy soldering by means of beams, e.g. lasers, E.B.
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

セラミック基材（１ｂ）と冷却用フィン（１ａ）とが一体となった絶縁基板（１）と、板状の配線部材（５）と、一方の面は絶縁基板（１）のセラミック基材（１ｂ）側にチップ下はんだ（４）を介して接合され、他方の面は複数の板状の配線部材（５）が各々対応するようにチップ上はんだ（６）を介して接合された半導体素子（３ａ）とを備え、チップ下はんだ（４）およびチップ上はんだ（６）は、いずれもＡｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とし、放熱性を損なわずに、小型化を図る。

Description

本願は、チップ上に板状の配線部材をはんだ付けした構造の半導体装置および半導体装置の製造方法に関する。
電力用半導体装置においては、冷却用のフィンと一体となった絶縁基板に直接チップをはんだ付けすることで、熱抵抗を低減する。また、チップ上の配線にワイヤボンドではなく、リードをはんだ付けする構造とすることでモジュールの小型化を図っている。
特許文献１では、冷却用のフィンと一体となった絶縁基板にチップを搭載することで、グリスを介して基板とフィンを接触させるより熱抵抗を低減でき、小型化が可能となるモジュールが開示されている。また、特許文献１および特許文献２では、チップ上の配線を板状の配線部材をはんだ付けした構造とすることで、ワイヤボンドした場合と比較し、電流密度を上げることができ、小型化が可能となるモジュールが開示されている。また、特許文献２および特許文献３では、チップと基板、チップとリードとの接合をＳｎ−Ａｇ−Ｃｕ系はんだを用いたモジュールが開示されている。
特許第６０６５９７３号公報（段落００１２〜００１５、図１） 特開２００７−１５７８６３号公報（段落００１２〜００１３、図１） 特許２００５−１８３５６８号公報（段落０００８、図１）
上記の特許文献１から特許文献３の構造を用いた場合、チップを絶縁基板にはんだ付けする際、冷却用のフィンがあることで熱容量が大きくなり、フィンがあることで冷却板との接触面積が小さくなるため、平板の場合より冷却速度が低下し、チップと冷却用のフィンと一体となった絶縁基板との間のはんだに、ひけすのような空隙が生じることがあり、空隙が存在すると、放熱性が損なわれるという問題があった。
本願は、上記のような課題を解決するためになされたもので、放熱性を損なわずに、小型化を図ることのできる半導体装置および半導体装置の製造方法を得ることを目的とする。
本願に開示される半導体装置は、絶縁部材と冷却用フィンとが一体となった基板と、板状配線部材と、裏面側は前記基板の絶縁部材の配線パターン側に第一のはんだを介して接合され、表面側は前記板状配線部材に対応するように第二のはんだを介して接合された半導体素子とを備え、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする。
本願に開示される半導体装置の製造方法は、半導体素子の裏面側と、絶縁部材と冷却用フィンとが一体となった基板の前記絶縁部材の配線パターン側とを、第一のはんだを介して第一のリフローにより接合する工程と、前記半導体素子の表面側と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程とを含み、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする。
また、本願に開示される半導体装置の製造方法は、半導体素子の裏面側に形成された金属膜と、絶縁部材と冷却用フィンとが一体となった基板の前記絶縁部材の配線パターン側に設けられた金属膜とを、第一のはんだを介して第一のリフローにより接合する工程と、前記半導体素子の表面側に形成された金属膜と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程を含み、前記第一のはんだを介して接合する工程では、前記第一のはんだとして、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用い、前記半導体素子の裏面側に形成された金属膜と前記基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜の少なくともいずれか一方をＡｇ製にすることで、第一のリフローにより、前記第一のはんだを、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだにすることを特徴とする。
また、本願に開示される半導体装置の製造方法は、半導体素子の裏面側に形成された金属膜と、絶縁部材と冷却用フィンとが一体となった基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜とを、第一のはんだを介して第一のリフローにより接合する工程と、前記半導体素子の表面側に形成された金属膜と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程を含み、前記第一のはんだを介して接合する工程では、前記第一のはんだとして、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｓｎを主成分とするはんだを用い、前記半導体素子の裏面側に形成された金属膜と前記基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜の少なくともいずれか一方をＣｕ製にすることで、第一のリフローにより、前記第一のはんだを、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだにすることを特徴とする。
本願によれば、半導体素子の接合に、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いることで、ひけすを抑制でき、放熱性を損なわずに小型化を図ることができる。
実施の形態１による半導体装置の要部の構成を示す平面模式図である。 実施の形態１による半導体装置の要部の構成を示す断面模式図である。 実施の形態１による半導体装置でのチップの構成を示す断面模式図である。 従来の半導体装置でのはんだにおけるひけすの状態を示す平面模式図である。 実施の形態１による半導体装置に用いるはんだの組成の根拠を説明するための図である。 実施の形態１による半導体装置に用いるはんだの組成以外のはんだ組成を用いた場合の状態を示すフロー図である。 実施の形態１による半導体装置に用いるはんだの組成以外のはんだ組成を用いた場合の状態を示すフロー図である。 実施の形態１による半導体装置に用いるはんだの組成以外のはんだ組成を用いた場合の状態を示すフロー図である。 実施の形態１による半導体装置に用いるはんだの組成以外のはんだ組成を用いた場合の状態を示すフロー図である。 実施の形態１による半導体装置に用いるはんだの組成以外のはんだ組成を用いた場合の状態を説明するためのＣｕ濃度と合金層の厚さの関係を示す図である。 実施の形態１による半導体装置に用いるはんだの組成を説明するためのＳｎ−Ｃｕはんだの二元状態図である。 実施の形態１による半導体装置に用いるはんだの組成を説明するためのＮｉめっきのビッカース硬度と温度の関係を示す図である。 実施の形態１による半導体装置に用いるはんだの組成を説明するためのＳｎ−Ａｇ−Ｃｕはんだの三元状態図である。 実施の形態１による半導体装置でのはんだにおけるＡｇの濃度によるひけすの状態を説明するための図である。 実施の形態１による半導体装置での金属膜におけるＡｇの濃度による主ひずみの状態を説明するための図である。 実施の形態１による半導体装置の製造工程を示す断面模式図である。 実施の形態１による半導体装置の要部の他の構成を示す平面模式図および断面模式図である。 実施の形態１による半導体装置の要部の他の構成を示す平面模式図および断面模式図である。 実施の形態３による半導体装置の要部の構成を示す平面模式図である。 実施の形態３による半導体装置の要部の構成を示す断面模式図である。
実施の形態１．
実施の形態１による半導体装置の構成について、図を参照しながら以下に説明する。なお、各図において、同一または同様の構成部分については同じ符号を付している。各図間の図示では、対応する各構成部のサイズおよび縮尺はそれぞれ独立しており、例えば構成の一部を変更した断面図の間で変更されていない同一構成部分の図示において、同一構成部分のサイズおよび縮尺が異なっている場合もある。また、半導体装置の構成は、実際にはさらに複数の部材を備えているが、説明を簡単にするため、説明に必要な部分のみを記載し、他の部分については省略している（例えば外部端子等）。さらに実際の構成は、同一の部材を並列で接続する場合、またはスイッチング素子とダイオードなどの整流素子を直列接続する場合があるが、これらも簡単のため省略している。
図１は、この実施の形態１による半導体装置１０１を上部からみたときの平面図である。図２は、図１のＡＡ矢視断面図である。図１および図２に示すように、半導体装置１０１は、冷却用フィン１ａと一体となった絶縁基板１、チップ３、チップ３を外部と電気的に接続する板状の配線部材（第一配線部材と第二配線部材）５とワイヤ８、ケース７内でチップ３の接続部を覆う封止樹脂部９、から構成されている。
絶縁基板１は、絶縁部材としてのＡｌＮ製のセラミック基材１ｂ（大きさ：縦１００ｍｍ×横１００ｍｍ×厚さ０．６ｍｍ）と、セラミック基材１ｂの裏面に一体となって形成されるＡｌ製の冷却用フィン１ａからなり、表面には、配線パターンとしてのＡｌ製の電極パターン１ｃが設けられている。セラミック基材１ｂと冷却用フィン１ａは、鋳造により一体成型される。電極パターン１ｃには、第一のはんだとしてのチップ下はんだ４による接合を良好にするため、表面にＮｉからなる金属膜１ｄが５ｕｍ形成されている。
図３に、チップ３の断面図を示す。チップ３は、半導体素子３ａの表面に電極としてＡｌ製の金属膜３ｃがあり、第二のはんだとしてのチップ上はんだ６による板状の配線部材５との接合を良好にするため、金属膜３ｃの上には、Ｎｉ製の金属膜３ｄが形成されている。また、裏面にもチップ下はんだ４による絶縁基板１との接合を良好にするため、電極としてＮｉ製の金属膜３ｂが形成されている。
半導体素子３ａとしては、Ｓｉ製のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、大きさ：縦１５ｍｍ×横１５ｍｍ×厚さ１００ｕｍ）を用いる。絶縁基板１の電極パターン１ｃのチップ３を配置する位置の四隅にＡｌ製のワイヤによるスペーサ２（φ１００ｕｍ）が搭載され、その上に複数のチップ３がチップ下はんだ４（Ｓｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕ）によりダイボンドされている。
配線部材５は、板状のＣｕ製電極板（厚さ１ｍｍ）からなり、チップ上はんだ６（Ｓｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕ）により、各チップ３の表面の電極としての金属膜３ｄに、はんだ付けされている。板状の配線部材５のチップ３と接続されていない側が外部電極となっている。本実施の形態では、小型化の観点でチップ３の上の配線を板状の配線部材５としているが、チップ３の上の配線をワイヤ配線とすることも可能である。
ケース７は、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂製で、枠状に形成されている。ケース７は、底部が絶縁基板１に接着材などを用いて接着固定されている。ケース７には外部端子と接続されたＣｕからなる端子が設けられており、チップ３とＡｌ製のワイヤ８（φ２００ｕｍ）により電気的に接続されている。ケース７内には、封止樹脂（エポキシ樹脂）が充填されている。
封止樹脂部９は、ケース７内にエポキシ樹脂を充填することにより形成され、絶縁基板１の表面、チップ３、配線部材５、ワイヤ８、および、チップ下はんだ４とチップ上はんだ６を絶縁封止する。
絶縁基板１を、セラミック基材１ｂと冷却用フィン１ａとが一体となった構成とした場合、グリスを介して基板とフィンを接触させるより熱抵抗を低減できるため、モジュールの小型化が可能となる。特開２００７−１５７８６３号公報の図３のようにセラミック基板と冷却用フィンをはんだ付けした場合と比較しても、絶縁材料と一緒に鋳造した場合、または絶縁基板と冷却フィンを予めろう付けするなどにより一体となった場合の方が、熱抵抗を低減でき、モジュールの小型化ができる。さらに、はんだ付けした場合はそのはんだ層でボイドおよびひけすが生じることがあり、これらが発生するとさらに熱抵抗が低下するため、これらを考慮してモジュールを大型化する必要がある。また、チップ３上の配線を板状の配線部材５をはんだ付けした構造とすることで、ワイヤボンドした場合と比較し、電流密度を上げることができ、モジュールの小型化が可能となる。
しかし、セラミック基材１ｂと冷却用フィン１ａが一体となった絶縁基板を用いると、熱伝導はよくなるが、フィンがなく裏面が平らな場合と比較して、チップ３をダイボンドしたとき、リフロー後の冷却に用いる冷却板との接触面積が小さくなるため、冷却速度が低下する。冷却速度が遅い場合、はんだが凝固する際の体積収縮に起因するひけすになりやすい。フィンに窒素などを吹き付けと接触冷却を併用することで冷却速度の向上を図ることも可能であるが、フィンがないモジュールで底面全体を冷却板に接触した場合ほどの冷却速度は得られない。
図４に、チップ下はんだ４において、ひけすが生じた場合の状態を示す。チップ下はんだ４にひけす１１があると、放熱性の低下が懸念されるため、ないことが望ましい。そこで、本実施の形態１では、チップ下はんだ４の組成をＳｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕとすることで、ひけすを抑制できることを見出した。さらに、チップ下はんだ４中にワイヤによるスペーサ２があることで、最低はんだ厚を確保でき、はんだ厚に偏りが生じて厚い部分が生じ、その領域で放熱性が損なわれることを防ぐことができる。つまり、はんだが厚い部分でひけすが発生しやすい傾向があるため、はんだの組成を「はんだ４（Ｓｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕ）」として、さらにスペーサを設けるとこで、厚さを制御でき、厚さばらつきのより発生した厚い部分が形成されることを防ぎ、よりひけすの発生を抑制することができる。
図５に、この実施の形態１による半導体装置１０１に用いるチップ下はんだ４の組成をＳｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕとした根拠を示す。図６から図９は、実施の形態１による半導体装置に用いるはんだ４の組成以外のはんだ組成を用いた場合の状態を示すフロー図である。
はんだ４の組成であるＳｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕの領域Ｓに対して、Ｃｕの濃度が０．５ｗｔ％未満の場合（図５の領域Ａ）、図６のフロー図のように、絶縁基板１の電極パターン１ｃおよびチップ３の接合を良好にするために施したＮｉ製の金属膜１ｄ、３ｂが、温度サイクル時にチップ下はんだ４の溶融中に拡散し（状態Ｓ６１）、消失することが懸念される（状態Ｓ６２）。図１０にＣｕ濃度による合金層の生じる厚さを示すが、Ｃｕの濃度が０．５ｗｔ％未満の場合、Ｃｕの濃度が少なくなるに従って合金層の厚さが増えている。これはＮｉが合金層に拡散し消失していること意味する。Ｎｉが消失すると剥離となることがある（状態Ｓ６３）。したがって、Ｃｕの濃度は０．５ｗｔ％以上であることが望ましく、はんだの製造時の組成のばらつきを考慮すれば、０．６ｗｔ％以上がより望ましい。
複数のチップ３を搭載した半導体装置１０１においては、板状の配線部材５が複数必要になる。複数の板状の配線部材をあらかじめ樹脂製の接続部材５ａで直列に接続することにより一体化したものを用いると、それぞれに必要となる位置決めピンを集約することができ、その分小型化できる。接続部材５ａは、例えばインサートモールドにより形成する。しかし、Ｃｕの濃度が１ｗｔ％を超える場合（図５の領域Ｂ）、図７のフロー図のように、Ｓｎ−Ｃｕはんだの二元状態図から（図１１参照）、チップ下はんだ４およびチップ上はんだ６の融点が２８０℃を超えることとなり（状態Ｓ７１）、ＰＰＳ製の接続部材５ａの融点を超えるため、はんだ付け時に板状の配線部材を接続する樹脂製の接続部材５ａが溶解することが懸念される。また、リフロー温度を上げる必要があり（状態Ｓ７２）、加熱・冷却に要する時間が長くなり、リフロー工程の処理時間が長くなり生産性が低下する（タクトの悪化：状態Ｓ７３）。したがって、Ｃｕの濃度は１ｗｔ％以下が望ましい。半導体装置１０１の熱容量が大きい場合は、はんだが確実に溶融温度に達し、かつ樹脂製の接続部材５ａが溶解しない温度でリフローする必要があるため、０．８ｗｔ％以下のＣｕとなっていることがより望ましい。さらに、図１２に示すように、はんだ付けするためにチップに施したＮｉめっきは、３００℃以上のアニールによりビッカース硬度が増加することが知られている。これは結晶化することで硬度が増加するためである。一方で、硬度が高いと脆く割れやすくなり、信頼性が低下することが懸念される。従って、樹脂製の接続部材がない状態ではんだ付けが完了する構造であっても、はんだの融点が上がることは望ましくない。
Ａｇの濃度が０．３ｗｔ％以上、３ｗｔ％以下のとき、図１３に示す三元状態図からＳｎの初晶が晶出した後、Ｃｕ６Ｓｎ５、Ａｇ３Ｓｎの順に晶出すると考えられ、流動性が低い状態で徐々に凝固が進行するため、ひけすになりにくいと考えられる。Ａｇの濃度が０．３ｗｔ％未満（図５の領域Ｃ）のときＣｕ６Ｓｎ５が、およびＡｇの濃度が３ｗｔ％を超えるときはＡｇ３ＳｎがＳｎと同時に晶出し、図８のフロー図のように、流動性が低い状態の時間が短く（状態Ｓ８１）、ひけすになりやすくなると考えられる（状態Ｓ８２）。実際にチップ３を絶縁基板１に、チップの冷却速度が０．５Ｋ/ｓｅｃとなる温度プロファイルでダイボンドした筆者らの実験の結果、図１４のようにＡｇの濃度が０．３ｗｔ％未満のとき、ひけすが多発し、０．３ｗｔ％以上、３ｗｔ％以下の範囲ではひけすの発生を抑制できた。したがって、Ａｇの濃度が０．３ｗｔ％未満の場合は、ひけすが多くなるため、Ａｇの濃度は０．３ｗｔ％以上であることが望ましい。６００Ａ以上など、大電流に対応した電力用半導体装置では絶縁距離を確保するためモジュールが大きくなり、それに伴って熱容量が大きくなるため、冷却速度がさらに遅くなることが想定される。その場合には、０．５ｗｔ％以上のＡｇが含まれていることがさらに望ましい。
チップ３のチップ上はんだ６と接合する面には、Ｓｉ製の半導体素子３ａとＮｉ製の金属膜３ｄの間にＡｌ製の金属膜３ｃがある。チップ下はんだ４とチップ上はんだ６に含まれるＡｇの濃度を変えたとき、Ａｌ製の金属膜３ｃに生じる主ひずみを計算した結果を、図１５に示す。Ａｌ製の金属膜３ｃ、Ｎｉ製の金属膜３ｂおよび３ｄをそれぞれ５ｕｍとし、はんだの０．２％耐力を実測値から２０ＭＰａ〜３５ＭＰａとして計算した。Ａｇの濃度が２ｗｔ％を超えると（図５の領域Ｄ）、はんだが硬くなり（状態Ｓ９１）、チップ下はんだ４およびチップ上はんだ６の０．２％耐力がＡｌの０．２％耐力を超えるため、ひずみが急激に大きくなることを示している（図１５のＰ点参照）。熱応力が生じたとき（状態Ｓ９２）、はんだより先にＡｌ製の金属膜３ｃにクラックが生じ、チップ３が破壊されることが懸念される（状態Ｓ９３）。したがって、Ａｇの濃度が２ｗｔ％より大きい場合にチップ３の表面の金属膜３ｃとしてＡｌを用いると、Ａｌ製の金属膜３ｃにクラックが発生する可能性があるため、Ａｇの濃度は２ｗｔ％以下であることが望ましい。はんだの０．２％耐力のばらつきを考慮すれば、Ａｇの濃度が１．２ｗｔ％以下がより望ましく、より信頼性に優れた半導体装置を安定的に提供できる。なお、チップ３の表面の金属膜３ｃとしてＡｌを用いない場合、または０．２％耐力がはんだより小さい部材を用いない場合は、Ａｇはひけすを抑制できる３ｗｔ％以下の範囲とすればよい。
これらのことから、チップ下はんだ４およびチップ上はんだ６は、いずれもＳｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕとすることで、ひけすを抑制できるだけでなく、温度サイクル時にＮｉが消失することによる剥離を抑制でき、Ａｌ製の金属膜３ｃへのひずみを抑制できるため信頼性に優れ、熱抵抗が小さいため小型化されたモジュールを提供できる。また、チップ下はんだ４およびチップ上はんだ６を同じ組成のものとすることで、管理が容易になる。また、融点が同じなので同じ装置の同じ温度プロファイルでチップ下とチップ上を接合できる。
次に、実施の形態１による半導体装置１０１の製造方法について説明する。
図１６は、半導体装置１０１の製造工程を説明するための断面図である。
まず、図１６（ａ）に示すように、冷却用フィン１ａと一体となった絶縁基板１を用意し、絶縁基板１の電極パターン１ｃのチップ３を配置する位置の四隅にＡｌ製のワイヤによるスペーサ２を搭載し、その上にチップ下はんだ４（Ｓｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕ）とチップ３を配置し、リフローで接合する。
続いて、図１６（ｂ）に示すように、チップ３の上にチップ上はんだ６（Ｓｎ−０．３〜２ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕ）と板状の配線部材５を配置し、リフローでこれらを接合する。チップ３が複数の場合には、複数の板状の配線部材５をあらかじめ樹脂製の接続部材５ａで接続することにより一体化したものを用いてもよい。
次いで、図１６（ｃ）に示すように、ケース７を接着材により絶縁基板１にダイボンドしたチップ３を囲うように取り付け、外部端子と接続されたケース７の端子部（図示せず）とチップ３をワイヤ８を用いてワイヤボンディングで信号配線する。また、リフロー時の加熱によりケース７の接着を完了させることができる。ケース７と絶縁基板１との接着は、はんだ４およびはんだ６のリフロー時に同時に完了させてもよく、はんだのリフロー工程とは別の工程で接着を完了させても良い。チップ３の下はんだ４と上はんだ６とを、Ｓｎ−０．３〜３ｗｔ％Ａｇ−０．５〜１ｗｔ％Ｃｕとすることで、ケース７が溶融しない温度ではんだ接合可能であり、一括ではんだ接合とケース７の接着が可能となり、工程を簡略化できるので好ましい。また、複数の板状の配線部材５をあらかじめ樹脂製の接続部材５ａで接続する場合にも、はんだを樹脂製の接続部材５ａの耐熱温度よりも低い温度で溶融できるため好ましい。
最後に、封止樹脂を流し込み、硬化させて封止樹脂部９を形成し、図２に示すような半導体装置１０１が完成する。
なお、絶縁基板１のセラミック基材にはＡｌＮを用いたが、絶縁性を確保できるものであればセラミックはＡｌ２Ｏ３またはＳｉ３Ｎ４などでもよく、大きさおよび厚さもこれに限るものではない。ワイヤによるスペーサ２はＡｌ製のワイヤを使用するとしたが、Ｃｕなどでもよい。ワイヤによるスペーサ２の線径は１００ｕｍとしたが、はんだ厚より小さければよく、また最低はんだ厚を確保できればよいので、Ｎｉボールなどを含んだはんだを使用してもよい。絶縁基板１は、セラミック基材１ｂとフィン１ａとが鋳造により事前に一体となったものとしたが、セラミック基板とフィンを事前にろう付けまたははんだ付けしたものでもよい。鋳造またはろう付けの場合、熱伝導率の低いはんだを介さないため、熱抵抗を小さくできるので好ましい。また、絶縁性を確保できれば、セラミックに限るものではなく、樹脂性のシートを張り合わせたものでもよく、絶縁基板、絶縁シート、および絶縁膜などの絶縁部材と一体となったものであればよい。
チップ３をはんだ付けする面にはんだ付け性を確保するために金属膜３ｂ、３ｄとしてＮｉを５ｕｍ配置しているが、はんだ付けできれば、ＡｕまたはＴｉなどでもよく、厚さもこれに限るものではない。Ｎｉからなる金属膜３ｂ、３ｄはそれぞれ、チップ３に１箇所に設けられてもよいし、２箇所以上設けられてもよい。
半導体素子３ａはＩＧＢＴとしたが、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、またはサイリスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）でもよい。ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、またはＳＢＪ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）などの整流素子でもよく、半導体装置以外の半導体パッケージに適用してもよい。また、大きさおよび厚さは、これに限るものではない。図１７に示すように、チップは１枚でもよく、それに対応して配線部材が１本でもよい。
また、半導体素子３ａはＳｉ製を用いたが、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いることもできる。ワイドバンドギャップ半導体材料を用いて形成され、電流許容量および高温動作が可能な半導体素子を用いた場合に、半導体装置１０１は、特に顕著な効果が現れる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子および整流素子は、シリコンで形成された素子よりも電力損失が低いため、スイッチング素子および整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子および整流素子の小型化が可能であり、これら小型化されたスイッチング素子および整流素子を用いることにより、電力用半導体装置も小型化、もしくはさらなる大電流化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクに装着する放熱フィン（冷却器）の小型化、および水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化、大電流化が可能になる。
板状の配線部材５はＣｕ製としたが、Ａｌなど別の部材でもよい。インバーなどの複数の金属を貼り合わせたクラッド材を用いてもよい。表面にＮｉまたはＡｕなどの金属膜を配置してもよく、板厚は１ｍｍに限るものではない。
接続部材５ａはＰＰＳ製としたが、リフロー時の高温で変形しなければＰＢＴ（ポリブチレンテレフタレート）などでもよい。配線部材５を一体化できれば、接続部材５ａは複数ある板状の配線部材５の間に１か所配置してもよく、複数か所配置してもよい。位置決めピンで位置決めするとしたが、絶縁基板１の電極パターン１ｃを利用してもよい。接続部材５ａはインサートモールドにより形成するとしたが、成形した樹脂に金属を圧入し一体化する方法でもよい。
複数の配線部材５は接続部材５ａで一体化する構成としたが、図１８に示すように、ケース７が配線部材５の接続部材を兼ねた構造とし、ケース７により配線部材５の外部電極５ｂを固定するようにしてもよい。これにより、部品点数をさらに削減できる。
ケース７は、リフロー時の高温で変形しなければＰＢＴ（Ｐｏｌｙｂｕｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）などでもよい。インサートモールドにより形成するとしたが、成形した樹脂に金属を圧入し一体化する方法でもよい。
ワイヤ８はゲート配線に限らず、エミッタセンスまたは温度センスダイオードなどの配線に用いてもよい。また、材質はＡｌに限るものではなく、Ｃｕなどでもよい。ワイヤ８の線径はφ２００に限るものではない。また、ワイヤではなく、板状の配線部材をはんだ付けする構造としてもよい。
封止樹脂部９はエポキシ樹脂で形成したが、絶縁性を確保できるものであればエポキシ樹脂に限るものではなく、シリコーンゲルなどでもよい。チップ下はんだ４およびチップ上はんだ６による接合は１回のリフローで行ってもよい。
以上のように、実施の形態１による半導体装置１０１によれば、セラミック基材１ｂと冷却用フィン１ａとが一体となった絶縁基板１と、樹脂からなる接続部材５ａにより接続された複数の板状の配線部材５と、一方の面は絶縁基板１のセラミック基材１ｂ側にチップ下はんだ４を介して接合され、他方の面は複数の板状の配線部材５が各々対応するようにチップ上はんだ６を介して接合された複数の半導体素子３ａとを備え、チップ下はんだ４およびチップ上はんだ６は、いずれもＡｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするようにしたので、ひけすを抑制でき、放熱性を損なわずに小型化を図ることができる。また、温度サイクル時にＮｉが消失することによる剥離を抑制でき、Ａｌ製の金属膜へのひずみを抑制できるため信頼性に優れ、熱抵抗が小さいため小型化されたモジュールを提供できる。また、チップ下はんだ４およびチップ上はんだ６を同じ組成のものとすることで、管理が容易になる。また、融点が同じなので同じ装置の同じ温度プロファイルでチップ下とチップ上を接合できる。
さらに、絶縁基板１を、セラミック基材１ｂと冷却用フィン１ａとが一体となった構成としたので、グリスを介して基板とフィンを接触させるより熱抵抗を低減できるため、モジュールの小型化が可能となる。また、チップ３上の配線を板状の配線部材５をはんだ付けした構造としたので、ワイヤボンドした場合と比較し、電流密度を上げることができ、モジュールの小型化が可能となる。
また、複数の板状の配線部材をあらかじめ樹脂製の接続部材５ａで直列に接続することにより一体化したので、位置決めピンを削減できることができ、その分小型化できる。また、絶縁基板１と半導体素子３ａは、スペーサ２を挟んで接合するようにしたので、最低はんだ厚を確保でき、はんだ厚に偏りが生じて放熱性が損なわれることを防ぐことができる。
また、チップ３の表面の金属膜にＡｌを用いる場合は、チップ上はんだ６は、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするようにしたので、上記と同様の効果を得ることができる。さらに、チップ３の裏面の金属膜にＡｌを用いる場合は、チップ下はんだ４は、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするようにしたので、上記と同様の効果を得ることができる。
実施の形態２．
実施の形態１では、チップ下はんだ４およびチップ上はんだ６に、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いて製造した場合を示したが、実施の形態２においては、Ｃｕのみ０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いて製造した場合について説明する。
実施の形態２による半導体装置１０２については、チップ下はんだ４およびチップ上はんだ６に、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いて製造する。また、チップ３の表面側の金属膜３ｄと、裏面側の金属膜３ｂまたは絶縁基板１の電極パターン１ｃ表面の金属膜１ｄには、Ａｇ製のものを用いる。実施の形態２における製造された半導体装置の構成は、金属膜３ｄと、金属膜３ｂまたは金属膜１ｄ以外は実施の形態１での半導体装置の構成と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。
実施の形態２での半導体装置の製造工程においては、図１６（ｂ）におけるリフロー時の加熱によりはんだが溶融すると、チップ下はんだ４およびチップ上はんだ６とそれぞれ接合する金属膜３ｂ、３ｄまたは１ｄからＡｇが、チップ下はんだ４およびチップ上はんだ６にそれぞれ溶解し、チップ下はんだ４およびチップ上はんだ６中のＡｇの濃度が、それぞれ０．３〜２ｗｔ％となっている。実施の形態２における半導体装置１０２の製造方法は、その他の工程では実施の形態１での半導体装置１０１の製造方法と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。
以上のように、実施の形態２による半導体装置１０２の製造方法によれば、複数の半導体素子３ａの裏面に形成された金属膜３ｂと、セラミック基材１ｂと冷却用フィン１ａとが一体となった絶縁基板１のセラミック基材１ｂ側に設けられた電極パターン１ｃ表面の金属膜１ｄとを、チップ下はんだ４を介してリフローにより接合する工程と、複数の半導体素子３ａの表面に形成された金属膜３ｄと、複数の半導体素子３ａに複数の板状の配線部材５が各々対応するように、チップ上はんだ６を介してリフローにより接合する工程とを含み、チップ下はんだ４を介して接合する工程およびチップ上はんだ６を介して接合する工程では、チップ下はんだ４およびチップ上はんだ６として、いずれもＣｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用い、複数の半導体素子３ａの表面に形成された金属膜３ｄをＡｇ製に、複数の半導体素子３ａの裏面に形成された金属膜３ｂと絶縁基板１のセラミック基材１ｂ側に設けられた電極パターン１ｃ表面の金属膜１ｄのいずれかをＡｇ製にすることで、各リフローにより、チップ下はんだ４およびチップ上はんだ６を、いずれもＡｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだになるようにしたので、製造された半導体装置は実施の形態１と同様の効果を有するだけでなく、はんだを安価に調達できる。
なお、金属膜３ｄと、金属膜３ｂまたは金属膜１ｄがＡｇ製であるのを、Ｃｕ製とし、チップ下はんだ４およびチップ上はんだ６に、いずれもＡｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いても、同様の効果を得ることができる。
また、金属膜３ｄと、金属膜３ｂまたは金属膜１ｄに用いるＡｇまたはＣｕは、めっきであっても、粉、ペーストのいずれであっても、同様の効果を得ることができる。
また、チップ３の表面の金属膜にＡｌを用いる場合は、チップ上はんだ６は、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするようにしたので、上記と同様の効果を得ることができる。さらに、チップ３の裏面の金属膜にＡｌを用いる場合は、チップ下はんだ４は、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするようにしたので、上記と同様の効果を得ることができる。
また、必ずしも、金属膜３ｂと３ｄの両方の金属膜がＡｇ製である必要はなく、金属膜３ｂのみＡｇ製である構成、もしくは、金属膜３ｄのみＡｇ製である構成であってもよい。また、必ずしも、金属膜３ｂと３ｄの両方の金属膜がＣｕ製である必要はなく、金属膜３ｂのみＣｕ製である構成、もしくは、金属膜３ｄのみＣｕ製である構成であってもよい。
実施の形態３．
実施の形態２では、チップ下はんだ４およびチップ上はんだ６に、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いる場合に、絶縁基板１の電極パターン１ｃの上に、そのまま半導体素子を搭載した場合を示したが、実施の形態３においては、電極パターン１ｃ上の半導体素子３ａ配置する以外の領域にレジストを設けた場合について説明する。
図１９は、この実施の形態３による半導体装置１０３を上部からみたときの平面図である。図２０は、図１９のＢＢ矢視断面図である。図１９および図２０に示すように、半導体装置１０３は、実施の形態２のうち、絶縁基板１のセラミック基材１ｂ側に設けられた電極パターン１ｃ表面の金属膜１ｄがＣｕ製で、チップ下はんだ４にＡｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｓｎを主成分とするはんだを用いる場合に、電極パターン１ｃ表面の金属膜１ｄの上に、ポリイミドなどのレジスト１０を、半導体素子３ａを配置する以外の領域に形成した後、半導体素子３ａをチップ下はんだ４で接合する。実施の形態３における半導体装置１０３のその他の構成および製造方法は、実施の形態２での半導体装置１０２の電極パターン１ｃ表面の金属膜１ｄがＣｕ製の場合の構成および製造方法と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。
以上のように、実施の形態３による半導体装置１０３の製造方法によれば、電極パターン１ｃ表面の金属膜１ｄがＣｕ製の場合に、電極パターン１ｃ表面の金属膜１ｄ上に半導体素子３ａを配置する領域以外の領域に、レジスト１０を形成した後、チップ下はんだ４を介して接合するようにしたので、製造された半導体装置は実施の形態１と同様の効果を有するだけでなく、チップ下はんだが濡れ広がる領域を抑制することができる。
なお、上記実施の形態では、冷却用フィン１ａにＡｌ製を用いたが、これに限るものではない。例えば、Ｃｕ製のものを用いると、さらに放熱性の向上を図ることができる。
また、２回目のリフローでチップ上はんだと配線部材とを接合するとしたが、レーザーを用いたスポット加熱によりはんだ付けをしてもよい。はんだ付け性を良好にするためにチップおよび絶縁基板の表面にＮｉなどの金属膜を形成するが、このＮｉなどの金属は、はんだが溶融しているときに、はんだの中に拡散する。２回目のリフローによりＮｉなどの金属が過剰に拡散し、ひけすに対して効果的な組成でなくなる。これに対し、レーザーによるスポット加熱であれば、チップ下はんだが溶融しないため、このような拡散を防ぐことができる。また、１回目のリフローで発生したひけすの端部が２回目のリフローで塞がり、ボイドとなることがあるが、チップ下はんだを溶融しないため、このようなボイドが発生しない。
レーザーを用いてスポット加熱することでチップ下はんだの再溶融を防ぐことができるため、配線部材がない状態でチップ下はんだのボイドおよびひけすといった欠陥の検査もできる。配線部材がＣｕである場合、Ｘ線の透過率がはんだに近いため、Ｃｕからなる配線部材が搭載された状態で検査をするためには、ＣＴ処理または目視判定が必要となる。一方、配線部材が搭載される前の状態で検査した場合、通常のＸ線装置で検査できるため、検査にかかる工数を削減できる。
また、はんだによりチップが拘束された状態ではんだ付け温度まで急加熱されると、基板とチップとの線膨張係数差により生じた熱応力でチップが破損することがある。レーザーを用いたスポット加熱では、チップ上はんだにより接合される領域のみ加熱するため、基板とチップとの線膨張係数差による熱応力の影響を小さくでき、チップの破損を防ぐことができる。
チップ上はんだと配線部材とのはんだ付け領域のみ加熱することができれば、はんだごてのように加熱した金属を接触させる方法でもよい。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ 絶縁基板、１ａ 冷却用フィン、１ｂ セラミック基材、１ｃ 電極パターン、１ｄ 金属膜、２ スペーサ、３ チップ、３ａ 半導体素子、３ｂ、３ｃ、３ｄ 金属膜、４ チップ下はんだ、５ 配線部材、６ チップ上はんだ、１０ レジスト、１０１、１０２、１０３ 半導体装置。
本願に開示される半導体装置は、絶縁部材と冷却用フィンとが一体となった基板と、板状配線部材と、裏面側は前記基板の絶縁部材の配線パターン側に第一のはんだを介して接合され、表面側は前記板状配線部材に対応するように第二のはんだを介して接合された半導体素子とを備え、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とし、前記半導体素子の表面側にＡｌ製の金属膜が設けられた場合、前記第二のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする。
また、絶縁部材と冷却用フィンとが一体となった基板と、板状配線部材と、裏面側は前記基板の絶縁部材の配線パターン側に第一のはんだを介して接合され、表面側は前記板状配線部材に対応するように第二のはんだを介して接合された半導体素子とを備え、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とし、前記基板は、前記絶縁部材の配線パターン側に設けられ、前記半導体素子の裏面側と前記第一のはんだを介して接合された金属膜を備え、前記半導体素子は、裏面側に前記絶縁部材側と前記第一のはんだを介して接合された金属膜を備え、前記半導体素子の裏面側に設けられた金属膜と前記基板の前記配線パターン側に設けられた金属膜の少なくともいずれか一方が、Ａｇ製またはＣｕ製であることを特徴とする。
本願に開示される半導体装置の製造方法は、半導体素子の裏面側と、絶縁部材と冷却用フィンとが一体となった基板の前記絶縁部材の配線パターン側とを、第一のはんだを介して第一のリフローにより接合する工程と、前記半導体素子の表面側と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程とを含み、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とし、前記半導体素子の表面側にＡｌ製の金属膜が設けられた場合、前記第二のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする。




Claims (21)

  1. 絶縁部材と冷却用フィンとが一体となった基板と、
    板状配線部材と、
    裏面側は前記基板の絶縁部材の配線パターン側に第一のはんだを介して接合され、表面側は前記板状配線部材に対応するように第二のはんだを介して接合された半導体素子とを備え、
    前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする半導体装置。
  2. 前記第二のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項１に記載の半導体装置。
  3. 前記基板は、前記絶縁部材の配線パターン側に設けられ、前記半導体素子の裏面側と前記第一のはんだを介して接合された金属膜を備え、前記半導体素子は、裏面側に前記絶縁部材側と前記第一のはんだを介して接合された金属膜を備え、前記半導体素子の裏面側に設けられた金属膜と前記基板の前記配線パターン側に設けられた金属膜の少なくともいずれか一方が、Ａｇ製またはＣｕ製であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記半導体素子の表面側には、前記板状配線部材と前記第二のはんだを介して接合された金属膜を備え、前記半導体素子の表面側に設けられた金属膜がＡｇ製またはＣｕ製であることを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記半導体素子の裏面側にＡｌ製の金属膜が設けられた場合、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項１または請求項２に記載の半導体装置。
  6. 前記半導体素子の表面側にＡｌ製の金属膜が設けられた場合、前記第二のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項５に記載の半導体装置。
  7. 前記基板と前記半導体素子は、スペーサを挟んで接合することを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 複数の前記半導体素子と、複数の前記半導体素子に対応する板状配線部材が各々複数あり、前記複数の配線部材である第一板状配線部材と第二板状配線部材とが樹脂からなる接続部材により接続されていることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記基板は、前記絶縁部材と前記冷却用フィンとが鋳造により一体化されていることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 前記基板は、前記絶縁部材と前記冷却用フィンとがろう付けにより一体化されていることを特徴とする請求項１から請求項９のいずれか一項に記載の半導体装置。
  11. 前記半導体素子は、ワイドバンドギャップ半導体材料で形成され、前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項１から請求項１０のいずれか１項に記載の半導体装置。
  12. 半導体素子の裏面側と、絶縁部材と冷却用フィンとが一体となった基板の前記絶縁部材の配線パターン側とを、第一のはんだを介して第一のリフローにより接合する工程と、
    前記半導体素子の表面側と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程とを含み、
    前記第一のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする半導体装置の製造方法。
  13. 前記第二のはんだは、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記半導体素子の裏面側にＡｌ製の金属膜が設けられた場合、前記第一のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項１２または請求項１３に記載の半導体装置の製造方法。
  15. 前記半導体素子の表面側にＡｌ製の金属膜が設けられた場合、前記第二のはんだは、Ａｇを０．３ｗｔ％以上、２ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とすることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 半導体素子の裏面側に形成された金属膜と、絶縁部材と冷却用フィンとが一体となった基板の前記絶縁部材の配線パターン側に設けられた金属膜とを、第一のはんだを介して第一のリフローにより接合する工程と、
    前記半導体素子の表面側に形成された金属膜と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程を含み、
    前記第一のはんだを介して接合する工程では、前記第一のはんだとして、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだを用い、前記半導体素子の裏面側に形成された金属膜と前記基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜の少なくともいずれか一方をＡｇ製にすることで、第一のリフローにより、前記第一のはんだを、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだにすることを特徴とする半導体装置の製造方法。
  17. 半導体素子の裏面側に形成された金属膜と、絶縁部材と冷却用フィンとが一体となった基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜とを、第一のはんだを介して第一のリフローにより接合する工程と、
    前記半導体素子の表面側に形成された金属膜と、板状配線部材とを、前記半導体素子に前記板状配線部材が対応するように、第二のはんだを介して第二のリフローにより接合する工程を含み、
    前記第一のはんだを介して接合する工程では、前記第一のはんだとして、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｓｎを主成分とするはんだを用い、前記半導体素子の裏面側に形成された金属膜と前記基板の絶縁部材の配線パターン側に設けられた電極パターン表面側の金属膜の少なくともいずれか一方をＣｕ製にすることで、第一のリフローにより、前記第一のはんだを、Ａｇを０．３ｗｔ％以上、３ｗｔ％以下含み、Ｃｕを０．５ｗｔ％以上、１ｗｔ％以下含み、Ｓｎを主成分とするはんだにすることを特徴とする半導体装置の製造方法。
  18. 複数の前記半導体素子と、複数の前記半導体素子に対応する板状配線部材が各々複数あり、前記複数の配線部材である第一板状配線部材と第二板状配線部材とが樹脂からなる接続部材により接続されていることを特徴とする請求項１２から請求項１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記第一のはんだを介して接合する工程および前記第二のはんだを介して接合する工程は、同時に行われることを特徴とする請求項１２から請求項１８のいずれか一項に記載の半導体装置の製造方法。
  20. 前記第一のはんだを介して接合する工程は、前記基板にケースを接着する工程と同時に行われることを特徴とする請求項１２から請求項１９のいずれか一項に記載の半導体装置の製造方法。
  21. 前記第二のはんだを介して接合する工程は、前記第二のリフローにより接合する代わりに、レーザーを用いたスポット加熱により接合することを特徴とする請求項１２から請求項２０のいずれか一項に記載の半導体装置の製造方法。
JP2019559538A 2017-12-13 2018-11-29 半導体装置および半導体装置の製造方法 Active JP6972174B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017238290 2017-12-13
JP2017238290 2017-12-13
PCT/JP2018/043995 WO2019116910A1 (ja) 2017-12-13 2018-11-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019116910A1 true JPWO2019116910A1 (ja) 2020-11-26
JP6972174B2 JP6972174B2 (ja) 2021-11-24

Family

ID=66819648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019559538A Active JP6972174B2 (ja) 2017-12-13 2018-11-29 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11398447B2 (ja)
JP (1) JP6972174B2 (ja)
CN (1) CN111433910B (ja)
DE (1) DE112018006382T5 (ja)
WO (1) WO2019116910A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466825A (zh) * 2020-11-06 2021-03-09 上海大郡动力控制技术有限公司 功率半导体模块冷却板的散热结构
KR102308872B1 (ko) * 2021-02-02 2021-10-05 제엠제코(주) 반도체 부품 쿨링 시스템, 반도체 부품 쿨링 시스템 제조방법, 및 반도체 부품 쿨링 시스템이 적용된 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009021530A (ja) * 2007-07-13 2009-01-29 Sumitomo Electric Ind Ltd 絶縁性樹脂膜およびパワーモジュール
JP2010135783A (ja) * 2008-12-03 2010-06-17 Ls Industrial Systems Co Ltd 電力用半導体モジュール
JP2010238963A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール
JP6065973B2 (ja) * 2013-05-09 2017-01-25 三菱電機株式会社 半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948289B2 (ja) 2002-01-22 2007-07-25 松下電器産業株式会社 電子部品実装方法
JP3666468B2 (ja) 2002-03-19 2005-06-29 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP4038173B2 (ja) 2003-12-18 2008-01-23 三菱電機株式会社 電力用半導体装置
JP4882229B2 (ja) 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
MY153585A (en) 2008-04-23 2015-02-27 Senju Metal Industry Co Lead-free solder alloy having reduced shrinkage cavities
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
EP2889902B1 (en) * 2012-08-27 2021-09-22 Mitsubishi Electric Corporation Electric power semiconductor device
EP2879278B1 (en) * 2013-11-27 2017-06-28 Skf Magnetic Mechatronics Versatile cooling housing for an electrical motor
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP6293030B2 (ja) 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
JP2016178261A (ja) 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009021530A (ja) * 2007-07-13 2009-01-29 Sumitomo Electric Ind Ltd 絶縁性樹脂膜およびパワーモジュール
JP2010135783A (ja) * 2008-12-03 2010-06-17 Ls Industrial Systems Co Ltd 電力用半導体モジュール
JP2010238963A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール
JP6065973B2 (ja) * 2013-05-09 2017-01-25 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
CN111433910B (zh) 2023-10-10
US11398447B2 (en) 2022-07-26
DE112018006382T5 (de) 2020-08-27
US20210193611A1 (en) 2021-06-24
WO2019116910A1 (ja) 2019-06-20
JP6972174B2 (ja) 2021-11-24
CN111433910A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109314063B (zh) 电力用半导体装置
JP4438489B2 (ja) 半導体装置
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2007088030A (ja) 半導体装置
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP6877600B1 (ja) 半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP6008750B2 (ja) 半導体装置
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2005340268A (ja) トランジスタパッケージ
JP2017050441A (ja) 半導体装置
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006190728A (ja) 電力用半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
US11552065B2 (en) Semiconductor device
JP2014143342A (ja) 半導体モジュール及びその製造方法
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP7183722B2 (ja) 板はんだおよび半導体装置の製造方法
JP2008172120A (ja) パワーモジュール
JP6447842B2 (ja) 半導体モジュール
JP2015167171A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R151 Written notification of patent or utility model registration

Ref document number: 6972174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151