JP2008282834A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008282834A JP2008282834A JP2007122998A JP2007122998A JP2008282834A JP 2008282834 A JP2008282834 A JP 2008282834A JP 2007122998 A JP2007122998 A JP 2007122998A JP 2007122998 A JP2007122998 A JP 2007122998A JP 2008282834 A JP2008282834 A JP 2008282834A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- solder
- copper foil
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】絶縁基板1の銅箔回路パターン1bに半導体チップ2を重ねて半田接合したモジュールを対象に、前記銅箔回路パターン1bの接合面域内にレーザ光を照射してその表面複数箇所に半田接合層の層厚に対応する凹凸状のクレータ(レーザ加工痕)を分散形成した上で、その接合面域にクリーム半田ないし板半田を挟んで絶縁基板に半導体チップを重ね合わせ、半田リフロー工程を経て絶縁基板/半導体チップの間を接合する。
【選択図】 図1
Description
上記のモジュール組立構造で、絶縁基板1の銅箔回路パターン1b/半導体チップ2,銅ベース板4/絶縁基板5,絶縁基板5/半導体チップ2の間を半田接合するには、接合面域に塗布したクリーム半田、もしくは板半田を挟んで接合部材を上下に重ね合わせ、この状態で半田リフロー工程を経て各部材の相互間を半田接合する方法が一般的である。
しかしながら、先記の特許文献1,特許文献2に開示されている従来の製造方法では、プレス,切削などの機械的な加工法によりモジュールを構成する部材の表面に突起を刻設するようにしていることから、その突起の形成には専用の機械加工設備,プレス金型などを必要とするほか、加工の手間,時間もかかって製品がコスト高となる。
上下に重ね合わせて半田接合する第1の部材と第2の部材のいずれか一方の部材に対し、その接合面域内にレーザ光を照射して部材表面の複数箇所に半田接合層の層厚に対応する突起高さの凹凸状クレータを分散形成した上で、その接合面域にクリーム半田ないし板半田を挟んで第1,第2の部材を重ね合わせ、半田リフロー工程を経て各部材の相互間を接合するものとし(請求項1)、具体的には次記のような態様で部材表面にレーザ光を照射してクレータを形成する。
(1)前記部材の半田接合面に照射するレーザ光の出力,照射時間,照射角度を同一に設定して複数箇所にクレータを形成する(請求項2)。
(2)前記部材の半田接合面域にクレータを少なくとも3箇所以上に分散して形成する(請求項3)。
(3)前記の製造方法において、第1の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板、第2の部材が前記絶縁基板の銅箔回路パターンに半田マウントする半導体チップであり、レーザ光を前記絶縁基板の銅箔回路パターンに照射してその表面の複数箇所にクレータを形成した上で、絶縁基板/半導体チップ間をリフロー半田接合する(請求項4)。
(4)前記の製造方法において、第1の部材が放熱用金属ベース板、第2の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板であり、レーザ光を金属ベース板の表面に照射して該面の複数箇所にクレータを形成した上で、金属ベース板/絶縁基板間をリフロー半田接合する(請求項5)。
(5)前記の製造方法において、第1の部材が放熱用金属ベース板、第2の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板であり、レーザ光を絶縁基板の裏面銅箔に照射して該裏面銅箔の表面複数箇所にクレータを形成した上で、金属ベース板/絶縁基板間をリフロー半田接合する(請求項6)。
(6)前記の製造方法において、第1の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板、第2の部材が前記絶縁基板の銅箔回路パターンと半導体チップとの間に介在させて半田接合するヒートスプレッダであり、レーザ光をヒートスプレッダの表,裏両面に照射して該表,裏両面の複数箇所にクレータを形成した上で、絶縁基板/ヒートスプレッダ/半導体チップ間をリフロー半田接合する(請求項7)
(7)前項(3)または(5)において、レーザ光を照射する絶縁基板の銅箔は、その厚さが0.5mm以上の厚銅箔とする(請求項8)。
すなわち、銅などの金属部材の表面にスポット状に集光したレーザ光を照射すると、照射を受けた部分の金属が溶融して溶け込み、その溶融金属(溶液)がレーザ照射点に生じたプラズマブルーム(金属蒸気)により周囲に押し退けられてレーザ照射点を中心に同心円状に突起が盛り上がった凹凸のクレータ(レーザ加工痕)を形成する。この場合に、クレータの周囲に形成される突起の高さはレーザ光の出力,照射時間,照射角度をパラメータに調整可能であり、このレーザ光の照射条件を適正な半田層の厚みに合わせて設定することで接合部材の表面複数箇所に同じ高さのクレータ突起を精度よく形成できる。
図1(c)はリフロー半田接合した後の組立状態を表したものである。この図から判るように、絶縁基板2の銅箔回路パターン1bの表面四隅にあらかじめ分散形成しておいたクレータ1dの突起1d−2が半導体チップ2との間の間隔保持サポートとして機能し、半田リフロー工程中には絶縁基板1の上に載置した半導体チップ2を水平姿勢に保持する。これにより、図6で述べたように半導体チップ2の姿勢が傾くことなく、絶縁基板1/半導体チップ2の間の接合面域に均一な厚さの半田層3を形成して高信頼性に半田接合できる。
この実施例では、まずヒートスプレッダ6に対してその表,裏両面の半田接合面域に先記の各実施例で述べたと同じ手法でレーザ光を照射し(図5(a)参照)、その表面の複数箇所(3箇所以上)に突起高さを揃えてクレータ6dを形成する(図5(b)参照)。
1a 絶縁層
1b 銅箔回路パターン
1d クレータ
2 半導体チップ
3 半田層
4 金属ベース板
4a クレータ
5 絶縁基板
5a 絶縁層
5b 銅箔回路パターン
5c 裏面銅箔5d
5d クレータ
6 ヒートスプレッダ
6a クレータ
Claims (8)
- 放熱用金属ベース板,絶縁基板,半導体チップ,ヒートスプレッダなどのモジュール構成部材を積み重ねてその部材相互間を半田接合した組立構造になる半導体装置の製造方法であり、
上下に重ね合わせて半田接合する第1の部材と第2の部材のいずれか一方の部材に対し、その接合面域内にレーザ光を照射して部材表面の複数箇所に半田接合層の層厚に対応する突起高さの凹凸状クレータを分散形成した上で、その接合面域にクリーム半田ないし板半田を挟んで第1,第2の部材を重ね合わせ、半田リフロー工程を経て各部材の相互間を接合したことを特徴とする半導体装置の製造方法。 - 請求項1に記載の製造方法において、部材の半田接合面に照射するレーザ光の出力,照射時間,照射角度を同一に設定して複数箇所にクレータを形成することを特徴とする半導体装置の製造方法。
- 請求項1または2に記載の製造方法において、部材の半田接合面域にクレータを少なくとも3箇所以上に分散して形成することを特徴とする半導体装置の製造方法。
- 請求項1ないし3のいずれかに記載の製造方法において、第1の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板、第2の部材が前記絶縁基板の銅箔回路パターンに半田マウントする半導体チップであり、レーザ光を絶縁基板の銅箔回路パターンに照射してその表面複数箇所にクレータを形成した上で、絶縁基板/半導体チップ間をリフロー半田接合することを特徴とする半導体装置の製造方法。
- 請求項1ないし3のいずれかに記載の製造方法において、第1の部材が放熱用金属ベース板、第2の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板であり、レーザ光を金属ベース板の表面に照射して該面の複数箇所にクレータを形成した上で、金属ベース板/絶縁基板間をリフロー半田接合することを特徴とする半導体装置の製造方法。
- 請求項1ないし3のいずれかに記載の製造方法において、第1の部材が放熱用金属ベース板、第2の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板であり、レーザ光を絶縁基板の裏面銅箔に照射して該銅箔表面にクレータを形成した上で、金属ベース板/絶縁基板間をリフロー半田接合することを特徴とする半導体装置の製造方法。
- 請求項1ないし3のいずれかに記載の製造方法において、第1の部材が絶縁層の表,裏両面に銅箔を積層した絶縁基板、第2の部材が前記絶縁基板の銅箔回路パターンと半導体チップとの間に介在させて半田接合するヒートスプレッダであり、レーザ光をヒートスプレッダの表,裏両面に照射して該面の複数箇所にクレータを形成した上で、絶縁基板/ヒートスプレッダ/半導体チップ間をリフロー半田接合することを特徴とする半導体装置の製造方法。
- 請求項4または6に記載の製造方法において、レーザ光を照射する絶縁基板の銅箔は、その厚さが0.5mm以上の厚銅箔であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122998A JP5077536B2 (ja) | 2007-05-08 | 2007-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122998A JP5077536B2 (ja) | 2007-05-08 | 2007-05-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008282834A true JP2008282834A (ja) | 2008-11-20 |
JP5077536B2 JP5077536B2 (ja) | 2012-11-21 |
Family
ID=40143434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007122998A Active JP5077536B2 (ja) | 2007-05-08 | 2007-05-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077536B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249451A (ja) * | 2010-05-25 | 2011-12-08 | Nec Tohoku Ltd | プリント配線基板上流体堰き止め用ダム形成方法、そのダム及びプリント配線基板 |
JP2012227362A (ja) * | 2011-04-20 | 2012-11-15 | Mitsubishi Materials Corp | ヒートシンク付パワーモジュール用基板ユニットおよびその製造方法 |
JP2013008771A (ja) * | 2011-06-23 | 2013-01-10 | Nissan Motor Co Ltd | 半導体モジュール |
US10079212B2 (en) | 2015-11-27 | 2018-09-18 | Fuji Electric Co., Ltd. | Semiconductor device having solder groove |
WO2019116910A1 (ja) * | 2017-12-13 | 2019-06-20 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE102019217502A1 (de) | 2018-11-19 | 2020-05-20 | Mitsubishi Electric Corporation | Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
US20210175148A1 (en) * | 2019-12-06 | 2021-06-10 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
WO2022131256A1 (ja) * | 2020-12-15 | 2022-06-23 | 三菱マテリアル株式会社 | 絶縁回路基板、および、絶縁回路基板の製造方法 |
DE112019005234B4 (de) | 2018-11-21 | 2022-12-22 | Hitachi Astemo, Ltd. | Leistungshalbleitervorrichtung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842244A (ja) * | 1981-08-20 | 1983-03-11 | シ−メンス・アクチエンゲゼルシヤフト | 半導体チツプとその支持体との結合方法 |
JPS601837A (ja) * | 1983-06-20 | 1985-01-08 | Fuji Electric Co Ltd | 半導体装置 |
JPH06152094A (ja) * | 1992-11-09 | 1994-05-31 | Hitachi Ltd | 半導体装置 |
JPH07122868A (ja) * | 1993-10-27 | 1995-05-12 | Toshiba Corp | 放熱装置 |
JP2002057420A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | セラミック回路基板 |
-
2007
- 2007-05-08 JP JP2007122998A patent/JP5077536B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842244A (ja) * | 1981-08-20 | 1983-03-11 | シ−メンス・アクチエンゲゼルシヤフト | 半導体チツプとその支持体との結合方法 |
JPS601837A (ja) * | 1983-06-20 | 1985-01-08 | Fuji Electric Co Ltd | 半導体装置 |
JPH06152094A (ja) * | 1992-11-09 | 1994-05-31 | Hitachi Ltd | 半導体装置 |
JPH07122868A (ja) * | 1993-10-27 | 1995-05-12 | Toshiba Corp | 放熱装置 |
JP2002057420A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | セラミック回路基板 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249451A (ja) * | 2010-05-25 | 2011-12-08 | Nec Tohoku Ltd | プリント配線基板上流体堰き止め用ダム形成方法、そのダム及びプリント配線基板 |
JP2012227362A (ja) * | 2011-04-20 | 2012-11-15 | Mitsubishi Materials Corp | ヒートシンク付パワーモジュール用基板ユニットおよびその製造方法 |
JP2013008771A (ja) * | 2011-06-23 | 2013-01-10 | Nissan Motor Co Ltd | 半導体モジュール |
US10079212B2 (en) | 2015-11-27 | 2018-09-18 | Fuji Electric Co., Ltd. | Semiconductor device having solder groove |
JPWO2019116910A1 (ja) * | 2017-12-13 | 2020-11-26 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2019116910A1 (ja) * | 2017-12-13 | 2019-06-20 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US11398447B2 (en) | 2017-12-13 | 2022-07-26 | Mitsubishi Electric Corporation | Semiconductor device and method for producing semiconductor device |
DE102019217502A1 (de) | 2018-11-19 | 2020-05-20 | Mitsubishi Electric Corporation | Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
US11107760B2 (en) | 2018-11-19 | 2021-08-31 | Mitsubishi Electric Corporation | Semiconductor device, electric power conversion apparatus and method for manufacturing semiconductor device |
DE102019217502B4 (de) | 2018-11-19 | 2022-03-17 | Mitsubishi Electric Corporation | Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
DE112019005234B4 (de) | 2018-11-21 | 2022-12-22 | Hitachi Astemo, Ltd. | Leistungshalbleitervorrichtung |
US11967584B2 (en) | 2018-11-21 | 2024-04-23 | Hitachi Astemo, Ltd. | Power semiconductor device |
US20210175148A1 (en) * | 2019-12-06 | 2021-06-10 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US11637052B2 (en) * | 2019-12-06 | 2023-04-25 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
WO2022131256A1 (ja) * | 2020-12-15 | 2022-06-23 | 三菱マテリアル株式会社 | 絶縁回路基板、および、絶縁回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5077536B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077536B2 (ja) | 半導体装置の製造方法 | |
TWI610411B (zh) | 用於半導體晶粒互連的雷射輔助接合 | |
JP5151313B2 (ja) | プリント配線板の製造方法 | |
JP3795040B2 (ja) | 半導体装置の製造方法 | |
JP4765853B2 (ja) | 半導体装置の製造方法 | |
JP2008028286A (ja) | 半導体装置の製造方法 | |
KR20180106957A (ko) | 반도체 장치와 그 제조 방법 및 전극판 | |
JP2010062248A (ja) | 位置決め治具ユニット、及び、半田付け方法 | |
US10957836B2 (en) | Printed board and light emitting device | |
JP2007165740A (ja) | 半導体装置の製造方法 | |
JP2020092198A (ja) | ウェーハの加工方法 | |
JP2015012005A (ja) | 半導体装置 | |
JP2008194707A (ja) | レーザ溶接用治具およびそれを用いた半導体装置の製造方法 | |
JPWO2018221499A1 (ja) | 実装装置および半導体装置の製造方法 | |
JP5040269B2 (ja) | レーザ溶接方法 | |
JP2006059859A (ja) | パワーモジュール用基板の製造方法 | |
JP2006303354A (ja) | プリント配線板及びプリント配線板の接合方法 | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP2015142052A (ja) | 接合方法 | |
JP2014199851A (ja) | 回路基板の接合方法及び半導体モジュールの製造方法 | |
JP4599929B2 (ja) | 電力用半導体装置の製造方法 | |
JP2005038891A (ja) | 半導体製品の製造方法および回路基板 | |
WO2019198551A1 (ja) | セラミックス-金属接合体およびその製造方法、多数個取り用セラミックス-金属接合体およびその製造方法 | |
JP2006140402A (ja) | 半導体集積回路装置 | |
JP2011040688A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5077536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |