JP2015012005A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015012005A
JP2015012005A JP2013133772A JP2013133772A JP2015012005A JP 2015012005 A JP2015012005 A JP 2015012005A JP 2013133772 A JP2013133772 A JP 2013133772A JP 2013133772 A JP2013133772 A JP 2013133772A JP 2015012005 A JP2015012005 A JP 2015012005A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
substrate
semiconductor device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013133772A
Other languages
English (en)
Inventor
出穂 畑田
Izuho Hatada
出穂 畑田
大鳥居　英
Suguru Otorii
英 大鳥居
修一 岡
Shuichi Oka
修一 岡
周作 柳川
Shusaku Yanagawa
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013133772A priority Critical patent/JP2015012005A/ja
Priority to CN201410181198.8A priority patent/CN104253054B/zh
Priority to US14/306,432 priority patent/US9257395B2/en
Publication of JP2015012005A publication Critical patent/JP2015012005A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】故障した半導体素子を除去する際に、周囲に実装されている正常な半導体素子が故障してしまったり、正常な半導体素子までが除去されてしまう。
【解決手段】
基板側電極が配置されたベース基板と、基板側電極にはんだを介して電気的に接続されたチップ側電極を有し下面側に光吸収層が形成された半導体素子とを備えた。これにより、レーザ光を上方から照射した際に光吸収層で発生する熱を利用してはんだを溶解させ、故障した半導体素子のみを除去するようにした。
【選択図】図４

Description

本技術は、ベース基板上に半導体素子が実装された半導体装置についての技術分野に関する。
特開−２００３−２０４１５０号公報 特開−２００４−２７３７９５号公報
ベース基板上に半導体素子が高密度に集積された半導体装置において、半導体素子に故障が見つかった場合には、その半導体素子を半導体装置から除去することが考えられる。
半導体素子を半導体装置から除去する方法に関しては、いくつかの提案がなされている。例えば、特許文献１では、加熱したガスを半導体素子（特許文献１における電子部品４１）に吹き付ける方法によって除去する方法が提案されている。また、特許文献２では、故障した半導体素子（特許文献２における電子部品８）に光吸収材を塗布し、レーザ光を照射することにより除去する方法が提案されている。
しかし、特許文献１に記載された方法では、故障した半導体素子の周囲に実装されている正常な半導体素子にまで加熱したガスによる影響が及び、正常な半導体素子が故障してしまったり、正常な半導体素子までが除去されてしまう可能性がある。
また、特許文献２に記載された方法では、故障した半導体素子に光吸収材を塗布する工程が必要となりコストが増加してしまう。
そこで、本技術は、上記した問題点を克服し、作業に係るコストを増加させることなく、故障した半導体素子のみを半導体装置から除去することを目的とする。
第１に、本技術に係る半導体装置は、基板側電極が配置されたベース基板と、
前記基板側電極にはんだを介して電気的に接続されたチップ側電極を有し下面側に光吸収層が形成された半導体素子とを備えたものである。
半導体素子に光吸収層が形成されているため、レーザ光による半導体素子の除去が可能であり、光吸収材を塗布する必要がない。
第２に、上記した本技術に係る半導体装置においては、前記半導体素子の下面側に前記光吸収層に接する熱拡散層が形成されることが望ましい。
光吸収層に接する熱拡散層が形成されているため、光吸収層で受けた熱をはんだに対してより多く伝えることができる。
第３に、上記した本技術に係る半導体装置においては、前記ベース基板の上面側に光反射層が形成されることが望ましい。
そのため、光反射層からの反射光によってもはんだが加熱される。
第４に、上記した本技術に係る半導体装置においては、前記光反射層は前記基板側電極と電気的に接続されることが望ましい。
そのため、レーザ光の照射に応じて光反射層で発生する熱がはんだに伝わりやすくされる。
第５に、上記した本技術に係る半導体装置においては、前記光反射層の下面側に前記光反射層と接する保護層が形成されることが望ましい。
そのため、レーザ光の照射に応じて光反射層で発生する熱が保護層よりも下の層へ伝達されにくい。
第６に、上記した本技術に係る半導体装置においては、前記半導体素子は下面側において前記光吸収層が形成されない空隙部を有し、前記ベース基板は上面側において前記空隙部に対向する部分に前記光反射層が形成されることが望ましい。
そのため、半導体素子を透過したレーザ光がベース基板の光反射層で反射され、光反射層よりも下の層にレーザ光が直接照射されない。
第７に、上記した本技術に係る半導体装置においては、前記光吸収層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成されることが望ましい。
そのため、光吸収層がレーザ光を吸収しやすくされる。
第８に、上記した本技術に係る半導体装置においては、前記熱拡散層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成されることが望ましい。
そのため、光吸収層で受けた熱が熱拡散層によって拡散し易くされる。
第９に、上記した本技術に係る半導体装置においては、前記光反射層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成されることが望ましい。
そのため、光反射層でレーザ光が反射しやすくされる。
第１０に、上記した本技術に係る半導体装置においては、前記保護層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成されることが望ましい。
そのため、レーザ光の照射により光反射層で発生する熱が保護層の下方へ伝わりにくくされる。
本技術によれば、レーザ光による半導体素子の除去が可能であり、光吸収材を塗布する必要がないため、作業に係るコストを増加させることなく故障した半導体素子のみを半導体装置から除去することができる。
図２乃至図１５と共に本技術の実施の形態を示すものであり、本図は半導体装置の全体を示す斜視図である。 半導体装置から不良品とされた半導体素子を除去する様子を示す拡大斜視図である。 第１の実施の形態に係る半導体装置の一部を示す概略拡大断面図である。 第１の実施の形態において除去装置からレーザ光が照射される様子を示した概略拡大断面図である。 第１の実施の形態において除去装置が半導体素子を吸引する様子を示した概略拡大断面図である。 第２の実施の形態に係る半導体装置の一部を示す概略拡大断面図である。 第２の実施の形態において除去装置からレーザ光が照射される様子を示した概略拡大断面図である。 第３の実施の形態に係る半導体装置の一部を示す概略拡大断面図である。 図１０乃至図１２と共にチップ側ＵＢＭ層と基板側ＵＢＭ層の配置パターンの例を示す図であり、本図は第１の配置パターンを示す拡大斜視図である。 第２の配置パターンを示す拡大斜視図である。 第３の配置パターンを示す拡大斜視図である。 第４の配置パターンを示す拡大斜視図である。 半導体素子の形状に係る変形例を示す概略拡大平面図である。 半導体素子の下面側に空隙部が形成されていない例を示す概略拡大断面図である。 ベース基板の上面側に空隙部が形成されていない例を示す概略拡大断面図である。
以下に、本技術半導体装置を実施するための形態について添付図を参照して説明する。
以下では、本技術を半導体素子が高密度に実装された半導体装置に適用した例を説明する。尚、本技術は半導体素子をベース基板上に実装した半導体装置に対して広く適用することができる。
実施の形態の説明は、以下の順序で行う。
＜１．半導体装置の全体構成＞
＜２．半導体素子の除去方法＞
＜３．第１の実施の形態に係る半導体装置の構造＞
＜４．半導体素子除去時の作用及び効果＞
＜５．第２の実施の形態＞
＜６．第３の実施の形態＞
＜７．チップ側ＵＢＭ層と基板側ＵＢＭ層の配置パターン＞
［７−１．第１の配置パターン］
［７−２．第２の配置パターン］
［７−３．第３の配置パターン］
［７−４．第４の配置パターン］
［７−５．その他の配置パターン］
＜８．半導体素子の形状に係る変形例＞
＜９．空隙部が形成されない例＞
＜１０．まとめ＞
＜１．半導体装置の全体構成＞
図１に示すように、半導体装置１は、ベース基板２とベース基板2上にはんだ等を用いて実装された複数の半導体素子３、３、・・・を有している。
半導体素子３、３、・・・は、例えば、数１０μｍ〜数１００μｍピッチでベース基板２に実装されており、比較的高密度な実装とされている。
＜２．半導体素子の除去方法＞
ここで上記のような半導体装置１を製造する場合、ベース基板２に半導体素子３、３、・・・を実装した後の検査工程において、不良品としての半導体素子３が見つかることがある。このとき、半導体素子３、３、・・・は上記のように比較的高密度な実装とされているため、不良品とされた半導体素子３のみを除去することが難しい場合がある。
そこで、以下で詳述する本実施の形態では、ベース基板２から不良品とされた半導体素子３を除去する方法として、図２に示すような除去装置２００を用いた手法を採用する。除去装置２００は、レーザ光の照射と部品の吸引とが可能に構成されている。
図２Ａに示すように、除去対象となる半導体素子３に対して、除去装置２００によりレーザ光を上方から照射し、半導体素子３とベース基板２とを結合しているはんだを溶解させる。この際、除去装置２００から出射されるレーザ光の波長は、半導体素子３の基板部６を透過するものを選択する。例えば、基板部６がＳｉで形成されている場合には１ｎｍより長波長となるレーザ光を選択し、基板部６がＧａＡｓで形成されている場合には９００ｎｍより長波長となるレーザ光を選択する。
次に、図２Ｂに示すように、除去装置２００による吸引を行って溶解させたはんだと共に半導体素子３をベース基板２から剥離させる。
これにより、半導体素子３、３、・・・が比較的高密度に実装されていたとしても、不良品とされた半導体素子３をベース基板２から除去することができる。
＜３．第１の実施の形態に係る半導体装置の構造＞
上記の除去手法を前提とした第１の実施の形態に係る半導体装置１の具体的な構造を図３を参照して説明する。
ベース基板２は、基板部４と基板部４の上面側に形成されはんだ１００と電気的に接続するための複数の基板側電極５、５、・・・とを有している。基板側電極５は、例えば、Ｃｕ等の導体を主成分とした金属で形成されている。
半導体素子３は、基板部６と基板部６の下面側に形成された複数のチップ側電極７、７、・・・とチップ側ＵＢＭ（アンダーバンプメタル）層８、８、・・・とを有している。
チップ側電極７、７、・・・は、チップ側ＵＢＭ層８、８、・・・を介してはんだ１００とそれぞれ電気的に接続されている。また、チップ側電極７は、例えば、Ｃｕ等の導体を主成分とした金属で形成されている。
チップ側ＵＢＭ層８は３層からなる多層構造とされ、上から光吸収層９、熱拡散層１０、光吸収層９が順に配置されている。
また、チップ側ＵＢＭ層８、８、・・・は、それぞれのチップ側電極７、７、・・・と接合されているが、全てのチップ側電極７、７、・・・同士が直接的に導通してしまうことを避けるために、少なくとも一組のチップ側ＵＢＭ層８、８の間には空隙部１１（非形成部分）が形成されており、チップ側ＵＢＭ層８、８は離隔して形成されている。
＜４．半導体素子除去時の作用及び効果＞
前述した手法により半導体装置１から不良品とされた半導体素子３を除去する際には、図４中の矢印で示すように除去装置２００から半導体素子３に対しレーザ光が照射される。
このとき、半導体素子３の光吸収層９により、照射されたレーザ光が効率よく吸収されるため、チップ側ＵＢＭ層８を介してはんだ１００を効率よく加熱することができる。
また、半導体素子３に光吸収層９と接する熱拡散層１０が形成されていることにより、光吸収層９で受けた熱をはんだ１００に対してより多く伝えることができる。従って、更に効率よくはんだ１００を溶解することができる。
ここで、光吸収層９は、レーザ光を吸収しやすいＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成されることが望ましい。これにより、光吸収層９がレーザ光を吸収しやすくされるため、チップ側ＵＢＭ層８を介して下部に接続されたはんだ１００を効率よく加熱することができる。
また、熱拡散層１０は、熱伝導率の高いＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成されることが望ましい。これにより、光吸収層９で受けた熱が熱拡散層１０によって拡散し易くされるため、チップ側ＵＢＭ層８を介してはんだ１００により多くの熱が伝わり、更に効率よくはんだ１００を溶解することができる。
このように第１の実施の形態に係る半導体装置１によれば、はんだ１００を効率よく溶解させることができる。そのため、除去装置２００による吸引を行った際には、図５に示すように、ベース基板２の上面側に配置された基板側電極５におけるはんだ１００の残存量が低減される。従って、半導体素子３を除去した位置への半導体素子３の再実装を容易に行うことができる。
＜５．第２の実施の形態＞
図６及び図７を参照して、第２の実施の形態に係る半導体装置１Ａを説明する。
尚、第２の実施の形態において、第１の実施の形態と同じ構成となる部分に関しては第１の実施の形態と同様の符号を付して説明を省略する。よって、以下では、第１の実施の形態と異なる構成となる部分に関して説明を行う。
図６に示すように、第２の実施の形態に係る半導体装置１Ａは、ベース基板２Ａの上面側にアンダーバンプメタル層としての基板側ＵＢＭ層１２、１２、・・・が形成されている。本実施の形態では、基板側ＵＢＭ層１２、１２、・・・はそれぞれ１層構造とされ、光反射層１３、１３、・・・が形成されている。光反射層１３、１３、・・・は、その一部がベース基板２Ａの上方に位置する空隙部１１と対向するように形成されている。具体的には、光反射層１３、１３、・・・は、基板部４の上面側において空隙部１１と対向する部分の全てを覆うように、ベース基板２Ａの上面側に配置されている。
光反射層１３は基板側電極５と接合され、光反射層１３と基板側電極５の間が電気的に接続されている。
尚、全ての基板側電極５、５、・・・が直接的に導通しないように、少なくとも一組の光反射層１３、１３の間には空隙部１４が形成されており、光反射層１３、１３は離隔して形成されている。
第２の実施の形態に係る半導体装置１Ａによれば、ベース基板２Ａの上面側に設けられた光反射層１３、１３、・・・によって除去装置２００からのレーザ光が反射される。
図７に示すように、除去装置２００からのレーザ光の一部は、半導体素子３を透過して空隙部１１から射出されて光反射層１３で反射される。また、レーザ光の他の一部は半導体素子３、３の間を通過して光反射層１３で反射される。
これらの反射光は、光吸収層９に入射して吸収されると共に、はんだ１００に直接照射される。
反射光が光吸収層９に吸収されることにより、熱拡散層１０を介してはんだ１００が加熱される。また、はんだ１００に照射された反射光により、はんだ１００が直接的に加熱される。
このように、半導体装置１Ａは、ベース基板２Ａの上面側に光反射層１３、１３、・・・を備えたことで、光反射層１３、１３、・・・からの反射光によってもはんだ１００を加熱することができる。従って、はんだ１００を効率よく加熱することができる。
また、光反射層１３が基板側電極５と電気的に接続されていることにより、光反射層１３に発生した熱がはんだ１００に伝わるため、はんだ１００を効率よく加熱することができる。
更に、ベース基板２Ａの上面側において半導体素子３の空隙部１１に対向する部分に光反射層１３が形成されることにより、半導体素子３を透過したレーザ光が光反射層１３の下側に位置する基板部４に直接照射されないため、基板部４の損傷を抑制することができる。
このとき、ベース基板２Ａの光反射層１３は、レーザ光を反射しやすいＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成されることが望ましい。これにより、光反射層１３がレーザ光を反射しやすくされるため、半導体素子３を透過したレーザ光を利用してはんだ１００を更に効率よく加熱することができる。
＜６．第３の実施の形態＞
図８を参照して、第３の実施の形態に係る半導体装置１Ｂを説明する。
尚、第３の実施の形態において、第１の実施の形態及び第２の実施の形態と同じ構成となる部分に関しては同様の符号を付して説明を省略する。よって、以下では、第１の実施の形態及び第２の実施の形態と異なる構成となる部分に関して説明を行う。
図８に示すように、第３の実施の形態に係る半導体装置１Ｂにおいては、ベース基板２Ｂの上面側に接合されている基板側ＵＢＭ層１２Ｂ、１２Ｂ、・・・がそれぞれ２層構造とされている。各基板側ＵＢＭ層１２Ｂにおいては、上から光反射層１３、保護層１５が順に配置されている。
ベース基板２Ｂの基板部４と光反射層１３との間に保護層１５が形成されていることにより、レーザ光の照射に応じて光反射層１３で発生する熱が直接基板部４へ伝達されないため、基板部４の損傷を抑制することができる。
このとき、ベース基板２Ｂの保護層１５は、熱を吸収しやすいＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成されることが望ましい。これにより、レーザ光を照射されたことにより光反射層１３で発生する熱が基板部４へ伝わりにくくされるため、ベース基板２Ｂの基板部４の損傷を更に抑制することができる。
＜７．チップ側ＵＢＭ層と基板側ＵＢＭ層の配置パターン＞
ここでは、前述した第２の実施の形態及び第３の実施の形態に係る半導体装置１Ａ（１Ｂ）におけるチップ側ＵＢＭ層８と基板側ＵＢＭ層１２（１２Ｂ）の配置パターンの例を説明する。
［７−１．第１の配置パターン］
図９Ａ及び図９Ｂに示す第１の配置パターンは、チップ側電極７、７、・・・及び基板側電極５、５、・・・がそれぞれ別々の信号を伝送する独立の端子とされた場合を想定した配置パターンである。この図の例では、半導体素子３の下面側に４つのチップ側電極７、７、７、７が形成されている。これらチップ側電極７、７、７、７同士が直接的に導通しないように、チップ側電極７、７、７、７に接合されたチップ側ＵＢＭ層８、８、８、８はそれぞれ離隔して配置されている。チップ側ＵＢＭ層８、８、８、８は略正方形状に形成されており、この場合の半導体素子３の下面側においては空隙部１１が略十字形状に形成されている。
ベース基板２Ａ（２Ｂ）の上面側には、基板側電極５、５、５、５に接合された基板側ＵＢＭ層１２、１２、１２、１２（１２Ｂ、１２Ｂ、１２Ｂ、１２Ｂ）と金属層１２’（１２Ｂ）とが形成されている。金属層１２’は、基板側ＵＢＭ層１２と同じく光反射層１３で構成された金属層であり、金属層１２Ｂ’は基板側ＵＢＭ層１２Ｂと同じく上から光反射層１３と保護層１５が配置された金属層である。
金属層１２’（１２Ｂ’）と基板側ＵＢＭ層１２、１２、１２、１２（１２Ｂ、１２Ｂ、１２Ｂ、１２Ｂ）との間には空隙部１４、１４、１４、１４が形成され、これにより基板側電極５、５、５、５同士が直接的に導通しないようにされている。
金属層１２’（１２Ｂ’）は、半導体素子３の下面側に形成された空隙部１１と対向する部分全てを覆うように形成されている。従って、ベース基板２Ａ（２Ｂ）の上面側には、空隙部１１と対向する部分全てを覆うように光反射層が形成されている。そのため、空隙部１１を介したレーザ光によって基板部４が直接的に照射されない。
また、第１の配置パターンでは、チップ側ＵＢＭ層８、８、８、８がベース基板２Ａ（２Ｂ）側の空隙部１４、１４、１４、１４を覆うように形成されている（図９Ｂ参照）。そのため、半導体素子３側の空隙部１１を介したレーザ光がベース基板２Ａ（２Ｂ）側の空隙部１４、１４、１４、１４内に照射されてしまうことが防止され、基板部４の損傷を抑制できる。
［７−２．第２の配置パターン］
図１０に示す第２の配置パターンは、各チップ側ＵＢＭ層８と各空隙部１４の形状を第１の配置パターンとは異なる形状としたものである。具体的に、第２の配置パターンにおいては、チップ側ＵＢＭ層８、８、８、８が長方形状とされている。そのため、ベース基板２Ａ（２Ｂ）における空隙部１４、１４、１４、１４は、外縁形状が同様に長方形状とされている。
［７−３．第３の配置パターン］
図１１に示す第３の配置パターンでは、半導体素子３の各チップ側ＵＢＭ層８が三角形状とされている。そのため、ベース基板２Ａ（２Ｂ）における各空隙部１４も外縁形状が同様に三角形状とされている。
［７−４．第４の配置パターン］
第４の配置パターンは、半導体素子３のチップ側電極７、７、・・・及びベース基板２Ａ（２Ｂ）の基板側電極５、５、・・・に同電位の端子が設けられた例である。
図１２に示す例では、半導体素子３における四つのチップ側電極７、７、７、７のうち、三つのチップ側電極７、７、７が共通のチップ側ＵＢＭ層８を介して電気的に接続された同電位端子とされている。残り一つのチップ側電極７は同電位端子以外の端子であり、当該チップ側電極７の下方に配置されたチップ側ＵＢＭ層８は、空隙部１１を介して前記共通のチップ側ＵＢＭ層８と離隔して設けられ、これにより同電位とすべきでない端子同士が直接的に導通しないようにされている。
ベース基板２Ａ（２Ｂ）の上面側には、同電位端子である三つの基板側電極５、５、５に接合された共通の基板側ＵＢＭ層１２（１２Ｂ）と、同電位端子以外の端子である基板側電極５と接合された基板側ＵＢＭ層１２（１２Ｂ）とが形成されている。これら二つの基板側ＵＢＭ層１２（１２Ｂ）の間には空隙部１４が形成され、同電位とすべきでない端子同士が直接的に導通しないようにされている。
前記共通の基板側ＵＢＭ層１２（１２Ｂ）は、基板部４の上面側において空隙部１１と対向する部分の全てを覆うようにベース基板２Ａの上面側に形成されている。そのため、空隙部１１を介したレーザ光によって基板部４が直接的に照射されない。
また、半導体素子３側において、前記共通のチップ側ＵＢＭ層８と離隔して設けられたチップ側ＵＢＭ層８はベース基板２Ａ（２Ｂ）側の空隙部１４を覆うように形成されている。そのため、空隙部１１を介したレーザ光が空隙部１４内に照射されてしまうことを防止できる。
［７−５．その他の配置パターン］
チップ側ＵＢＭ層８と基板側ＵＢＭ層１２（１２Ｂ）の配置パターンは、上記に示した第１乃至第４の配置パターンに示したものに限られることはなく、チップ側ＵＢＭ層８、８、・・・の間に設けられた空隙部１１を透過したレーザ光がベース基板２Ａ（２Ｂ）の光反射層１３で反射されるように、光反射層１３が形成されていればよい。
＜８．半導体素子の形状に係る変形例＞
ベース基板２（２Ａ、２Ｂ）上に半導体素子３を隙間なく並べる場合には、除去対象となる半導体素子３にレーザ光を照射する際に、隣接する半導体素子３にレーザ光の一部が照射されてしまうことが考えられる。その際に、隣接する正常な半導体素子３を損傷させてしまう場合がある。
このような問題点を解決するために、半導体素子３の形状と半導体素子３の下部に接合されるはんだ１００、１００、・・・の配置を工夫することが考えられる。
図１３に示す例では、半導体素子３を六角形状に形成し、はんだ１００、１００、・・・を半導体素子３の六角形状の中心点から等距離に位置されるように配置している。
レーザ光の照射スポット３００は略円形であるため、照射スポット３００の径を調節することにより、全てのはんだ１００、１００、・・・にレーザ光を照射しつつ照射範囲を半導体素子３の外周縁よりも内側に納めることができる。
これにより、除去対象とされた半導体素子３に隣接する半導体素子３を損傷させずに、除去対象とされた半導体素子３の除去を行うことができる。
尚、半導体素子３は、上記に示した六角形状以外にも、三角形状や複数の形状の組合せ等によって構成されていてもよい。
＜９．空隙部が形成されない例＞
これまで記述した例においては、チップ側ＵＢＭ層８、８、・・・及び基板側ＵＢＭ層１２、１２、・・・（１２Ｂ、１２Ｂ、・・・）を離隔して形成するために、半導体素子３の空隙部１１及びベース基板２（２Ａ、２Ｂ）の空隙部１４が形成されていたが、空隙部１１または空隙部１４の少なくともどちらか一方が形成されない構成とすることもできる。ここでいう空隙部１１とは、半導体素子３の下面側において基板部６が下方に露出されている部分を指し、空隙部１４とは、ベース基板２（２Ａ、２Ｂ）の上面側において基板部４が上方に露出されている部分を指す。
図１４は、半導体素子３Ｃの下面側に空隙部１１が形成されていない例を示している。
半導体素子３Ｃの下面側は全てチップ側ＵＢＭ層８Ｃ、８Ｃ、・・・で覆われ、少なくとも一組のチップ側ＵＢＭ層８Ｃ、８Ｃの間で、一方のチップ側ＵＢＭ層８Ｃの一部が他方のチップ側ＵＢＭ層８Ｃと異なる層位置（半導体素子３Ｃの厚み方向における層の形成位置）に形成されている。このようにチップ側ＵＢＭ層８Ｃ、８Ｃ同士を異なる層位置に形成することによっても、チップ側ＵＢＭ層８Ｃ、８Ｃが直接的に導通されないようにできる。
空隙部１１が形成されないことで、ベース基板２Ｂの上面側に基板部４の損傷抑制のために設けられる光反射層１３の面積を小さくすることができる。
尚、図１４ではベース基板２Ｂを用いた例を示したが、ベース基板２Ａにおける光反射層１３においても同様の効果を得ることができる。
また、図１５は、ベース基板２Ｄの上面側に空隙部１４が形成されていない例を示している（第２の例）。
ベース基板２Ｄの上面側は全て基板側ＵＢＭ層１２Ｄ、１２Ｄ、・・・で覆われ、少なくとも一組の基板側ＵＢＭ層１２Ｄ、１２Ｄの間で、一方の基板側ＵＢＭ層１２Ｄの一部が他方の基板側ＵＢＭ層１２Ｄと異なる層位置（ベース基板２Ｄの厚み方向における層の形成位置）に形成されている。このように基板側ＵＢＭ層１２Ｄ、１２Ｄ同士を異なる層位置に形成することによっても、基板側ＵＢＭ層１２Ｄ、１２Ｄが直接的に導通されないようにできる。
空隙部１４が形成されないことで、半導体素子３を透過したレーザ光が直接的に基板部４に照射されないため、半導体素子３に設けられるチップ側ＵＢＭ層８の面積を小さくすることができる。
＜１０．まとめ＞
上述してきたように、本技術に係る半導体装置１（１Ａ、１Ｂ、１Ｃ、１Ｄ）は半導体素子３（３Ｃ）に光吸収層が形成されているため、レーザ光による半導体素子３（３Ｃ）の除去が可能であり、光吸収材を塗布する必要がない。そのため、作業に係るコストを増加させることなく故障した半導体素子３（３Ｃ）のみを半導体装置１（１Ａ、１Ｂ、１Ｃ、１Ｄ）から除去することができる。
尚本技術は以下のような構成も採ることができる。
（１）
基板側電極が配置されたベース基板と、前記基板側電極にはんだを介して電気的に接続されたチップ側電極を有し下面側に光吸収層が形成された半導体素子とを備えた半導体装置。
（２）
前記半導体素子の下面側に前記光吸収層に接する熱拡散層が形成された前記（１）に記載の半導体装置。
（３）
前記ベース基板の上面側に光反射層が形成された前記（１）または前記（２）に記載の半導体装置。
（４）
前記光反射層は前記基板側電極と電気的に接続された前記（３）に記載の半導体装置。
（５）
前記光反射層の下面側に前記光反射層と接する保護層が形成された前記（３）または前記（４）に記載の半導体装置。
（６）
前記半導体素子は下面側において前記光吸収層が形成されない空隙部を有し、前記ベース基板は上面側において前記空隙部に対向する部分に前記光反射層が形成された前記（３）乃至前記（５）のいずれかに記載の半導体装置。
（７）
前記光吸収層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成された前記（１）乃至前記（６）のいずれかに記載の半導体装置。
（８）
前記熱拡散層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成された前記（２）乃至前記（７）のいずれかに記載の半導体装置。
（９）
前記光反射層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成された
前記（３）乃至前記（８）のいずれかに記載の半導体装置。
（１０）
前記保護層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成された
前記（５）乃至前記（９）のいずれかに記載の半導体装置。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ…半導体装置、２，２Ａ，２Ｂ，２Ｄ…ベース基板、３，３Ｃ…半導体素子、５…基板側電極、７…チップ側電極、９…光吸収層、１０…熱拡散層、１１…空隙部、１３…光反射層、１５…保護層

Claims (10)

  1. 基板側電極が配置されたベース基板と、
    前記基板側電極にはんだを介して電気的に接続されたチップ側電極を有し下面側に光吸収層が形成された半導体素子とを備えた
    半導体装置。
  2. 前記半導体素子の下面側に前記光吸収層に接する熱拡散層が形成された
    請求項１に記載の半導体装置。
  3. 前記ベース基板の上面側に光反射層が形成された
    請求項１に記載の半導体装置。
  4. 前記光反射層は前記基板側電極と電気的に接続された
    請求項３に記載の半導体装置。
  5. 前記光反射層の下面側に前記光反射層と接する保護層が形成された
    請求項３に記載の半導体装置。
  6. 前記半導体素子は下面側において前記光吸収層が形成されない空隙部を有し、
    前記ベース基板は上面側において前記空隙部に対向する部分に前記光反射層が形成された
    請求項３に記載の半導体装置。
  7. 前記光吸収層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成された
    請求項１に記載の半導体装置。
  8. 前記熱拡散層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成された
    請求項２に記載の半導体装置。
  9. 前記光反射層はＡｌ、Ｃｕ、ＡｕまたはＡｇのうち何れか一つを含んで形成された
    請求項３に記載の半導体装置。
  10. 前記保護層はＴｉ、Ｎｉ、Ｐｔ、ＳｎまたはＷのうち何れか一つを含んで形成された
    請求項５に記載の半導体装置。
JP2013133772A 2013-06-26 2013-06-26 半導体装置 Pending JP2015012005A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013133772A JP2015012005A (ja) 2013-06-26 2013-06-26 半導体装置
CN201410181198.8A CN104253054B (zh) 2013-06-26 2014-04-30 半导体装置
US14/306,432 US9257395B2 (en) 2013-06-26 2014-06-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133772A JP2015012005A (ja) 2013-06-26 2013-06-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2015012005A true JP2015012005A (ja) 2015-01-19

Family

ID=52114804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133772A Pending JP2015012005A (ja) 2013-06-26 2013-06-26 半導体装置

Country Status (3)

Country Link
US (1) US9257395B2 (ja)
JP (1) JP2015012005A (ja)
CN (1) CN104253054B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6156402B2 (ja) 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
US10141288B2 (en) 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
JP6668036B2 (ja) 2015-10-14 2020-03-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに、撮像装置及びその製造方法
US10797038B2 (en) * 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
CN116110805B (zh) * 2023-04-13 2023-07-11 深圳宏芯宇电子股份有限公司 芯片键合方法、结构及存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP3735069B2 (ja) 2002-01-07 2006-01-11 株式会社大成化研 はんだ付けされた電子部品の取り外し方法及びその装置
CN1172358C (zh) * 2002-08-13 2004-10-20 威盛电子股份有限公司 倒装接合结构的形成方法
JP2004273795A (ja) 2003-03-10 2004-09-30 Sharp Corp 部品リペア装置および部品リペア方法
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US8169076B2 (en) * 2009-06-16 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures having lead-free solder bumps

Also Published As

Publication number Publication date
CN104253054A (zh) 2014-12-31
US20150001718A1 (en) 2015-01-01
US9257395B2 (en) 2016-02-09
CN104253054B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
JP2015012005A (ja) 半導体装置
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
CN109121318A (zh) 芯片安装设备和使用该设备的方法
TWI458411B (zh) 電路板之製作方法
JP6536004B2 (ja) 面発光レーザ装置及びその製造方法
JP2014519713A (ja) 複数の太陽電池を電気的に接続する方法および光発電モジュール
TW201935576A (zh) 半導體裝置之製造方法
JP2009071287A5 (ja)
JP2014139963A (ja) ガラス基板の製造方法
JP5077536B2 (ja) 半導体装置の製造方法
US10957836B2 (en) Printed board and light emitting device
JP6776801B2 (ja) 電子装置及びその製造方法
JP2009146979A (ja) 光電変換装置
JP2012074451A (ja) 配線基板及びその製造方法
JP2011256409A (ja) 支持体付きメタルマスク装置及びそれを用いた装置の製造方法
KR20200083557A (ko) 전자 부품 패키지 및 그 제조 방법
CN106057691A (zh) 导电球固定用掩模及其制造方法
JP2010272869A (ja) 光起電モジュールの製造方法
JP2006324398A (ja) 配線基板
JP2005038891A (ja) 半導体製品の製造方法および回路基板
JP2012009503A (ja) 配線シート、それを備えた裏面電極型太陽電池モジュール、および、裏面電極型太陽電池モジュールのリペア方法
KR101398562B1 (ko) 투명도전성 필름 가공 방법
CN105514085B (zh) 晶圆、切割晶圆的方法及芯片
JP2015153830A (ja) 紫外線発光装置及びそれに用いるインタポーザ
TWI557874B (zh) 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置