TWI557874B - 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 - Google Patents
製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 Download PDFInfo
- Publication number
- TWI557874B TWI557874B TW103135637A TW103135637A TWI557874B TW I557874 B TWI557874 B TW I557874B TW 103135637 A TW103135637 A TW 103135637A TW 103135637 A TW103135637 A TW 103135637A TW I557874 B TWI557874 B TW I557874B
- Authority
- TW
- Taiwan
- Prior art keywords
- solder
- solder mask
- conductive layer
- carrier
- carrier plate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 239
- 239000000463 material Substances 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 16
- 230000005693 optoelectronics Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910001020 Au alloy Inorganic materials 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- 229910052684 Cerium Inorganic materials 0.000 claims 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 2
- WXANAQMHYPHTGY-UHFFFAOYSA-N cerium;ethyne Chemical compound [Ce].[C-]#[C] WXANAQMHYPHTGY-UHFFFAOYSA-N 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 238000010792 warming Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明提出一種製造複數個可表面安裝的載體裝置之方法。此外本發明亦提出一種複數個可表面安裝的載體裝置之設備及一種可表面安裝之載體裝置。
一亟待解決之問題在於，提出一種製造複數個可表面安裝的載體裝置之方法，其能特別節省材料及具有成本效益。另一亟待解決之問題在於，提出一種複數個可表面安裝的載體裝置之設備及一種可表面安裝的載體裝置，其在構造上特別簡單。
根據製造複數個可表面安裝的載體裝置之方法之至少一實施例，在一步驟A中製備一載體板，其具有一第一主面及一與第一主面相對之第二主面。該載體板可設計成一體。其第一及第二主面可在製造公差範圍內特別平坦且互相平行。該第一及第二主面不具有中
斷、凸起及/或凹陷。載體板可設計成自我承載。載體板無需例如其他機械支撐組件。載體板之第一及第二主面具有例如相同材料。載體板可例如適用於組裝電子及/或光電構件。在光電構件上例如是一種光電半導體晶片。該光電半導體晶片可例如產生或接受電磁放射。在光電構件上例如是一種發光齊納二極體晶片，如發光二極體晶片或雷射二極體晶片。
根據本方法之至少一實施例，在步驟B中在載體板之第一主面上敷設一導電層。該導電層可特別濺鍍、蒸鍍及/或電鍍在載體板之第一主面上。導電層可包含一導電材料或一導電合金，或由一種此類材料構成。導電層特別與載體板之第一主面直接接觸。在載體板與導電層之間例如不再設其他層或材料。
根據本方法之至少一實施例，在步驟C中在導電層遠離載體板之側敷設一阻焊遮罩，其中在導電層上經由阻焊遮罩形成若干互相區隔之區域。在導電層上互相區隔之區域可經由阻焊遮罩之側壁限制或分隔。阻焊遮罩之側壁可經由阻焊遮罩一遠離載體板之面互相連接。阻焊遮罩之側壁特別適於在導電層上將一材料-例如焊料-至少有些地方予以限制。
阻焊遮罩可特別包含一導電材料或由導電材料構成。阻焊遮罩側向限制導電層。所謂「側向」在本文中係指平行於導電層主延伸面之方向。一被阻焊遮罩限制之導電層之面可例如免於阻焊遮罩。阻焊遮罩可特別是經由一網板印刷法，噴霧法或經由一噴墨技術敷設在導電層上。
根據本方法之至少一實施例，在步驟D中在阻焊遮罩及導電層上敷設一焊料，其中阻焊遮罩及導電層至少部分被焊料覆蓋。例如焊料完全覆蓋阻焊遮罩及導電層。焊料例如與阻焊遮罩及導電層直接接觸。特別是焊料以順應方式覆蓋阻焊遮罩及導電層。所謂「以順應方式」在本文中係指，焊料順應由阻焊遮罩在導電層上決定之結構。亦即，焊料順應由阻焊遮罩在導電層上給定之形貌，並在亦塗敷有導電層之載體板底側形成該形貌。
根據本方法之至少一實施例，在步驟E中載體板與導電層沿著及通過阻焊遮罩及焊料被個別化，其中焊料至少部分殘留於阻焊遮罩上。該個別化可例如經由機械分離，例如鋸子，及/或實施雷射分離。個別化可垂直於側邊方向進行。例如一鋸片及/或雷射光束與載體板之第一主面成一直角。特別是焊料在個別化後與阻焊遮罩及導電層所有遠離載體板之自由外面直接接觸。
根據至少一實施例之本方法以此處說明之步驟順序A至E實施。
根據製造複數個可表面安裝的載體裝置之方法之至少一實施例，在步驟A提供一載體板，其具有一第一主面及一與第一主面相對之第二主面。在步驟B中在載體板第一主面上敷設一導電層。在下一步驟C中在導電層遠離載體板之側敷設一阻焊遮罩，其中在導電層上經由阻焊遮罩形成多個互相區隔之區域。在步驟D中在阻焊遮罩及導電層上敷設一焊料，而阻焊遮罩及導電
層至少部分被焊料覆蓋。在步驟E中載體板及導電層沿著且通過阻焊遮罩及焊料被個別化，而焊料至少部分殘留在阻焊遮罩上。
此外說明一種複數個可表面安裝的載體裝置之設備及可表面安裝的載體裝置。例如本說明之複數個可表面安裝的載體裝置之設備及可表面安裝的載體裝置可特別藉由本說明之方法製造。亦即，本說明之方法具備之特徵對本說明之複數個可表面安裝的載體裝置之設備及可表面安裝的載體裝置亦成立，反之亦然。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，該設備包含載體板、導電層、阻焊遮罩及焊料。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，導電層至少部分覆蓋載體板之第一主面。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，該阻焊遮罩設於導電層一遠離載體板之側。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，阻焊遮罩之側壁在側向具有間隔且導電層至少部分無阻焊遮罩。側向例如係平行於載體板第一主面延伸。例如阻焊遮罩之對面側壁在側向具有相同間隔。阻焊遮罩例如在導電層上限制出四角形區域。不被阻焊遮罩覆蓋之導電層區域可完全免於阻焊遮罩。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，焊料由遠離載體板之側至少部分覆蓋導
電層與阻焊遮罩。例如焊料可與導電層及阻焊遮罩直接接觸。
根據複數個可表面安裝的載體裝置之設備之至少一實施例，其包含載體板，該載體板具有第一主面及與第一主面相對之第二主面，導電層、阻焊遮罩及焊料，而導電層至少部分覆蓋載體板之第一主面，阻焊遮罩設於導電層遠離載體板之側上，阻焊遮罩之側壁在此側向互相有間隔，且導電層至少部分免於阻焊遮罩，且焊料由遠離載體板之側至少部分覆蓋導電層及阻焊遮罩。
根據本方法之至少一實施例，在步驟E之後可表面安裝的載體裝置被加溫。可表面安裝的載體裝置之加溫可例如經由在載體板之第二主面上之熱接觸進行，然後熱可通過導電層在焊料方向繼續傳導。熱接觸可例如使可表面安裝的載體裝置與一熱板接觸而形成。此外，可表面安裝的載體裝置可經由紅外線或雷射光加溫。特別是可應用在焊錫回流法中使用之方法加溫。
根據本方法之至少一實施例，該焊料由阻焊遮罩向導電層方向流動。焊料由於加溫而融解，且由阻焊遮罩脫落，在阻焊遮罩上其附著力遜於在導電層上。其原因在於，焊料一方面難以在阻焊遮罩上附著且另外焊料由於表面張力在導電層上在被阻焊遮罩侷限之區域內聚流。融解之焊料因而向導電層方向流動。
根據本方法之至少一實施例，該焊料在側向被阻焊遮罩限制。經由此焊料可均勻聚集，且避免焊料在導電層上無控制之流動。
根據本方法之至少一實施例，阻焊遮罩遠離載體板之面無焊料。特別是經由此處說明之可表面安裝的載體裝置之加溫，該焊料融解，且向導電層方向流動。焊料流動特別是歸因於焊料之一表面張力。例如阻焊遮罩平行於導電層之面在製造公差範圍內完全無焊料。
根據本方法之至少一實施例，在步驟E之後可表面安裝的載體裝置被加溫。焊料由阻焊遮罩向導電層方向流動，而焊料被阻焊遮罩在側向限制。此外，阻焊遮罩遠離載體板之面無焊料。
經由本方法步驟E後實施之額外步驟特別是製造出一種此處說明之可表面安裝的載體裝置。可表面安裝的載體裝置可藉由焊料例如設於一印刷電路板上。
根據可表面安裝的載體裝置之至少一實施例，其包含一側面，連接第一主面與第二主面。側面係連續且例如橫向延伸，特別是垂直於第一主面之主延伸方向。此外，側面不具有任何中斷及/或凸起。
根據可表面安裝的載體裝置之至少一實施例，導電層與載體板側面末端齊平。導電層與載體板側面構成一共同之平坦平面，此可歸因於此處說明之複數個可表面安裝的載體裝置的設備之個別化。
根據可表面安裝的載體裝置之至少一實施例，阻焊遮罩之側壁與載體板及導電層側面末端齊平。載體板之側面、導電層與阻焊遮罩側壁可例如另外構成一共同之平坦平面，其中此平面特別是包含一阻焊遮罩材料、一導電層材料及一載體板材料。
根據至少一實施例，該焊料至少部分與導電層直接接觸。在焊料與導電層之間並不設任何其他層及/或材料。
根據可表面安裝的載體裝置之至少一實施例，阻焊遮罩在遠離載體板之側在製造公差範圍內無焊料。然而，在側向限制焊料之阻焊遮罩之側壁可至少部分與焊料直接接觸。
根據可表面安裝的載體裝置之至少一實施例，阻焊遮罩在側向限制焊料。
根據可表面安裝的載體裝置之至少一實施例，焊料在垂直方向部分突出於阻焊遮罩。垂直方向係垂直且穿越側向延伸。該焊料由於其表面張力在導電層上聚集且可被阻焊遮罩之側壁限制，其可例如形成一幾何形狀，類似一半球。此處不與阻焊遮罩遠離載體板之面齊平及遠離導電層之半球之表面在垂直方向突出於阻焊遮罩側壁。經由此可表面安裝的載體裝置可直接在一印刷電路板上機械穩定接觸、連接及/或設置。
根據可表面安裝的載體裝置之至少一實施例，其包含載體板，該載體板具有第一主面及與第一主面相對之第二主面。此外，第一主面經由一側面與第二主面連接。可表面安裝的載體裝置進一步包含導電層、阻焊遮罩及焊料。導電層至少有些地方覆蓋載體板之第一主面且導電層與載體板側面末端齊平。阻焊遮罩設於導電層一遠離載體板之側。此外，可表面安裝的載體裝置包含阻焊遮罩側壁，該側壁在側向互相有間隔，其中
導電層至少部分無阻焊遮罩，且阻焊遮罩之側壁與載體板之及導電層之側壁末端齊平。焊料至少部分與導電層直接接觸。阻焊遮罩在一遠離載體板之面上無焊料，其中阻焊遮罩在側向限制焊料，且焊料在垂直方向有些地方突出於阻焊遮罩。
為提出一種製造複數個可表面安裝的載體裝置的方法，此處說明之方法除其他外尚利用以下思維，即，將一種焊料同時敷設於一阻焊遮罩及一導電層上。驚訝的是，在這種構建上，焊料在載體裝置加溫時由阻焊遮罩脫落，且由於焊料之表面張力能與導電層構成一種導電接觸。經由此可特別製造非常小之可表面安裝的載體裝置，而無需在特別是極小結構及緊密網目之阻焊遮罩塗抹焊料。
以下實施例既係關於此處說明之光電設備亦係關於此處說明之方法。
根據至少一實施例，載體板之側面具有一種物理及/或機械材料移除痕跡。經由該載體板及導電層沿著及通過阻焊遮罩及焊料之個別化特別是在載體板之側面上形成物理及/或機械材料移除痕跡。此外，此痕跡亦在焊料止層對應之側壁上或亦在導電層上可見。此物理材料移除之痕跡可歸因於一雷射切割法。機械材料移除痕跡可能由鋸及/或切割產生。
根據至少一實施例，阻焊遮罩包含一導電材料。該阻焊遮罩包含或由導電材料構成，因而阻焊遮罩與位於其下方之導電層構成一種特別穩定之附著。特別
是此穩定附著有助於在個別化時阻焊遮罩不由導電層剝落。
根據至少一實施例，阻焊遮罩包含鉻。特別是阻焊遮罩可由鉻構成。驚訝的發現是，在加溫時，此處說明之焊料由於其表面張力特別易於由鉻脫離，而在加溫前焊料至少部分，特別是完整的，附著鉻。
根據至少一實施例，阻焊遮罩具有一種格子狀結構。例如可表面安裝的載體裝置在阻焊遮罩之格子狀結構基底上具有相同側向延展。換言之，經由阻焊遮罩之格子狀結構製出相同大小之可表面安裝的載體裝置。此外，在一種此類之同質結構化阻焊遮罩上，可自動個別化。
根據至少一實施例，阻焊遮罩側壁間之間隔在側向至少200微米。特別是，阻焊遮罩側壁間之間隔在側向可在200微米及1400微米之間。此外，此處揭露之間隔可根據一設於載體板第二主面上之構件之側向延展而變化。
根據至少一實施例，在載體板第二主面上設一光電半導體晶片。該光電半導體晶片可例如為一發光二極體晶片。該發光二極體晶片可在操作中產生電磁放射。發光二極體晶片在操作中例如產生一種紅外線、可見之及/或紫外線電磁放射。光電半導體晶片可特別藉由此處說明之可表面安裝的載體裝置特別是電性接觸在一印刷電路板上。
根據至少一實施例，載體板包含矽、碳化矽及/或鍺。載體板特別可由矽、碳化矽及/或鍺構成。這些材料特別適於整合導電層接觸點及/或導電線路。
根據至少一實施例，該焊料包含一共晶金/錫合金。焊料特別可由一種共晶金/錫合金構成。
共晶金/錫合金之特色在於一種由固態至液態之直接相變化。因而不產生由不同相構成之焊料融解。特別是焊料可快速過渡至液態。可表面安裝的載體裝置之加溫可因而特別節約能源。
根據至少一實施例，導電層包含金及/或銀。導電層特別可由金或銀構成。特別是包含金及/或銀之導電層與包含金/錫合金之焊料構成一種化學上特別同質且機械穩定之連接。亦即，此處說明之可表面安裝的載體裝置包含金或銀之導電層及共晶金/錫合金，可使可表面安裝的載體裝置與印刷電路板間之焊接格外穩定。
以下根據一實施例及其圖式說明此處揭露之製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置。
100‧‧‧複數個可表面安裝的載體裝置的設備
1‧‧‧可表面安裝的載體裝置
2‧‧‧導電層
3‧‧‧導電層側向被限制之區域
4‧‧‧焊料
5‧‧‧光電半導體晶片
10‧‧‧載體板
11‧‧‧第一主面
12‧‧‧第二主面
13‧‧‧側面
14‧‧‧物裡及/或機械材料移除之痕跡
30‧‧‧阻焊遮罩
31‧‧‧側壁
32‧‧‧阻焊遮罩之面
A‧‧‧間隔
L‧‧‧側向
V‧‧‧垂直方向
圖1A、1B、1C、1D及1E顯示製造複數個可表面安裝的載體裝置的方法的示意圖。
圖1C顯示複數個可表面安裝的載體裝置的設備的示意圖。
圖1E進一步顯示一可表面安裝的載體裝置的示意圖。
圖2顯示一阻焊遮罩可能之實施例的示意圖。
相同、相似或作用相同之元件在圖中以相同參考數字標示。圖及在圖中所示之元件相互尺寸比例並非準確。尤其，個別元件可能為清楚顯示及/或為容易理解起見，誇大繪出。
圖1A中之實施例顯示一載體板10，具有一第一主面11及一與第一主面11相對之第二主面12。第一主面11與第二主面12互相平行且無凹入及/或凸出。在圖1A中在載體板10之第一主面11上敷設一導電層2。導電層2與載體板10之第一主面11直接接觸且完全覆蓋主面11。導電層2可例如包含金及/或銀或由一此種材料構成。
在圖1B之實施例中在導電層2遠離載體板10之側敷設一阻焊遮罩30，其中經由阻焊遮罩30在導電層2上形成多個互相區隔之區域3。阻焊遮罩30包含側壁31及一連接側壁之面32。面32朝向載體板10之反方向。在圖1B中顯示之互相區隔之區域3在側向L具有相同間隔A。
圖1C顯示一本文所說明之複數個可表面安裝的載體裝置的設備100之實施例。
在圖1C中之實施例中在阻焊遮罩30上及在導電層2上敷設一焊料4。在圖1C中阻焊遮罩及導電層
2完全被焊料4覆蓋。亦即，導電層2及阻焊遮罩30所有自由面，其遠離載體板10，只與焊料4直接接觸。阻焊遮罩30可包含鉻。焊料可包含共晶金/錫合金。導電層2可例如包含金。
圖1D顯示本文所說明之可表面安裝的載體裝置1之一實施例。
在圖1D之實施例中載體板10及導電層2沿著及通過阻焊遮罩30及焊料4被個別化。第一主面11及第二主面12係經由載體板之側面13連接。側面13在垂直方向V連接第一主面11及第二主面12。阻焊遮罩30之側壁31以及導電層2與載體板10之側面13末端齊平。而焊料4繼續留在阻焊遮罩30上。在阻焊遮罩30個別化過程中焊料4並不脫落。亦即，焊料4與阻焊遮罩30保持直接接觸。此外，載體板側面13、導電層2及阻焊遮罩之側壁31具有一種物理及/或機械材料移除痕跡14。阻焊遮罩30之面32並無物理及/或機械材料移除痕跡14。
圖1E之實施例顯示可表面安裝的載體裝置1加溫後情形。可表面安裝的載體裝置1之加溫或加熱可例如經由載體板10及或導電層2之一熱接觸實施。焊料4接著以液態由阻焊遮罩30向導電層2方向流動。焊料4，其在加溫前覆蓋及/或附著阻焊遮罩，現在由阻焊遮罩脫落，且由於焊料4一材料特定之表面張力向導電層2方向流動。如圖1E所示，焊料4被阻焊遮罩30在側向L限制，而阻焊遮罩30遠離載體板10之面無焊料4。
此外，焊料4在垂直方向突出於阻焊遮罩30。因而可表面安裝的載體裝置1可直接接觸在例如一載體板上。在第二主面12上可特別設置一光電半導體晶片5，如圖1E所示。
在圖2中所示為一此處顯示之阻焊遮罩之上視圖。阻焊遮罩具有一格子狀結構。亦即，阻焊遮罩之側壁在側向互相具有相同間隔。
本發明並不限於藉由實施例所作之說明。而是，本發明包含各新穎特徵以及各種特徵之組合，特別是包含各種在申請專利範圍中特徵之組合，即使該特徵及該組合本身並未明文揭露於專利請求或實施例中。
本申請案係主張國際申請號PCT/EP2013/071720之優先權，其揭露內容在此作為參考。
1‧‧‧可表面安裝的載體裝置
2‧‧‧導電層
4‧‧‧焊料
10‧‧‧載體板
13‧‧‧側面
14‧‧‧物裡及/或機械材料移除之痕跡
31‧‧‧側壁
Claims (17)
- 一種製造複數個可表面安裝的載體裝置(1)之方法，具有以下步驟：A)提供一載體板(10)，其具有一第一主面(11)及一與該第一主面(11)相對之第二主面(12)；B)在該載體板(10)之該第一主面(11)上敷設一導電層(2)；C)在該導電層(2)遠離該載體板(10)之側敷設一阻焊遮罩(30)，其中在導電層(2)上經由該阻焊遮罩(30)形成複數個互相區隔之區域(3)；D)在該阻焊遮罩(30)及該導電層(2)上敷設一焊料(4)，其中該阻焊遮罩(30)及該導電層(2)至少部分被該焊料(4)覆蓋；以及E)沿著及通過該阻焊遮罩(30)及該焊料(4)使該載體板(10)與該導電層(2)個別化，其中該焊料(4)至少部分殘留於阻焊遮罩(30)上。
- 如請求項1之方法，其中- 在步驟E之後該可表面安裝的載體裝置(1)被加溫；- 該焊料(4)由該阻焊遮罩(30)向該導電層(2)方向流動；- 該焊料(4)被該阻焊遮罩(30)在側向(L)限制；以及- 該阻焊遮罩(30)一遠離該載體板(10)之面(32)無 焊料。
- 一種複數個可表面安裝的載體裝置的設備(100)，具有- 一載體板(10)，其具有一第一主面(10)及一與該第一主面(11)相對之第二主面(12)，- 一導電層(2)，- 一阻焊遮罩(30)及- 一焊料(4)，其中- 該導電層(2)至少部分覆蓋該載體板(10)之該第一主面(11)，- 該阻焊遮罩(30)設於該導電層(2)一遠離該載體板(10)之側，- 該阻焊遮罩(30)之側壁(31)在側向(L)互相有間隔(A)且該導電層(2)至少部分無該阻焊遮罩(30)，- 該焊料(4)由遠離該載體板(10)之一側至少部分覆蓋該導電層(2)及該阻焊遮罩(30)，且- 該阻焊遮罩(30)具有一格子狀結構。
- 如請求項3之複數個可表面安裝的載體裝置的設備(100)，其中該阻焊遮罩(30)包含鉻。
- 如請求項3之複數個可表面安裝的載體裝置的設備(100)，其中該阻焊遮罩(30)之該側壁(31)在該側向(L)之該間隔(A)為至少200微米。
- 如請求項3之複數個可表面安裝的載體裝置的設備(100)，其中在該載體板(10)之該第二主面(12)上設置一光電半導體晶片(5)。
- 如請求項3之複數個可表面安裝的載體裝置的設備 (100)，其中該載體板(10)包含一種矽、碳化矽及或一種鍺。
- 如請求項3之複數個可表面安裝的載體裝置的設備(100)，其中該焊料(4)包含一種共晶金/錫合金。
- 如請求項3之複數個可表面安裝的載體裝置的設備(100)，其中該導電層(2)包含金及/或銀。
- 一種可表面安裝的載體裝置(1)，具有- 一載體板(10)，其具有一第一主面(11)及一與該第一主面(11)相對之第二主面(12)，- 該第一主面(11)經由一側面(13)與該第二主面(12)(13)連接，- 一導電層(2)，- 一阻焊遮罩(30)及- 一焊料(4)，其中- 該導電層(2)至少部分覆蓋該載體板(10)之該第一主面(11)且該導電層(2)與該載體板(10)之該側面(13)末端齊平，- 該阻焊遮罩(30)設於該導電層(2)遠離該載體板(10)之一側，- 該阻焊遮罩(30)之側壁(31)在側向(L)互相具有一間隔(A)且該導電層(2)至少部分無該阻焊遮罩(30)，其中- 該阻焊遮罩(30)之該側壁(31)與該載體板(10)及該導電層(2)之該側面(13)末端齊平，- 該焊料(4)至少部分與該導電層(2)直接接觸，其 中- 該阻焊遮罩(30)在遠離該載體板(10)之一面(32)無該焊料(4)，- 該阻焊遮罩(30)在該側向(L)限制該焊料(4)，及- 部分該焊料(4)在垂直方向(V)突出於該阻焊遮罩(30)，以及至少滿足下列兩者條件中之一者：- 該阻焊遮罩(30)包含鉻；- 該阻焊遮罩(30)之該側壁(31)在該側向(L)之該間隔(A)為至少200微米。
- 如請求項10之可表面安裝的載體裝置(1)，其中該載體板(10)之該側面(13)具有一物理及/或機械材料移除痕跡(14)。
- 如請求項10或11之可表面安裝的載體裝置(1)，其中該阻焊遮罩(30)包含一導電材料。
- 如請求項10之可表面安裝的載體裝置(1)，其中該阻焊遮罩(30)具有一格子狀結構。
- 如請求項10之可表面安裝的載體裝置(1)，其中在該載體板(10)之該第二主面(12)上設置一光電半導體晶片(5)。
- 如請求項10之可表面安裝的載體裝置(1)，其中該載體板(10)包含一種矽、碳化矽及或一種鍺。
- 如請求項10之可表面安裝的載體裝置(1)，其中該焊料(4)包含一種共晶金/錫合金。
- 如請求項10之可表面安裝的載體裝置(1)，其中該導電層(2)包含金及/或銀。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2013/071720 WO2015055247A1 (de) | 2013-10-17 | 2013-10-17 | Verfahren zur herstellung einer vielzahl von oberflächenmontierbaren trägervorrichtungen, anordnung einer vielzahl von oberflächenmontierbaren trägervorrichtungen und oberflächenmontierbare trägervorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201519407A TW201519407A (zh) | 2015-05-16 |
| TWI557874B true TWI557874B (zh) | 2016-11-11 |
Family
ID=49448139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103135637A TWI557874B (zh) | 2013-10-17 | 2014-10-15 | 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9627304B2 (zh) |
| CN (1) | CN105612623B (zh) |
| DE (1) | DE112013007511B4 (zh) |
| TW (1) | TWI557874B (zh) |
| WO (1) | WO2015055247A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI244186B (en) * | 2005-03-02 | 2005-11-21 | Advanced Semiconductor Eng | Semiconductor package and method for manufacturing the same |
| TW201001578A (en) * | 2008-04-24 | 2010-01-01 | Welding Inst | Method of applying a bump to a substrate |
| TW201207967A (en) * | 2010-08-12 | 2012-02-16 | Taiwan Semiconductor Mfg | Method of forming an integrated circuit device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310298B1 (en) * | 1997-12-30 | 2001-10-30 | Intel Corporation | Printed circuit board substrate having solder mask-free edges |
| DE102005053842B4 (de) | 2005-11-09 | 2008-02-07 | Infineon Technologies Ag | Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben |
| DE102006005994A1 (de) * | 2006-02-08 | 2007-08-16 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile |
| TW200921879A (en) * | 2007-11-15 | 2009-05-16 | Bridge Semiconductor Corp | Manufacturing method of light emitting diode package substrate |
| US8080827B2 (en) * | 2008-07-31 | 2011-12-20 | Bridgelux, Inc. | Top contact LED thermal management |
-
2013
- 2013-10-17 CN CN201380080263.1A patent/CN105612623B/zh active Active
- 2013-10-17 DE DE112013007511.3T patent/DE112013007511B4/de active Active
- 2013-10-17 US US15/029,693 patent/US9627304B2/en active Active
- 2013-10-17 WO PCT/EP2013/071720 patent/WO2015055247A1/de active Application Filing
-
2014
- 2014-10-15 TW TW103135637A patent/TWI557874B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI244186B (en) * | 2005-03-02 | 2005-11-21 | Advanced Semiconductor Eng | Semiconductor package and method for manufacturing the same |
| TW201001578A (en) * | 2008-04-24 | 2010-01-01 | Welding Inst | Method of applying a bump to a substrate |
| TW201207967A (en) * | 2010-08-12 | 2012-02-16 | Taiwan Semiconductor Mfg | Method of forming an integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105612623B (zh) | 2018-05-08 |
| US20160268186A1 (en) | 2016-09-15 |
| DE112013007511A5 (de) | 2016-07-28 |
| CN105612623A (zh) | 2016-05-25 |
| TW201519407A (zh) | 2015-05-16 |
| DE112013007511B4 (de) | 2021-07-22 |
| WO2015055247A1 (de) | 2015-04-23 |
| US9627304B2 (en) | 2017-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6898908B2 (ja) | 位置安定的はんだ付け方法 | |
| US8017959B2 (en) | Light source and liquid crystal display device using the same | |
| US20140146500A1 (en) | Multi-piece substrate | |
| KR20140043482A (ko) | 회로 기판 | |
| JP2007214162A (ja) | 配線基板およびその製造方法 | |
| TWI430717B (zh) | 基板結構、半導體裝置陣列及其半導體裝置 | |
| JP2009117661A (ja) | プリント配線板 | |
| US8479385B2 (en) | Method of producing wiring substrate | |
| JP2017157739A (ja) | 電子部品付き配線板の製造方法 | |
| JP2015012005A (ja) | 半導体装置 | |
| TWI557874B (zh) | 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 | |
| US20150249191A1 (en) | Method of manufacturing light-emitting device and wiring substrate for light-emitting element | |
| JP2018207083A (ja) | プリント配線板およびその製造方法 | |
| CN105594003B (zh) | 光电组件以及用于紧固所述光电组件的方法 | |
| TWI530240B (zh) | 電路板及其製作方法 | |
| JP2008159671A (ja) | プリント配線基板および電子装置 | |
| JP2019114624A (ja) | 半導体発光装置及びその製造方法 | |
| JP2018120991A5 (zh) | ||
| JP2018046225A (ja) | 基板装置 | |
| US9713263B2 (en) | Circuit-and-heat-dissipation assembly and method of making the same | |
| JP2017108033A (ja) | 配線基板及びその製造方法 | |
| JP6654036B2 (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
| JP2019186385A (ja) | 実装構造体 | |
| JP6040581B2 (ja) | ヒューズおよびその製造方法 | |
| TWI551818B (zh) | 電子元件散熱模組的製造方法及電子元件散熱模組 |