JP2017108033A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2017108033A
JP2017108033A JP2015241763A JP2015241763A JP2017108033A JP 2017108033 A JP2017108033 A JP 2017108033A JP 2015241763 A JP2015241763 A JP 2015241763A JP 2015241763 A JP2015241763 A JP 2015241763A JP 2017108033 A JP2017108033 A JP 2017108033A
Authority
JP
Japan
Prior art keywords
insulating layer
hole
metal
metal block
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015241763A
Other languages
English (en)
Inventor
通昌 高橋
Michimasa Takahashi
通昌 高橋
勝敏 北川
Katsutoshi Kitagawa
勝敏 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015241763A priority Critical patent/JP2017108033A/ja
Publication of JP2017108033A publication Critical patent/JP2017108033A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】試作コストを低減することができる配線基板の提供を目的とする。【解決手段】本発明の配線基板10は、第1絶縁層16と、第1絶縁層16に積層される第2絶縁層15と、第1絶縁層16を貫通する第1貫通孔16Hと、第1貫通孔16Hに嵌合されかつ、第2絶縁層15に接着されている平面(F面14F)を有する金属ブロック14と、第2絶縁層15を貫通し、金属ブロック14の平面(F面14F)の一部に重なる第2貫通孔15Hと、第2絶縁層15のうち第1絶縁層16の反対側に積層されている配線パターン12と、第2貫通孔15Hに収容されて金属ブロック14と配線パターン12とを接続しているめっき接続部20と、を有する。【選択図】図1

Description

本発明は、絶縁層の貫通孔に金属ブロックが嵌合されている配線基板及びその製造方法に関する。
従来、この種の配線基板として、絶縁層への金属ブロックの嵌合に金型を用いているものが知られている(例えば、特許文献1参照)。
特開2011−187477号公報(段落[0020]、[0021]、図2)
上述した従来の配線基板においては、例えば、金属ブロックの大きさが異なるものを数種類試作する際に、その都度金型を作成する必要があり、コストがかかるという問題が考えられる。
本発明に係る配線基板は、第1絶縁層と、前記第1絶縁層に積層される第2絶縁層と、
前記第1絶縁層を貫通する第1貫通孔と、前記第1貫通孔に嵌合されかつ、前記第2絶縁層に接着されている平面を有する金属ブロックと、前記第2絶縁層を貫通し、前記金属ブロックの前記平面の一部に重なる第2貫通孔と、前記第2絶縁層のうち前記第1絶縁層の反対側に積層されている配線パターンと、前記第2貫通孔に収容されて前記金属ブロックと前記配線パターンとを接続しているめっき接続部と、電子部品が実装されるための電子部品実装部と、を有し、1つの前記電子部品が実装されるための1つの前記電子部品実装部は、複数の前記金属ブロックの上にそれぞれ形成されて前記電子部品と接続される電子部品接続部を複数有し、複数の前記金属ブロックと接続されている配線基板である。
本発明の一実施形態に係る配線基板の側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の使用例を示す側断面図 変形例に係る配線基板の使用例を示す側断面図 変形例に係る配線基板の使用例を示す側断面図
以下、本発明の一実施形態を図1〜図7に基づいて説明する。図1に示すように、本実施形態の配線基板10では、絶縁性部材からなると共に可撓性を有する絶縁基板11の表裏の両面上に、配線パターン12,12が形成されている。
配線パターン12は、絶縁基板11上に設けられている銅箔層18(本発明の「金属箔層」に相当する)と、銅箔層18上の銅めっき層19(本発明の「金属めっき層」に相当する)とを有している。表裏の配線パターン12,12上には、カバーレイ25,25がそれぞれ積層されている。また、絶縁基板11の表側の面であるF面11F側のカバーレイ25には、複数のパッド用孔25Hが形成され、配線パターン12のうちパッド用孔25Hから露出した部分がパッド26(本発明の「電子部品接続部」に相当する)になっている。
ここで、本実施形態の配線基板10では、絶縁基板11が、第1絶縁層16と、第1絶縁層16の表裏の両側にそれぞれ積層される第2絶縁層15,15と、からなる3層構造をなしている。配線パターン12,12は、これらのうち2つの第2絶縁層15,15の上面にそれぞれ形成されている。なお、この明細書中において、単に「上」側というときは、第1絶縁層16を基準として外側を指す。つまり、第1絶縁層16の表側の面であるF面16F側では「上」側が図1における上方となり、第1絶縁層16の裏側の面であるB面16Bでは「上」側が図1における下方となる。また、2つの第2絶縁層15,15のうち、第1絶縁層16のF面16F側の第2絶縁層15を、適宜、F面側第2絶縁層15Aといい、第1絶縁層16のB面16B側の第2絶縁層15を、適宜、B面側第2絶縁層15Bという。
図1に示すように、第1絶縁層16には、第1貫通孔16Hが設けられていて、第2絶縁層15,15には、第2貫通孔15H,15Hが設けられている。表裏の第2絶縁層15,15の第2貫通孔15H,15Hは、互いに略同じ大きさをなして略同軸上に並ぶと共に、第1絶縁層16の第1貫通孔の外縁部より内側に重なっている。
そして、第1絶縁層16の第1貫通孔16Hには、例えば銅製の金属ブロック14が隙間なく嵌合されている。金属ブロック14の表裏の両面は、第2貫通孔15H,15H内に露出すると共に、第2貫通孔15Hの開口縁全体に重なっていて、第2絶縁層に面当接した状態に接着されている。
また、F面側第2絶縁層15Aと金属ブロック14とを接着する接着材と、F面側第2絶縁層15Aと第1絶縁層16とを接着する接着材と、は別体であるのに対し、B面側第2絶縁層15Bと金属ブロック14とを接着する接着材と、B面側第2絶縁層15Bと第1絶縁層16とを接着する接着材と、は一体となっている。なお、金属ブロック14のF面14Fが、本発明の「平面」に相当する。
第2貫通孔15H内には、銅めっきが施されていて、金属ブロック14に接続するめっき接続部20が形成されている。めっき接続部20は、配線パターン12における銅めっき層19と一体に形成されている。このめっき接続部20によって、金属ブロック14と表裏の配線パターン12,12との間が接続されると共に、めっき接続部20と金属ブロック14とによって、表裏の配線パターン12,12同士の間が接続されている。なお、上述したパッド26は、金属ブロック14の上方領域に配され、配線パターン12,12のうちパッド用孔25Hから露出した部分とめっき接続部20のうちパッド用孔25Hから露出した部分とから構成されている。めっき接続部20のうちパッド用孔25Hから露出した部分の上面は配線パターン12のうちパッド用孔25Hから露出した部分の上面よりも低くなっていて、これにより、パッド26に凹部26Aが形成されている。
本実施形態の配線基板10は、以下のようにして製造される。
(1)図2(A)に示すように、F面側第2絶縁層15Aとして、ポリイミド樹脂からなる可撓性の第2絶縁性基材30のF面30Fに、銅箔31(本発明の「金属箔」に相当する)がラミネートされているものが用意される。
(2)図2(B)に示すように、第2絶縁性基材30にCO2レーザが照射されて、第2貫通孔15Hが形成される。
(3)図2(C)に示すように、第2絶縁性基材30のB面30Bに、金属板50が接着される。
(4)図3(A)に示すように、金属板50のB面50Bにエッチングレジスト51が形成される。
(5)エッチングが行われ、図3(B)に示すように、金属板50のうちエッチングレジスト51から露出している部分が除去される。
(6)エッチングレジスト51が剥離され、図3(C)に示すように、金属ブロック14が形成される。金属ブロック14は、第2絶縁性基材30の第2貫通孔15Hの開口縁全体に重なった状態で接着されている。なお、金属ブロック14が接着されている状態の第2絶縁性基材30が本発明の「金属ブロック有りの第2絶縁層」に相当する。
(7)図4(A)に示すように、第1絶縁層16として、ポリイミド樹脂からなる可撓性の第1絶縁性基材35が用意される。
(8)図4(B)に示すように、第1絶縁性基材35にCO2レーザが照射されて、第1貫通孔16Hが形成される。第1貫通孔16Hの断面形状は、金属ブロック14の断面形状と略同じか、金属ブロック14の断面形状よりも僅かに小さくなっている。
(9)B面側第2絶縁層15Bとして、銅箔31がラミネートされ、第2貫通孔15Hが形成されかつ金属ブロック14が接着されていない第2絶縁性基材30(本発明の「金属ブロック無しの第2絶縁層」に相当する)が用意される。そして、図4(C)に示すように、第1絶縁性基材35のF面35F側に、接着剤を介して、F面側第2絶縁層15Aとしての、金属ブロック14付きの第2絶縁性基材30が重ねられると共に、B面35B側に、接着剤を介して、B面側第2絶縁層15Bとしての第2絶縁性基材30が重ねられてプレスされる。これにより、第1絶縁層16と、F面側及びB面側の第2絶縁層15A,15Bとからなる絶縁基板11が得られると共に、金属ブロック14が第1絶縁層16の第1貫通孔16Hに圧入されて隙間なく嵌合する。
(10)無電解めっき処理が行われ、F面側及びB面側の第2絶縁層15A,15B上の銅箔31,31上と、金属ブロック14の上面、第2貫通孔15H,15H内に図示しない無電解めっき膜が形成される。
(11)電解めっき処理が行われ、図5(A)に示すように、無電解めっき膜(図示せず)上に銅めっき膜34(本発明の「金属めっき膜」に相当する)が形成される。これにより、銅箔31,31上に銅めっきが施されると共に、第2貫通孔15H,15H内に銅めっきが充填される。
(12)図5(B)に示すように、銅めっき膜34上にエッチングレジスト37が形成される。
(13)エッチングが行われ、図6(A)に示すように、銅めっき膜34、無電解めっき膜及び銅箔31のうちエッチングレジスト37から露出している部分が除去される。
(14)エッチングレジストが剥離され、図6(B)に示すように、残された銅箔31、無電解めっき膜及び銅めっき膜34から、銅箔層18と銅めっき層19とを有する配線パターン12が形成されると共に、第2貫通孔15H,15H内に充填されている銅めっきにより、配線パターン12と金属ブロック14とを接続するめっき接続部20が形成される。
(15)絶縁基板11の表裏の配線パターン12,12上にカバーレイ25,25が積層される。なお、F面11F側のカバーレイ25には、予めパッド用孔25Hが形成されていて、配線パターン12及びめっき接続部20のうちパッド用孔25Hから露出している部分がパッド26となる。以上で図1に示される配線基板10が完成する。
本実施形態の配線基板10の構造及び製造方法に関する説明は以上である。次に配線基板10の使用例と作用効果とを説明する。本実施形態の配線基板10は、例えば、図7に示すように、パッド26上に半田バンプ28が形成されて、その上にLED80等が搭載されて半田付けされることで使用される。なお、LED80と接続されている2つのパッド26,26から本発明の電子部品実装部29が構成されている。
本実施形態の配線基板10では、絶縁基板11に金属ブロック14が嵌合されているので、LED80がめっき接続部20を介してこの金属ブロック14に接続されることで、LED80からの放熱が効率よく行われ、LED80における不具合の発生が防がれる。また、1つのLED80に対して2つの金属ブロック14,14が接続される(即ち、1つの電子部品実装部29に対して2つの金属ブロック14,14が接続されている)ので、LED80からの放熱がより効率よく行われる。
ところで、従来の配線基板では、金属ブロックの嵌合が金型を用いて行われていたが、従来の配線基板では、例えば、金属ブロックの大きさが異なるものを数種類試作する際に、その都度金型を作成する必要があり、コストがかかるという問題が考えられる。
これに対して、本実施形態の配線基板10では、金属ブロック14が、金属板50をエッチングすることにより形成され、かつ、F面側第2絶縁層15Aとしての第2絶縁性基材30に接着された状態で第1絶縁層16に嵌合されるので、所望する金属ブロック14に合わせて金型を作成する必要がなく、コストを削減することができる。また、金属ブロック14の形成が金属板50をF面側第2絶縁層15Aとしての第2絶縁性基材30に貼り合わせた状態で行われるので、複数の金属ブロック14を一度に形成することができ、それらの第1絶縁層16への嵌合も一度に行うことができる。また、それら金属ブロック14は、形成されると同時にF面側第2絶縁層15Aとしての第2絶縁性基材30に位置決めされるため、第1貫通孔16Hへの圧入がスムーズとなる。
また、本実施形態では、金属ブロック14を、その上面が第2絶縁層15に面当接するように構成されているため、上述したように金属ブロック14をF面側第2絶縁層15Aとしての第2絶縁性基材30に接着した状態で第1絶縁層16の第1貫通孔16Hに嵌合させるという製造方法を実施することができる。
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態では、配線パターン12が、絶縁基板11の表裏に形成されていたが、表側又は裏側の一方のみに形成されていてもよい。
(2)上記実施形態では、配線パターン12が、絶縁基板11の表裏に1層ずつ形成されていたが、絶縁樹脂層を挟んで複数層ずつ形成されていてもよい。
(3)上記実施形態では、パッド26上に実装される電子部品がLED80であったが、パワー半導体等であってもよい。
(4)上記実施形態では、配線基板10の裏側にパッド26が形成されていなかったが、図8に示すように、裏側にもパッド26を形成し、例えば、金属板90と接続する構成であってもよい。この場合、金属ブロック14の熱が金属板90に排熱されるため、LED80の放熱がより効果的に行われる。
(5)上記実施形態では、第1絶縁層16上に配線パターンが形成されていなかったが、第1絶縁層16上に配線パターンが形成されていてもよい。
(6)図9に示すように、配線基板10のパッド26とLED80とをワイヤボンディングにより接続してもよい。
(7)上記実施形態では、金属ブロック14が銅製であったが、これに限られるものではなく、例えば、銅にモリブデンやタングステンを混ぜたものや、アルミニウム等であってもよい。
10 配線基板
12 配線パターン
14 金属ブロック
15 第2絶縁層
15A F面側第2絶縁層
15H 第2貫通孔
16 第1絶縁層
16H 第1貫通孔
18 銅箔層(金属箔層)
19 銅めっき層(金属めっき層)
20 めっき接続部
26 パッド(電子部品接続部)
26A 凹部
30 第2絶縁性基材
31 銅箔
34 銅めっき膜(金属めっき膜)
35 第1絶縁性基材
37 エッチングレジスト
50 金属板
51 エッチングレジスト
80 LED(電子部品)

Claims (16)

  1. 第1絶縁層と、
    前記第1絶縁層に積層される第2絶縁層と、
    前記第1絶縁層を貫通する第1貫通孔と、
    前記第1貫通孔に嵌合されかつ、前記第2絶縁層に接着されている平面を有する金属ブロックと、
    前記第2絶縁層を貫通し、前記金属ブロックの前記平面の一部に重なる第2貫通孔と、
    前記第2絶縁層のうち前記第1絶縁層の反対側に積層されている配線パターンと、
    前記第2貫通孔に収容されて前記金属ブロックと前記配線パターンとを接続しているめっき接続部と、
    電子部品が実装されるための電子部品実装部と、を有し、
    1つの前記電子部品が実装されるための1つの前記電子部品実装部は、複数の前記金属ブロックの上にそれぞれ形成されて前記電子部品と接続される電子部品接続部を複数有し、複数の前記金属ブロックと接続されている配線基板。
  2. 請求項1に記載の配線基板であって、
    前記金属ブロックは、前記第1貫通孔に隙間無く嵌合されている。
  3. 請求項1又は2に記載の配線基板であって、
    前記第2絶縁層は、前記第1絶縁層の表裏の両側にそれぞれ積層され、
    前記金属ブロックは、表裏の前記第2絶縁層に接着され、
    前記表裏の両側の第2絶縁層の前記配線パターンが前記めっき接続部により前記金属ブロックに接続されている。
  4. 請求項1乃至3の何れか1の請求項に記載の配線基板であって、
    前記第2貫通孔は前記第1貫通孔の外縁部より内側に重なり、
    前記金属ブロックの前記平面は、前記第2貫通孔の開口縁全体に重なっている。
  5. 請求項1乃至4の何れか1の請求項に記載の配線基板であって、
    前記第1及び第2の絶縁層は、可撓性を有している。
  6. 請求項1乃至5の何れか1の請求項に記載の配線基板であって、
    前記配線パターンは、金属箔層と、前記金属箔層上に設けられている金属めっき層と、を有し、
    前記金属めっき層と前記めっき接続部とは一体に形成されている。
  7. 請求項1乃至6の何れか1の請求項に記載の配線基板であって、
    前記電子部品実装部には凹部が形成されている。
  8. 第1絶縁層に第1貫通孔を形成すること、
    第2絶縁層に第2貫通孔を形成することと、
    前記第2絶縁層に前記第2貫通孔の少なくとも一部に重なるように金属ブロックを接着することによって、金属ブロック有りの前記第2絶縁層を形成することと、
    前記第1絶縁層の表裏の一方の面に前記金属ブロック有りの第2絶縁層を積層して前記金属ブロックを前記第1貫通孔に嵌合することと、
    前記第2絶縁層のうち前記第1絶縁層の反対側に配線パターンを形成することと、
    前記第2貫通孔に、前記金属ブロックと前記配線パターンとを接続するめっき接続部を形成することと、を含む配線基板の製造方法。
  9. 請求項8に記載の配線基板の製造方法であって、
    さらに、他の前記第2絶縁層に前記第2貫通孔を形成することによって、金属ブロック無しの前記第2絶縁層を形成することと、
    前記第1絶縁層の表裏の他方の面に、前記金属ブロック無しの第2絶縁層を、前記第2貫通孔が前記金属ブロックの一部に重なるように積層し、その第2絶縁層に対して前記配線パターンの形成と、前記めっき接続部の形成とを行うことと、を含む。
  10. 請求項8又は9に記載の配線基板の製造方法であって、
    前記金属ブロックを前記第2絶縁層における前記第2貫通孔の開口縁全体に接着させて、
    前記第2貫通孔を前記第1貫通孔の外縁部より内側に重ねる。
  11. 請求項8乃至10の何れか1の請求項に記載の配線基板の製造方法であって、
    前記第1及び第2の絶縁層を、可撓性部材により構成する。
  12. 請求項8乃至11の何れか1の請求項に記載の配線基板の製造方法であって、
    前記配線パターンの形成を、
    金属箔が設けられている前記第2絶縁層を用意することと、
    前記第2絶縁層に対して、前記第1絶縁層に積層された後に前記金属箔の上から金属めっき膜を形成することと、
    前記金属めっき膜と前記金属箔とをエッチングすることと、により行うと共に、
    前記めっき接続部を、前記第2貫通孔に充填されている前記金属めっき膜により構成する。
  13. 請求項8乃至12の何れか1の請求項に記載の配線基板の製造方法であって、
    複数の前記金属ブロックの上に、電子部品と接続するための電子部品接続部をそれぞれ形成する。
  14. 請求項13に記載の配線基板の製造方法であって、
    複数の前記電子部品接続部から1つの電子部品が実装される1つの電子部品実装部を構成し、1つの前記電子部品実装部を複数の前記金属ブロックと接続する。
  15. 請求項13又は14に記載の配線基板の製造方法であって、
    前記電子部品実装部に、凹部を形成する。
  16. 請求項9乃至15の何れか1の請求項に記載の配線基板の製造方法であって、
    前記金属ブロックを、前記第2絶縁層に金属板を張り付けることと、前記金属板をエッチングすることと、により形成する。
JP2015241763A 2015-12-11 2015-12-11 配線基板及びその製造方法 Pending JP2017108033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015241763A JP2017108033A (ja) 2015-12-11 2015-12-11 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015241763A JP2017108033A (ja) 2015-12-11 2015-12-11 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017108033A true JP2017108033A (ja) 2017-06-15

Family

ID=59060270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015241763A Pending JP2017108033A (ja) 2015-12-11 2015-12-11 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017108033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157794A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157794A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Similar Documents

Publication Publication Date Title
US9955591B2 (en) Circuit substrate and method for manufacturing the same
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20120227261A1 (en) Method for manufacturing printed wiring board
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
JP6027001B2 (ja) 放熱回路基板
JP2016066699A (ja) 複合配線基板およびその実装構造体
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US20150034374A1 (en) Printed wiring board and method for manufacturing printed wiring board
US10186486B2 (en) Wiring board
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US10219369B2 (en) Circuit board
JP2015146346A (ja) 多層配線板
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2010062199A (ja) 回路基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2017108033A (ja) 配線基板及びその製造方法
JP5810206B1 (ja) 基板構造およびその製造方法
JP2016076509A (ja) 回路モジュール
JP6123915B2 (ja) 樹脂多層基板
US9750136B2 (en) Wiring board and method for manufacturing the same
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
US11553601B2 (en) Wiring board and method for manufacturing the same
JP2016046509A (ja) プリント配線板および半導体パッケージ