JP7103030B2 - 電子部品内蔵パッケージ及びその製造方法 - Google Patents
電子部品内蔵パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP7103030B2 JP7103030B2 JP2018143493A JP2018143493A JP7103030B2 JP 7103030 B2 JP7103030 B2 JP 7103030B2 JP 2018143493 A JP2018143493 A JP 2018143493A JP 2018143493 A JP2018143493 A JP 2018143493A JP 7103030 B2 JP7103030 B2 JP 7103030B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electronic component
- subunit
- conductor pattern
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
11 第1の絶縁層
12 第2の絶縁層
13 第3の絶縁層
11a キャビティ
12a,13a 絶縁層
21~24 導体パターン
21a,24a 導体層
30 スルーホール
31 スルーホール導体
32~34 ビア導体
41,42 絶縁層
50 電子部品
51 端子電極
52,63 放熱導体パターン
61 導体パターン
61a パッド部
61b 接続部
62 補助導体パターン
64 ビア導体
70 受動部品
L1~L4 配線層
M メインユニット
S サブユニット
Claims (10)
- 電子部品が内蔵されたサブユニットと、
前記サブユニットを収容するキャビティを有するメインユニットと、を備え、
前記サブユニットは、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有し、
前記メインユニットは、前記キャビティが形成された第1の絶縁層と、前記第1の絶縁層を挟むように設けられた第2及び第3の絶縁層とを有し、
前記第2及び第3の絶縁層は、それぞれ前記サブユニットの前記第2及び第1の表面を覆い、
前記サブユニットに設けられた前記補助導体パターンの少なくとも一部は、前記第2の絶縁層に埋め込まれており、
前記第3の絶縁層、前記サブユニット及び前記第2の絶縁層を貫通し、前記導体パターンに接続されたスルーホール導体をさらに備えることを特徴とする電子部品内蔵パッケージ。 - 前記補助導体パターンは、前記電子部品と重なる位置に設けられていることを特徴とする請求項1に記載の電子部品内蔵パッケージ。
- 前記補助導体パターンの面積は、前記電子部品の面積よりも大きいことを特徴とする請求項2に記載の電子部品内蔵パッケージ。
- 前記サブユニットの前記第1の表面には、前記電子部品の前記端子電極とは異なる部分と接する放熱導体パターンが形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵パッケージ。
- 前記電子部品は、前記端子電極が形成された主面と、前記主面の反対側に位置する裏面とを有し、
前記電子部品の前記裏面は、ビア導体を介して前記補助導体パターンに接続されていることを特徴とする請求項1乃至4のいずれか一項に記載の電子部品内蔵パッケージ。 - 前記サブユニットの前記第1の表面は前記第3の絶縁層と接し、前記サブユニットの前記第2の表面は前記第2の絶縁層と接することを特徴とする請求項1乃至5のいずれか一項に記載の電子部品内蔵パッケージ。
- 前記第1の絶縁層は、芯材に樹脂材料を含浸させてなるコア層であり、
前記第2及び第3の絶縁層は、芯材を含まない樹脂層であることを特徴とする請求項1乃至6のいずれか一項に記載の電子部品内蔵パッケージ。 - 電子部品が内蔵されたサブユニットと、
前記サブユニットを収容するキャビティを有するメインユニットと、を備え、
前記サブユニットは、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有し、
前記メインユニットは、前記キャビティが形成された第1の絶縁層と、前記第1の絶縁層を挟むように設けられた第2及び第3の絶縁層とを有し、
前記第2及び第3の絶縁層は、それぞれ前記サブユニットの前記第2及び第1の表面を覆い、
前記サブユニットに設けられた前記補助導体パターンの少なくとも一部は、前記第2の絶縁層に埋め込まれており、
前記サブユニットの前記第1の表面には、前記電子部品の前記端子電極とは異なる部分と接する放熱導体パターンが形成されていることを特徴とする電子部品内蔵パッケージ。 - 第1の絶縁層を貫通するキャビティを前記第1の絶縁層に形成する第1の工程と、
前記第1の絶縁層の一方の表面に、未硬化又は半硬化状態の樹脂材料を含む第2の絶縁層を重ねる第2の工程と、
電子部品が内蔵され、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有するサブユニットを用意し、前記補助導体パターンの少なくとも一部が前記第2の絶縁層に食い込むよう、前記サブユニットを前記キャビティ内に配置する第3の工程と、
前記キャビティを閉塞するよう、前記第1の絶縁層の他方の表面に第3の絶縁層を重ねる第4の工程と、を備えることを特徴とする電子部品内蔵パッケージの製造方法。 - 前記第3の絶縁層、前記サブユニット及び前記第2の絶縁層を貫通し、前記導体パターンに接続されたスルーホール導体を形成する第5の工程をさらに備えることを特徴とする請求項9に記載の電子部品内蔵パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018143493A JP7103030B2 (ja) | 2018-07-31 | 2018-07-31 | 電子部品内蔵パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018143493A JP7103030B2 (ja) | 2018-07-31 | 2018-07-31 | 電子部品内蔵パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020021801A JP2020021801A (ja) | 2020-02-06 |
JP7103030B2 true JP7103030B2 (ja) | 2022-07-20 |
Family
ID=69588887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018143493A Active JP7103030B2 (ja) | 2018-07-31 | 2018-07-31 | 電子部品内蔵パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7103030B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7124795B2 (ja) * | 2019-06-27 | 2022-08-24 | 株式会社村田製作所 | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000165007A (ja) | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
JP2006222334A (ja) | 2005-02-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置 |
JP2011035163A (ja) | 2009-07-31 | 2011-02-17 | Dainippon Printing Co Ltd | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 |
JP2014236187A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
JP2015032729A (ja) | 2013-08-05 | 2015-02-16 | 株式会社フジクラ | 電子部品内蔵多層配線基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150024643A (ko) * | 2013-08-27 | 2015-03-09 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조 방법 |
-
2018
- 2018-07-31 JP JP2018143493A patent/JP7103030B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000165007A (ja) | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
JP2006222334A (ja) | 2005-02-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置 |
JP2011035163A (ja) | 2009-07-31 | 2011-02-17 | Dainippon Printing Co Ltd | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 |
JP2014236187A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
JP2015032729A (ja) | 2013-08-05 | 2015-02-16 | 株式会社フジクラ | 電子部品内蔵多層配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020021801A (ja) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793219B2 (en) | Semiconductor element built-in wiring board and method for manufacturing the same | |
JP4103549B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
JP2019024101A (ja) | チップ内蔵型印刷回路基板および半導体パッケージ | |
US9832878B2 (en) | Wiring board with cavity for built-in electronic component and method for manufacturing the same | |
US9391044B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2017050315A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
KR20110010015A (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
US10186486B2 (en) | Wiring board | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
JP2015146346A (ja) | 多層配線板 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2016082163A (ja) | プリント配線板 | |
JP2016054222A (ja) | 多層配線基板 | |
JP6994342B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP6378616B2 (ja) | 電子部品内蔵プリント配線板 | |
JP7103030B2 (ja) | 電子部品内蔵パッケージ及びその製造方法 | |
JP2010062199A (ja) | 回路基板 | |
JP2008211254A (ja) | 部品内蔵多層回路基板 | |
JP2009135391A (ja) | 電子装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7103030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |