JP7103030B2 - 電子部品内蔵パッケージ及びその製造方法 - Google Patents

電子部品内蔵パッケージ及びその製造方法 Download PDF

Info

Publication number
JP7103030B2
JP7103030B2 JP2018143493A JP2018143493A JP7103030B2 JP 7103030 B2 JP7103030 B2 JP 7103030B2 JP 2018143493 A JP2018143493 A JP 2018143493A JP 2018143493 A JP2018143493 A JP 2018143493A JP 7103030 B2 JP7103030 B2 JP 7103030B2
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
subunit
conductor pattern
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018143493A
Other languages
English (en)
Other versions
JP2020021801A (ja
Inventor
正史 勝俣
利益 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018143493A priority Critical patent/JP7103030B2/ja
Publication of JP2020021801A publication Critical patent/JP2020021801A/ja
Application granted granted Critical
Publication of JP7103030B2 publication Critical patent/JP7103030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は電子部品内蔵パッケージ及びその製造方法に関し、特に、電子部品が内蔵されたサブユニットと、サブユニットが内蔵されたメインユニットとを備える電子部品内蔵パッケージ及びその製造方法に関する。
半導体ICなどの電子部品を内蔵する半導体パッケージとしては、特許文献1に記載された半導体パッケージが知られている。特許文献1に記載された半導体パッケージは、コア基板にキャビティを形成し、キャビティの内部に半導体ICを収容した構成を有している。また、特許文献2には、多層配線基板の最上部にキャビティを設け、キャビティの内部にインターポーザを収容した構成を有する電子部品内蔵基板が開示されている。
特許文献1及び2においては、接着剤を用いて半導体IC又はインターポーザの裏面を基板に接着し、これにより、半導体ICの位置ずれを防止している。
特開2014-56925号公報 特開2016-39214号公報 特開2013-183015号公報
しかしながら、接着剤を用いて半導体ICなどの電子部品を接着すると、製造工程中にキャビティ内で電子部品が動いてしまうおそれがあった。電子部品が動いてしまうと、電子部品に設けられた端子電極と絶縁層に設けられた導体パターンを接続する際のアライメント工程において、アライメントにずれが生じるという問題があった。また、接着剤は、加熱によりボイドが発生することがあり、これによる信頼性の低下や接着力の低下も懸念される。
一方、電子部品が内蔵されたサブユニットと、サブユニットが内蔵されたメインユニットを有する電子部品内蔵パッケージも知られている(特許文献3参照)。この種の電子部品内蔵パッケージにおいても、接着層を用いてサブユニットをメインユニットに固定すると、製造工程中にキャビティ内でサブユニットが動いてしまうおそれがあった。
したがって、本発明は、電子部品が内蔵されたサブユニットと、サブユニットが内蔵されたメインユニットとを備える電子部品内蔵パッケージ及びその製造方法において、キャビティ内におけるサブユニットの移動を防止することを目的とする。
本発明による電子部品内蔵パッケージは、電子部品が内蔵されたサブユニットと、サブユニットを収容するキャビティを有するメインユニットとを備え、サブユニットは、電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有し、メインユニットは、キャビティが形成された第1の絶縁層と、第1の絶縁層を挟むように設けられた第2及び第3の絶縁層とを有し、第2及び第3の絶縁層は、それぞれサブユニットの第2及び第1の表面を覆い、サブユニットに設けられた補助導体パターンの少なくとも一部は、第2の絶縁層に埋め込まれていることを特徴とする。
本発明によれば、サブユニットに設けられた補助導体パターンがメインユニットを構成する第2の絶縁層に埋め込まれていることから、接着剤などを用いることなく、サブユニットをキャビティ内で固定することができる。しかも、サブユニットとメインユニットの組み合わせによって構成されていることから、サブユニット上の再配線によって導体パターンの電極ピッチを拡大することができ、これにより、サブユニットとメインユニットの接続を容易に行うことが可能となる。
本発明による電子部品内蔵パッケージは、第3の絶縁層、サブユニット及び第2の絶縁層を貫通し、導体パターンに接続されたスルーホール導体をさらに備えるものであっても構わない。これによれば、ハンダを用いることなく、サブユニットとメインユニットを接続することができるため、製品の信頼性を高めることが可能となる。
本発明において、補助導体パターンは、電子部品と重なる位置に設けられていても構わない。これによれば、補助導体パターンを介して放熱性が向上することから、電子部品が発する熱を効率よく放熱することが可能となる。
本発明において、補助導体パターンの面積は、電子部品の面積よりも大きくても構わない。これによれば、補助導体パターンによる放熱効果をより高めることが可能となる。
本発明において、サブユニットの第1の表面には、電子部品の端子電極とは異なる部分と接する放熱導体パターンが形成されていても構わない。これによれば、放熱導体パターンを介して放熱性が向上することから、電子部品が発する熱をより効率よく放熱することが可能となる。
本発明において、電子部品は、端子電極が形成された主面と、主面の反対側に位置する裏面とを有し、電子部品の裏面は、ビア導体を介して補助導体パターンに接続されていても構わない。これによれば、補助導体パターンを介した放熱効果をよりいっそう高めることが可能となる。
本発明において、サブユニットの第1の表面は第3の絶縁層と接し、サブユニットの第2の表面は第2の絶縁層と接するものであっても構わない。これによれば、第3の絶縁層を貫通して設けられたビア導体に導体パターン又は放熱導体パターンを接続することが可能となる。
本発明において、第1の絶縁層は、芯材に樹脂材料を含浸させてなるコア層であり、第2及び第3の絶縁層は、芯材を含まない樹脂層であっても構わない。これによれば、全体の機械的強度を確保しつつ、サブユニットに設けられた補助導体パターンを第2の絶縁層に容易に埋め込むことが可能となる。
本発明による電子部品内蔵パッケージの製造方法は、第1の絶縁層を貫通するキャビティを第1の絶縁層に形成する第1の工程と、第1の絶縁層の一方の表面に、未硬化又は半硬化状態の樹脂材料を含む第2の絶縁層を重ねる第2の工程と、電子部品が内蔵され、電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有するサブユニットを用意し、補助導体パターンの少なくとも一部が第2の絶縁層に食い込むよう、サブユニットをキャビティ内に配置する第3の工程と、キャビティを閉塞するよう、第1の絶縁層の他方の表面に第3の絶縁層を重ねる第4の工程とを備えることを特徴とする。
本発明によれば、未硬化又は半硬化状態である第2の絶縁層に補助導体パターンが食い込むよう、サブユニットが搭載されることから、接着剤などを用いることなく、サブユニットをキャビティ内で固定することができる。
本発明による電子部品内蔵パッケージの製造方法は、第3の絶縁層、サブユニット及び第2の絶縁層を貫通し、導体パターンに接続された第1のスルーホール導体を形成する第5の工程をさらに備えるものであっても構わない。これによれば、ハンダを用いることなく、サブユニットとメインユニットを接続することができるため、製品の信頼性をより高めることが可能となる。
このように、本発明によれば、電子部品が内蔵されたサブユニットと、サブユニットが内蔵されたメインユニットとを備える電子部品内蔵パッケージ及びその製造方法において、接着剤などを用いることなく、サブユニットをキャビティ内で固定することが可能となる。
図1は、本発明の第1の実施形態による電子部品内蔵モジュール1の構成を説明するための略断面図である。 図2は、サブユニットSの構成を説明するための図であり、(a)は透過的な略上面図、(b)は略断面図である。 図3は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図4は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図5は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図6は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図7は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図8は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図9は、電子部品内蔵モジュール1の製造方法を説明するための工程図である。 図10(a)~(d)は、補助導体パターン62の平面形状のバリエーションを示す図である。 図11は、本発明の第2の実施形態による電子部品内蔵モジュール2の構成を説明するための略断面図である。 図12は、本発明の第3の実施形態による電子部品内蔵モジュール3の構成を説明するための略断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の第1の実施形態による電子部品内蔵モジュール1の構成を説明するための略断面図である。
図1に示すように、本実施形態による電子部品内蔵モジュール1は、絶縁層11~13を有するメインユニットMと、メインユニットMに内蔵されたサブユニットSによって構成されている。メインユニットMを構成する絶縁層11は、ガラスクロスなどの芯材に樹脂材料を含浸させてなるコア層である。これに対し、メインユニットMを構成する絶縁層12,13は、芯材を含まない樹脂層であり、コア層である絶縁層11を挟み込むように設けられている。メインユニットMは、4つの配線層L1~L4を有する多層配線基板である。配線層L1は絶縁層12の下面に位置し、複数の導体パターン21を含む。配線層L2は、絶縁層11と絶縁層12の間に位置し、複数の導体パターン22を含む。配線層L3は、絶縁層11と絶縁層13の間に位置し、複数の導体パターン23を含む。配線層L4は絶縁層13の上面に位置し、複数の導体パターン24を含む。
絶縁層11にはキャビティ11aが設けられており、キャビティ11a内にサブユニットSが収容されている。キャビティ11aは、絶縁層12,13によって閉塞されており、これによりサブユニットSは絶縁層12,13によって上下から覆われる。
図2は、サブユニットSの構成を説明するための図であり、(a)は透過的な略上面図、(b)は略断面図である。
図2に示すように、サブユニットSは、積層された2つの絶縁層41,42と、絶縁層41と絶縁層42の間に埋め込まれた電子部品50を備えている。電子部品50は、例えばプロセッサなどの半導体ICであるが、本発明がこれに限定されるものではない。電子部品50は、その主面に複数の端子電極51及び放熱導体パターン52が設けられており、裏面が絶縁層41と向かい合うよう、フェイスアップ方式で絶縁層41に搭載されている。端子電極51は、絶縁層42を貫通して設けられたビア導体64を介して、絶縁層42の表面に形成された導体パターン61に接続されている。絶縁層42の表面は、サブユニットSの第1の表面を構成する。
導体パターン61は、略円形のパッド部61aと、パッド部61aとビア導体64を繋ぐ細い接続部61bを有している。尚、図面の見やすさを考慮して、図2(a)においては、一部の接続部61bのみを図示し、他の接続部61bについては省略している。このような構成により、導体パターン61は再配線層として機能し、端子電極51のピッチがパッド部61aのピッチに拡大される。
また、サブユニットSの第2の表面を構成する絶縁層41の下面には、補助導体パターン62が設けられている。本実施形態においては、補助導体パターン62はフローティング状態であり、他の導体パターンに接続されていない。補助導体パターン62は矩形状であり、電子部品50と重なる位置に設けられているとともに、その面積は電子部品50よりも大きい。図1に示すように、補助導体パターン62は絶縁層12に食い込むことによってアンカー効果を発揮し、これによりサブユニットSの位置ずれを防止する役割を果たしている。さらに、電子部品50が発する熱を効率よく放熱するための放熱板としての役割も果たす。
さらに、サブユニットSの第1の表面を構成する絶縁層42の上面には、放熱導体パターン63が設けられている。放熱導体パターン63は、電子部品50と重なる位置に設けられており、ビア導体64を介して電子部品50の主面と接する放熱導体パターン52に接続されている。これにより、電子部品50が発する熱は、放熱導体パターン52,63を介して、効率よく放熱される。
図1に示すように、本実施形態による電子部品内蔵モジュール1は、複数のスルーホール30が形成され、その内表面にスルーホール導体31が形成されている。スルーホール30及びスルーホール導体31は、絶縁層13、サブユニットS及び絶縁層12を貫通するように設けられており、サブユニットSに設けられたパッド部61aは、スルーホール導体31を介して配線層L1に位置する導体パターン21又は配線層L4に位置する導体パターン24に接続される。図1には2個のスルーホール30及びスルーホール導体31のみが図示されているが、実際には、各パッド部61aにそれぞれ対応するスルーホール30及びスルーホール導体31が設けられる。図2(a)に示すように、スルーホール30及びスルーホール導体31の径は、パッド部61aの径よりもやや小さく設計されている。
また、図示しないが、絶縁層11~13にもビア導体が形成され、これにより積層方向に隣接する配線層L1~L4が互いに接続される。最表層に位置する配線層L1,L4は、必要に応じて一部がソルダーレジストで覆われ、露出部分が外部端子として用いられる。
以上が本実施形態による電子部品内蔵モジュール1の構成である。このように、本実施形態による電子部品内蔵モジュール1は、サブユニットSの第2の表面から突出する補助導体パターン62がメインユニットMの絶縁層12に埋め込まれていることから、接着剤などを用いることなく、サブユニットSをメインユニットMのキャビティ11a内に固定することが可能となる。しかも、半導体ICなどの電子部品50をサブユニットSに埋め込むことによってモジュール化するとともに、スルーホール導体31を用いてサブユニットSとメインユニットMを接続していることから、スルーホール導体31の形成ピッチを十分に確保することができるだけでなく、ハンダを用いることなく両者を確実に接続することが可能となる。
次に、本実施形態による電子部品内蔵モジュール1の製造方法について説明する。
図3~図9は、本実施形態による電子部品内蔵モジュール1の製造方法を説明するための工程図である。
まず、図3に示すように、ガラスクロスなどの芯材に樹脂材料を含浸させてなる絶縁層11を用意し、その表裏に導体パターン22,23を形成する。一部の導体パターン22,23については、絶縁層11を貫通するビア導体を介して互いに接続しても構わない。その後、図4に示すように、絶縁層11を貫通するキャビティ11aを形成する。キャビティ11aの形成は、プレス加工又はレーザー加工により行うことができる。
次に、図5に示すように、未硬化又は半硬化状態の樹脂材料を含む絶縁層12aと導体層21aの積層体を用意し、絶縁層12aの上面と絶縁層11の下面が接するよう、両者を重ねた後、キャビティ11a内にサブユニットSを載置する。サブユニットSを搭載する際には、いわゆるピンラミネーションによってアライメントを行っても構わないし、導体パターン23の一部をアライメントマークとして用いても構わない。そして、サブユニットSの下面を絶縁層12aに押し当てると、図6に示すように、サブユニットSに設けられた補助導体パターン62が絶縁層12aに食い込む。これにより、サブユニットSの水平位置が固定される。この時、補助導体パターン62の全体が絶縁層12aに埋め込まれることは必須でなく、少なくとも一部が絶縁層12aに埋め込まれれば足りる。
次に、図7に示すように、未硬化又は半硬化状態の樹脂材料を含む絶縁層13aと導体層24aの積層体を用意し、絶縁層13aの下面と絶縁層11の上面が接するよう、両者を重ねることにより、キャビティ11aを閉塞する。本実施形態においては、サブユニットSが絶縁層11よりも薄く、このため、絶縁層13aによってキャビティ11aを閉塞しても、サブユニットSの上面は、絶縁層13aの下面から僅かに離れた状態となる。
この状態で真空熱プレス加工を行うことにより、絶縁層12a,13aを硬化させる。これにより、未硬化又は半硬化状態の絶縁層12a,13aが完全に硬化した絶縁層12,13に変化する。次に、ドリル加工などの方法によって、絶縁層13、サブユニットS及び絶縁層12にスルーホール30を形成した後、その内表面にスルーホール導体31をメッキにより形成する。スルーホール30を形成する平面位置は、図2(a)に示すパッド部61aと重なる位置である。これにより、サブユニットSに設けられたパッド部61aと導体層21a,24aが電気的に接続される。
そして、導体層21a,24aを所定の平面形状にパターニングすることによって導体パターン21,24を形成すれば、図1に示した電子部品内蔵モジュール1が完成する。
このように、本実施形態においては、未硬化又は半硬化状態の樹脂材料を含む絶縁層12aに補助導体パターン62が食い込むよう、サブユニットSを搭載していることから、その後の工程でサブユニットSが動くことがない。しかも、サブユニットSとメインユニットMをスルーホール導体31によって接続していることから、ハンダを用いることなく両者を接続することができ、製品の信頼性を高めることが可能となる。
尚、上記実施形態では、補助導体パターン62の平面形状を矩形としたが、補助導体パターン62の平面形状がこれに限定されるものではない。例えば、補助導体パターン62の平面形状は、図10(a)に示すように円形であっても構わないし、図10(b),(c)に示すようにC字型であっても構わないし、図10(d)に示すように放射状であっても構わない。
図11は、本発明の第2の実施形態による電子部品内蔵モジュール2の構成を説明するための略断面図であり、図1に示す電子部品内蔵モジュール1と同じ構成要素には同じ符号が付されている。
図11に示すように、本実施形態による電子部品内蔵モジュール2においては、サブユニットSの厚さが絶縁層11の厚さと同じ、或いは、やや厚く、これにより、サブユニットSの上面が絶縁層13と接し、サブユニットSの下面が絶縁層12と接している。またサブユニットSには、絶縁層41を貫通するビア導体32が設けられており、ビア導体32を介して電子部品50の裏面と補助導体パターン62が接続されている。補助導体パターン62は、絶縁層12を貫通するビア導体33を介して、導体パターン21に接続されている。さらに、電子部品50の端子電極51の一部は、導体パターン61と、絶縁層13を貫通するビア導体34を介して、導体パターン24に接続されている。
このような構成によれば、電子部品50の発する熱を、ビア導体32、補助導体パターン62、ビア導体33及び導体パターン21を介してより効率よく放熱することが可能となる。しかも、端子電極51の一部が導体パターン61及びビア導体34を介して導体パターン24に接続されることから、配線層L4にキャパシタやインダクタなどの受動部品70を搭載した場合に、電子部品50と受動部品70の配線距離をより短縮することが可能となる。
図12は、本発明の第3の実施形態による電子部品内蔵モジュール3の構成を説明するための略断面図であり、図1に示す電子部品内蔵モジュール1と同じ構成要素には同じ符号が付されている。
図12に示すように、本実施形態による電子部品内蔵モジュール3は上下反転しているとともに、絶縁層13を貫通するビア導体34を介して、放熱導体パターン63が導体パターン24に接続されている。ここで、補助導体パターン62の厚みは、第1の絶縁層11の上に形成される導体パターン22の厚みとできるだけ同等になるよう設計することが好ましい。これによれば、第1の絶縁層11に積層される第2の絶縁層12の平坦性が向上する。
このような構成によれば、電子部品50の発する熱が放熱導体パターン52、ビア導体64、放熱導体パターン63、ビア導体34及び導体パターン24を介してより効率よく放熱することが可能となる。また、補助導体パターン62は、少なくとも1つのスルーホール導体31と接していても構わない。これによれば、よりいっそう放熱性が向上する。この場合、補助導体パターン62と接するスルーホール導体31がグランドパターンであれば、放熱性とともにシールド機能も発揮することから、電子部品50から外部に漏洩するノイズが低減するという副次的効果を得ることも可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
1~3 電子部品内蔵モジュール
11 第1の絶縁層
12 第2の絶縁層
13 第3の絶縁層
11a キャビティ
12a,13a 絶縁層
21~24 導体パターン
21a,24a 導体層
30 スルーホール
31 スルーホール導体
32~34 ビア導体
41,42 絶縁層
50 電子部品
51 端子電極
52,63 放熱導体パターン
61 導体パターン
61a パッド部
61b 接続部
62 補助導体パターン
64 ビア導体
70 受動部品
L1~L4 配線層
M メインユニット
S サブユニット

Claims (10)

  1. 電子部品が内蔵されたサブユニットと、
    前記サブユニットを収容するキャビティを有するメインユニットと、を備え、
    前記サブユニットは、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有し、
    前記メインユニットは、前記キャビティが形成された第1の絶縁層と、前記第1の絶縁層を挟むように設けられた第2及び第3の絶縁層とを有し、
    前記第2及び第3の絶縁層は、それぞれ前記サブユニットの前記第2及び第1の表面を覆い、
    前記サブユニットに設けられた前記補助導体パターンの少なくとも一部は、前記第2の絶縁層に埋め込まれており、
    前記第3の絶縁層、前記サブユニット及び前記第2の絶縁層を貫通し、前記導体パターンに接続されたスルーホール導体をさらに備えることを特徴とする電子部品内蔵パッケージ。
  2. 前記補助導体パターンは、前記電子部品と重なる位置に設けられていることを特徴とする請求項に記載の電子部品内蔵パッケージ。
  3. 前記補助導体パターンの面積は、前記電子部品の面積よりも大きいことを特徴とする請求項に記載の電子部品内蔵パッケージ。
  4. 前記サブユニットの前記第1の表面には、前記電子部品の前記端子電極とは異なる部分と接する放熱導体パターンが形成されていることを特徴とする請求項1乃至のいずれか一項に記載の電子部品内蔵パッケージ。
  5. 前記電子部品は、前記端子電極が形成された主面と、前記主面の反対側に位置する裏面とを有し、
    前記電子部品の前記裏面は、ビア導体を介して前記補助導体パターンに接続されていることを特徴とする請求項1乃至のいずれか一項に記載の電子部品内蔵パッケージ。
  6. 前記サブユニットの前記第1の表面は前記第3の絶縁層と接し、前記サブユニットの前記第2の表面は前記第2の絶縁層と接することを特徴とする請求項1乃至のいずれか一項に記載の電子部品内蔵パッケージ。
  7. 前記第1の絶縁層は、芯材に樹脂材料を含浸させてなるコア層であり、
    前記第2及び第3の絶縁層は、芯材を含まない樹脂層であることを特徴とする請求項1乃至のいずれか一項に記載の電子部品内蔵パッケージ。
  8. 電子部品が内蔵されたサブユニットと、
    前記サブユニットを収容するキャビティを有するメインユニットと、を備え、
    前記サブユニットは、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有し、
    前記メインユニットは、前記キャビティが形成された第1の絶縁層と、前記第1の絶縁層を挟むように設けられた第2及び第3の絶縁層とを有し、
    前記第2及び第3の絶縁層は、それぞれ前記サブユニットの前記第2及び第1の表面を覆い、
    前記サブユニットに設けられた前記補助導体パターンの少なくとも一部は、前記第2の絶縁層に埋め込まれており、
    前記サブユニットの前記第1の表面には、前記電子部品の前記端子電極とは異なる部分と接する放熱導体パターンが形成されていることを特徴とする電子部品内蔵パッケージ。
  9. 第1の絶縁層を貫通するキャビティを前記第1の絶縁層に形成する第1の工程と、
    前記第1の絶縁層の一方の表面に、未硬化又は半硬化状態の樹脂材料を含む第2の絶縁層を重ねる第2の工程と、
    電子部品が内蔵され、前記電子部品の端子電極に接続される複数の導体パターンが形成された第1の表面と、前記第1の表面の反対側に位置し、補助導体パターンが形成された第2の表面とを有するサブユニットを用意し、前記補助導体パターンの少なくとも一部が前記第2の絶縁層に食い込むよう、前記サブユニットを前記キャビティ内に配置する第3の工程と、
    前記キャビティを閉塞するよう、前記第1の絶縁層の他方の表面に第3の絶縁層を重ねる第4の工程と、を備えることを特徴とする電子部品内蔵パッケージの製造方法。
  10. 前記第3の絶縁層、前記サブユニット及び前記第2の絶縁層を貫通し、前記導体パターンに接続されたスルーホール導体を形成する第5の工程をさらに備えることを特徴とする請求項9に記載の電子部品内蔵パッケージの製造方法。
JP2018143493A 2018-07-31 2018-07-31 電子部品内蔵パッケージ及びその製造方法 Active JP7103030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018143493A JP7103030B2 (ja) 2018-07-31 2018-07-31 電子部品内蔵パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018143493A JP7103030B2 (ja) 2018-07-31 2018-07-31 電子部品内蔵パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020021801A JP2020021801A (ja) 2020-02-06
JP7103030B2 true JP7103030B2 (ja) 2022-07-20

Family

ID=69588887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143493A Active JP7103030B2 (ja) 2018-07-31 2018-07-31 電子部品内蔵パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP7103030B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7124795B2 (ja) * 2019-06-27 2022-08-24 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165007A (ja) 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP2006222334A (ja) 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置
JP2011035163A (ja) 2009-07-31 2011-02-17 Dainippon Printing Co Ltd 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2014236187A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2015032729A (ja) 2013-08-05 2015-02-16 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024643A (ko) * 2013-08-27 2015-03-09 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165007A (ja) 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP2006222334A (ja) 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置
JP2011035163A (ja) 2009-07-31 2011-02-17 Dainippon Printing Co Ltd 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2014236187A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2015032729A (ja) 2013-08-05 2015-02-16 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2020021801A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2019024101A (ja) チップ内蔵型印刷回路基板および半導体パッケージ
US9832878B2 (en) Wiring board with cavity for built-in electronic component and method for manufacturing the same
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2017050315A (ja) プリント配線板及びプリント配線板の製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
KR20110010015A (ko) 반도체 패키지 및 이의 제조 방법
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
US10186486B2 (en) Wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2008016844A (ja) プリント基板及びその製造方法
JP2015146346A (ja) 多層配線板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2016082163A (ja) プリント配線板
JP2016054222A (ja) 多層配線基板
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP2010062199A (ja) 回路基板
JP2008211254A (ja) 部品内蔵多層回路基板
JP2009135391A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150