JP2019024101A - チップ内蔵型印刷回路基板および半導体パッケージ - Google Patents

チップ内蔵型印刷回路基板および半導体パッケージ Download PDF

Info

Publication number
JP2019024101A
JP2019024101A JP2018172433A JP2018172433A JP2019024101A JP 2019024101 A JP2019024101 A JP 2019024101A JP 2018172433 A JP2018172433 A JP 2018172433A JP 2018172433 A JP2018172433 A JP 2018172433A JP 2019024101 A JP2019024101 A JP 2019024101A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
chip
semiconductor package
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018172433A
Other languages
English (en)
Inventor
ホン・スク・チャン
Suk Chang Hong
ビュン・ジョン・ス
Jung Soo Byun
パク・サン・カブ
Sang Kab Park
ヨム・クァン・ソプ
Kwang Seop Youm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2019024101A publication Critical patent/JP2019024101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

【課題】本発明は、チップ内蔵型印刷回路基板及びそれを用いた半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造方法に関する。【解決手段】本発明によるチップ内蔵型印刷回路基板を用いた半導体パッケージは、ＰｏＰ構造の上、下部半導体パッケージを含み、下部半導体パッケージは、内部に所定の回路パターンを有するベース基板と、前記回路パターンに電気的に連結され、一面が前記ベース基板の上面に露出するようにベース基板に内蔵設置される電子部品と、前記電子部品の露出面に設けられ、電子部品から発生する熱を外部に放出する放熱部材と、を含む。このような本発明によると、熱放出機能に優れた半導体パッケージ製品を製造することができ、これにより製品に対する信頼度を増すことができる。【選択図】図３

Description

本発明は、チップ内蔵型印刷回路基板及びそれを用いた半導体パッケージ、並びにチッ
プ内蔵型印刷回路基板の製造方法に関し、特に、基板に内蔵したチップに対応する部分の
基板の表面に放熱手段を設けることで放熱機能を向上させることができるチップ内蔵型印
刷回路基板及びそれを用いた半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造
方法に関する。
電子製品（例えば、携帯電話）の高機能化による接続可能性（ｃｏｎｎｅｃｔｉｖｉｔ
ｙ）の増加及び通信周波数の増加に伴い、ＰＣＢに二重コア又は四重コアなどが採択され
、ＡＰ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）パッケージの放熱に対する解決
策が求められている。
図１は従来ＰｏＰ構造の半導体パッケージの例を示す図面である。
図１に図示されたように、従来ＰｏＰ構造の半導体パッケージは、電子部品（例えば、
ＡＰ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）チップ）１１２、１２２がモール
ディング材１１３、１２３などにより塗布された構造を有することができる。また、基板
１１１、１２１内に樹脂（ｒｅｓｉｎ）により電子部品１１２、１２２が埋め込まれた構
造を有することもできる。
従って、電子部品１１２、１２２から発生する熱がスムーズに放出されることができず
、そのため発生熱による誤動作や素子の劣化の問題がある。図１において、参照符号１１
０は上部半導体パッケージを示し、１２０は下部半導体パッケージを示す。
韓国公開特許第１０‐２０１１‐０１１１２３２号公報
本発明は、前記のような事項を勘案して導き出されたものであり、基板に内蔵したチッ
プからの熱を効果的に放出させることができるチップ内蔵型印刷回路基板及びそれを用い
た半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造方法を提供することを目的
とする。
前記の目的を果たすために本発明によるチップ内蔵型印刷回路基板は、内部に所定の回
路パターンを有するベース基板と、前記回路パターンに電気的に連結され、一面が前記ベ
ース基板の上面に露出するようにベース基板に内蔵設置される電子部品と、前記電子部品
の露出面に設けられ、電子部品から発生する熱を外部に放出する放熱部材と、を含む点を
特徴とする。
ここで、前記ベース基板の内部に前記回路パターンを互いに接続させるビア構造物をさ
らに有しており、前記ベース基板の上面上に前記ビア構造物に連結され、追加の印刷回路
基板又は半導体パッケージに電気的に接続するためのボールパッドをさらに含むことがで
きる。
また、前記放熱部材としては熱伝導性及び電気伝導性に優れた材質が用いられることが
できる。
この際、前記放熱部材としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの合金が
用いられることができる。
また、前記放熱部材は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボールパ
ッドは前記放熱部材とは異なる金属である電気伝導度に優れた金属（例えば、Ｃｕ、Ａｕ
、Ｐｔなど）で構成されることができる。
この際、前記放熱部材はＡｌで構成され、前記ボールパッドはＣｕ、Ａｕ、Ｐｔのうち
何れか一つの金属で構成されることができる。
また、前記放熱部材が設けられた面の反対側の前記ベース基板の表面に露出した回路パ
ターンの間の空間に形成される回路保護用絶縁材をさらに含むことができる。
この際、前記回路保護用絶縁材としてはソルダレジストが用いられることができる。
また、前記の目的を果たすために本発明によるチップ内蔵型印刷回路基板を用いた半導
体パッケージは、ＰｏＰ構造の半導体パッケージにおける下部に位置してベース機能を行
う下部半導体パッケージと、前記下部半導体パッケージ上に積層されて下部半導体パッケ
ージとともに全体的に一つの一体化したＰｏＰ構造の半導体パッケージを構成する上部半
導体パッケージと、を含み、前記下部半導体パッケージは、内部に所定の回路パターンを
有するベース基板と、前記回路パターンに電気的に連結され、一面が前記ベース基板の上
面に露出するようにベース基板に内蔵設置される電子部品と、前記電子部品の露出面に設
けられ、電子部品から発生する熱を外部に放出する放熱部材と、を含む点を特徴とする。
ここで、前記ベース基板の内部に前記回路パターンを互いに接続させるビア構造物をさ
らに有しており、前記ベース基板の上面上に前記ビア構造物に連結され、追加の印刷回路
基板又は半導体パッケージに電気的に接続するためのボールパッドをさらに含むことがで
きる。
また、前記放熱部材としては熱伝導性及び電気伝導性に優れた材質が用いられることが
できる。
この際、前記放熱部材としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの合金が
用いられることができる。
また、前記放熱部材は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボールパ
ッドは前記放熱部材とは異なる金属である電気伝導度に優れた金属（例えば、Ｃｕ、Ａｕ
、Ｐｔなど）で構成されることができる。
この際、前記放熱部材はＡｌで構成され、前記ボールパッドはＣｕ、Ａｕ、Ｐｔのうち
何れか一つの金属で構成されることができる。
また、前記放熱部材が設けられた面の反対側の前記ベース基板の表面に露出した回路パ
ターンの間の空間に形成される回路保護用絶縁材をさらに含むことができる。
この際、前記回路保護用絶縁材としてはソルダレジストが用いられることができる。
また、前記の目的を果たすために本発明の一形態によるチップ内蔵型印刷回路基板の製
造方法は、放熱部材の一面に電子部品を接合する段階と、前記放熱部材の前記一面上に前
記電子部品が埋め込まれるように絶縁層を形成する段階と、前記絶縁層の内部に前記電子
部品に電気的に連結される回路パターンを形成する段階と、前記放熱部材をエッチングし
て前記電子部品に接触する放熱パターンを形成する段階と、を含む点を特徴とする。
ここで、前記絶縁層を形成する段階及び前記回路パターンを形成する段階は、複数回繰
り返して行われることができる。
また、前記絶縁層上に前記回路パターンの少なくとも一部に連結されるボールパッドを
形成する段階をさらに含むことができる。
また、前記ボールパッドは前記放熱パターンと同時に形成されることができる。
また、前記の目的を果たすために本発明の他の形態によるチップ内蔵型印刷回路基板の
製造方法は、所定の回路パターンが形成されたベース基板を準備する段階と、前記ベース
基板の上部を部分的に除去して前記回路パターンの一部を露出するキャビティを形成する
段階と、前記回路パターンに電気的に連結されるように電子部品を前記キャビティの内部
に挿入する段階と、前記ベース基板の上面及び前記電子部品の露出面上に放熱部材を形成
する段階と、前記放熱部材をエッチングして前記電子部品の露出面上に放熱パターンを形
成する段階と、を含む点を特徴とする。
ここで、前記ベース基板上に前記回路パターンの少なくとも一部に連結されるボールパ
ッドを形成する段階をさらに含むことができる。
また、前記ボールパッドは前記放熱パターンと同時に形成されることができる。
このような本発明によると、電子部品の一面を印刷回路基板の外部に露出するように印
刷回路基板に内蔵し、その内蔵した電子部品の露出部に放熱部材がすぐ接触するように設
けられることで電子部品から発生する熱を外部に効果的に放出させることができる。
また、このような構造の半導体内蔵型印刷回路基板を下部パッケージとして用いて、そ
の上に上部パッケージを積層して全体的に一体化した一つの半導体パッケージを構成する
ことで熱放出機能に優れた半導体パッケージ製品を製造することができ、これにより製品
に対する信頼度を増すことができる。
従来ＰｏＰ構造の半導体パッケージの例を示す図面である。 本発明の実施形態によるチップ内蔵型印刷回路基板の構造を示す図面である。 本発明の実施形態によるチップ内蔵型印刷回路基板を用いた半導体パッケージの構造を示す図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法の実行過程を示すフローチャートである。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法の実行過程を示すフローチャートである。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。 本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に説明するための図面である。
本明細書及び特許請求の範囲に用いられた用語や単語は、通常的又は辞書的な意味に限
定して解釈してはならず、発明者が自分の発明を最善の方法で説明するために用語の概念
を適切に定義することができるという原則に即して本発明の技術的思想に合致する意味と
概念に解釈しなければならない。
明細書全体において、ある部分がある構成要素を「含む」とするときに、これは特に反
対の記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むこと
ができるということを意味する。また、明細書に記載の「…部」、「…器」、「モジュー
ル」、「装置」などの用語は、少なくとも一つの機能や動作を処理する単位を意味し、こ
れはハードウェアやソフトウェア又はハードウェア及びソフトウェアの結合により具現す
ることができる。
以下、添付の図面を参照して本発明の実施形態を詳細に説明する。
図２は本発明の実施形態によるチップ内蔵型印刷回路基板の構造を示す図面である。
図２を参照すると、本発明によるチップ内蔵型印刷回路基板は、ベース基板３０３と、
電子部品３０２と、放熱部材３０１と、を含んで構成される。
前記ベース基板３０３は内部に所定の回路パターン３０４を有する。このようなベース
基板３０３は、単層構造又はマルチレイヤー（ｍｕｌｔｉ‐ｌａｙｅｒ）構造に構成され
ることができる。
前記電子部品３０２は、前記回路パターン３０４に電気的に連結され、一面が前記ベー
ス基板３０３の上面に露出するようにベース基板に内蔵設置される。ここで、このような
電子部品３０２は、半導体チップ、ＩＣチップなどであることができる。
前記放熱部材３０１は電子部品の露出面に設けられ、電子部品から発生する熱を外部に
放出する。
ここで、前記ベース基板３０３の内部に前記回路パターン３０４を互いに接続させるビ
ア構造物（回路パターン３０４と一体に連結されており、別途の番号を付けない）をさら
に有しており、前記ベース基板３０３の上面上に前記ビア構造物に連結され、追加の印刷
回路基板又は半導体パッケージに電気的に接続するためのボールパッド３０１ｐをさらに
含むことができる。
また、前記放熱部材３０１としては熱伝導性及び電気伝導性に優れた材質が用いられる
ことができる。
この際、前記放熱部材３０１としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの
合金が用いられることができる。
また、前記放熱部材３０１は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボ
ールパッド３０１ｐは前記放熱部材３０１とは異なる金属である電気伝導度に優れた金属
（例えば、Ｃｕ、Ａｕ、Ｐｔなど）で構成されることができる。
この際、前記放熱部材はＡｌで構成され、前記ボールパッドはＣｕ、Ａｕ、Ｐｔのうち
何れか一つの金属で構成されることができる。
また、前記放熱部材３０１が設けられた面の反対側の前記ベース基板３０３の表面に露
出した回路パターン３０４の間の空間に形成される回路保護用絶縁材３０５をさらに含む
ことができる。
この際、前記回路保護用絶縁材３０５としてはソルダレジストが用いられることができ
る。
図３は本発明の実施形態によるチップ内蔵型印刷回路基板を用いた半導体パッケージの
構造を示す図面である。
図３を参照すると、本発明によるチップ内蔵型印刷回路基板を用いた半導体パッケージ
は、下部半導体パッケージ３２０と、上部半導体パッケージ３１０と、を含んで構成され
る。
前記下部半導体パッケージ３２０はＰｏＰ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ：
パッケージオンパッケージ）構造の半導体パッケージにおける下部に位置してベース機能
を行う。
前記上部半導体パッケージ３１０は、前記下部半導体パッケージ３２０上に積層されて
下部半導体パッケージ３２０とともに全体的に一つの一体化したＰｏＰ構造の半導体パッ
ケージを構成する。
ここで、前記下部半導体パッケージ３２０は、内部に所定の回路パターン３０４を有す
るベース基板３０３と、前記回路パターン３０４に電気的に連結され、一面が前記ベース
基板３０３の上面に露出するようにベース基板に内蔵設置される電子部品３０２と、前記
電子部品３０２の露出面に設けられ、電子部品３０２から発生する熱を外部に放出する放
熱部材３０１と、を含む。
ここで、前記ベース基板３０３の内部に前記回路パターンを互いに接続させるビア構造
物（回路パターン３０４と一体に連結されており、別途の番号を付けない）をさらに有し
ており、前記ベース基板３０３の上面上に前記ビア構造物に連結され、追加の印刷回路基
板又は半導体パッケージに電気的に接続するためのボールパッド３０１ｐをさらに含むこ
とができる。
また、前記放熱部材３０１としては熱伝導性及び電気伝導性に優れた材質が用いられる
ことができる。
この際、前記放熱部材３０１としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの
合金が用いられることができる。
また、前記放熱部材３０１は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボ
ールパッド３０１ｐは前記放熱部材３０１とは異なる金属である電気伝導度に優れた金属
（例えば、Ｃｕ、Ａｕ、Ｐｔなど）で構成されることができる。
この際、前記放熱部材３０１はＡｌで構成され、前記ボールパッド３０１ｐはＣｕ、Ａ
ｕ、Ｐｔのうち何れか一つの金属で構成されることができる。
また、前記放熱部材３０１が設けられた面の反対側の前記ベース基板３０３の表面に露
出した回路パターン３０４の間の空間に形成される回路保護用絶縁材３０５をさらに含む
ことができる。
この際、前記回路保護用絶縁材３０５としてはソルダレジストが用いられることができ
る。
図３において、参照符号３１１は基板を示し、３１２は電子部品を示し、３１３はモー
ルディング材を示す。
以下、本発明によるチップ内蔵型印刷回路基板の製造過程について説明する。
図４は本発明の一実施形態によるチップ内蔵型印刷回路基板の製造方法の実行過程を示
すフローチャートであり、図５ａから図５ｋは本発明の一実施形態によるチップ内蔵型印
刷回路基板の製造方法により印刷回路基板を製造する過程を順に示す図面である。
図４及び図５ａから図５ｋを参照すると、本発明の一実施形態によるチップ内蔵型印刷
回路基板の製造方法により、先ず、放熱部材３０１の一面に電子部品３０２を接合する（
段階Ｓ４０１、図５ａ‐５ｂ）。この際、接合のために接着剤や樹脂（ｒｅｓｉｎ）など
が用いられることができる。
電子部品３０２の接合が完了すると、その電子部品３０２が接合された放熱部材３０１
に電子部品３０２が埋め込まれるように絶縁材を１次塗布して絶縁材層３０３（ここで、
製造過程における絶縁材層は基板の製造が完了した状態ではベース基板そのものとなるた
め、上述したベース基板と同一の参照符号３０３を用いている）を形成した後、その絶縁
材層３０３に前記電子部品３０２及び放熱部材３０１が露出するようにビアホール３０３
ｈを形成する（段階Ｓ４０２、図５ｃ）。
その後、導電性物質で前記ビアホール３０３ｈを充填すると同時にビアホールに電気的
に連結される（即ち、前記電子部品３０２に電気的に連結される）１次回路パターン３０
４を形成する（段階Ｓ４０３、図５ｄ）。
その後、前記絶縁材層３０３形成→ビアホール３０３ｈ形成→ビアホール充填及び回路
パターン３０４形成過程を積層法により複数回繰り返して行う（段階Ｓ４０４、図５ｅ〜
図５ｊ）。
即ち、図５ｅのように、前記１次回路パターン３０４が形成された絶縁材層３０３上に
１次回路パターン３０４が埋め込まれるように絶縁材を２次塗布して絶縁材層３０３を積
層形成した後、図５ｆのように、その積層形成された絶縁材層３０３（同一の絶縁材層で
あるため、同一の参照符号を用いる）に前記１次回路パターン３０４が露出するようにビ
アホール３０３ｈを形成する。
その後、図５ｇのように、前記ビアホール３０３ｈに導電性物質を充填すると同時に２
次回路パターン３０４（１次回路パターンと一つの回路パターンで連結されるため、同一
の参照符号を用いる）を形成する。
その後、図５ｈのように、前記２次回路パターン３０４が形成された絶縁材層３０３上
に２次回路パターン３０４が埋め込まれるように絶縁材を３次塗布して絶縁材層３０３を
積層形成した後、図５ｉのように、その積層形成された絶縁材層３０３に前記２次回路パ
ターン３０４が露出するようにビアホール３０３ｈを形成する。
その後、図５ｊのように、前記ビアホール３０３ｈに導電性物質を充填すると同時に３
次回路パターン３０４を形成する。
ここで、以上のような「絶縁材層形成→ビアホール形成→ビアホール充填及び回路パタ
ーン形成」の過程は、製造される基板の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）によって複
数回繰り返して行われ、本実施形態では便宜上、３回繰り返すことに説明する。
以上により３次回路パターン３０４の形成が完了すると、図５ｋのように、前記放熱部
材３０１をエッチングして前記電子部品３０２及びビアホール３０３ｈにそれぞれ対応す
る放熱パターン（電子部品３０２と直接接触している放熱部材３０１の部分）及びボール
パッド３０１ｐを形成する（段階Ｓ４０５）。この際、前記放熱パターンとボールパッド
３０１ｐは、互いに同一の物質である場合には同時にパターニングが行われ、互いに異な
る物質である場合にはボールパッド３０１ｐは別にパターニングが行われる。
ここで、好ましくは、前記絶縁材層３０３の表面に露出した回路パターン３０４を保護
するための回路保護用絶縁材３０５を塗布する段階（Ｓ４０６）をさらに含むことができ
る。この際、前記回路保護用絶縁材３０５としてはソルダレジストが用いられることがで
きる。
ここで、以上のような回路保護用絶縁材３０５の塗布工程と、前記放熱パターン及びボ
ールパッド３０１ｐの形成工程は同時に行われてもよく、回路保護用絶縁材３０５の塗布
工程が先に行われてもよい。
また、前記絶縁材層３０３を形成するための絶縁材としては熱硬化性樹脂が用いられる
ことができる。
この際、前記熱硬化性樹脂は、エポキシ樹脂、アミノ樹脂、フェノール樹脂、尿素樹脂
、メラミン樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂などを含
むことができる。
また、前記ビアホール３０３ｈを形成するために乾式エッチングが用いられることがで
きる。
この際、前記乾式エッチングのためにエキシマレーザやＣＯ２レーザによる加工方式が
用いられることができる。
また、前記ビアホール３０３ｈの充填及び回路パターン３０４の形成のための導電性物
質としてはＡｕ、Ａｌ、Ｃｕなどが用いられることができる。
また、前記ビアホール３０３ｈへの導電性物質充填及び回路パターン３０４の形成のた
めに、電解メッキ方式とマスクを用いたフォトリソグラフィが用いられることができる。
また、前記放熱部材３０１としては熱伝導性及び電気伝導性に優れた材質が用いられる
ことができる。
この際、前記放熱部材３０１としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの
合金が用いられることができる。
また、前記放熱部材３０１は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボ
ールパッド３０１ｐは前記放熱部材３０１とは異なる金属である電気伝導度に優れた金属
（例えば、Ｃｕ、Ａｕ、Ｐｔなど）で構成されることができる。
この際、前記放熱部材３０１はＡｌで構成され、前記ボールパッド３０１ｐはＣｕ、Ａ
ｕ、Ｐｔのうち何れか一つの金属で構成されることができる。
一方、図６は本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法の実行
過程を示すフローチャートであり、図７ａから図７ｋは本発明の他の実施形態によるチッ
プ内蔵型印刷回路基板の製造方法により印刷回路基板を製造する過程を順に示す図面であ
る。
図６を参照すると、本発明の他の実施形態によるチップ内蔵型印刷回路基板の製造方法
により、先ず所定の回路パターン３０４が形成されたベース基板３０３（これは基板の製
造過程では絶縁材層３０３に該当し、そのため絶縁材層と同一の参照符号「３０３」で記
載する）を準備する。ここで、所定の回路パターン３０４が形成されたベース基板３０３
を準備する過程について図７ａから図７ｈを参照して詳細に説明する。
先ず、所定の絶縁材を用いて１次絶縁材層３０３を形成し、１次絶縁材層３０３の内部
に１次ビアホール３０３ｈを形成する（段階Ｓ６０１）。
その後、図７ｂのように、導電性物質で前記ビアホール３０３ｈを充填すると同時に絶
縁材層３０３の表面にビアホールに電気的に連結される１次回路パターン３０４を形成す
る（段階Ｓ６０２）。
以降、前記絶縁材層３０３形成→ビアホール３０３ｈ形成→ビアホール充填及び回路パ
ターン３０４形成過程を積層法により複数回繰り返して行う（段階Ｓ６０３、図７ｃ〜図
７ｈ）。
即ち、図７ｃのように、前記１次回路パターン３０４が形成された絶縁材層３０３上に
１次回路パターン３０４が埋め込まれるように絶縁材を２次塗布して絶縁材層３０３を積
層形成した後、図７ｄのように、その積層形成された絶縁材層３０３（同一の絶縁材層で
あるため、同一の参照符号を用いる）に前記１次回路パターン３０４が露出するようにビ
アホール３０３ｈを形成する。
その後、図７ｅのように、前記ビアホール３０３ｈに導電性物質を充填すると同時に２
次回路パターン３０４（１次回路パターンと一つの回路パターンで連結されるため、同一
の参照符号を用いる）を形成する。
その後、図７ｆのように、前記２次回路パターン３０４が形成された絶縁材層３０３上
に２次回路パターン３０４が埋め込まれるように絶縁材を３次塗布して絶縁材層３０３を
積層形成した後、図７ｇのように、その積層形成された絶縁材層３０３に前記２次回路パ
ターン３０４が露出するようにビアホール３０３ｈを形成する。
その後、図７ｈのように、前記ビアホール３０３ｈに導電性物質を充填すると同時に３
次回路パターン３０４を形成する。
ここで、以上のような「絶縁材層形成→ビアホール形成→ビアホール充填及び回路パタ
ーン形成」の過程は、上述した一実施形態の場合（図５ａ〜図５ｋ）と同様に、製造され
る基板の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）によって複数回繰り返して行われ、本実施
形態では便宜上、３回繰り返すことに説明する。
このようにして３次回路パターン３０４の形成が完了すると、前記ベース基板３０３の
上部を部分的に除去して前記回路パターン３０４の一部を露出するキャビティを形成する
。即ち、図７ｉのように、前記絶縁材層３０３の一側面に電子部品挿入のための所定大き
さのキャビティ３０３ｃを形成する（段階Ｓ６０４）。
その後、図７ｊのように、前記回路パターン３０４に電気的に連結されるように前記キ
ャビティ３０３ｃ内に電子部品３０２を載置した後、絶縁材層３０３の表面全体に（即ち
、前記ベース基板３０３の上面及び前記電子部品３０２の露出面上に）、放熱部材３０１
を形成する（段階Ｓ６０５）。
その後、図７ｋのように、前記放熱部材３０１をエッチングして前記電子部品３０２及
びビアホールにそれぞれ対応する放熱パターン（電子部品３０２と直接接触している放熱
部材３０１の部分）及びボールパッド３０１ｐを形成する（段階Ｓ６０６）。この際、前
記放熱パターンとボールパッド３０１ｐが互いに同一の物質である場合には同時にパター
ニングが行われ、互いに異なる物質である場合にはボールパッド３０１ｐは別にパターニ
ングが行われる。
ここで、好ましくは、前記絶縁材層３０３の表面に露出した回路パターン３０４を保護
するための回路保護用絶縁材３０５を塗布する段階（Ｓ６０７）をさらに含むことができ
る。
この際、前記回路保護用絶縁材３０５としてはソルダレジストが用いられることができ
る。
また、前記絶縁材層３０３を形成するための絶縁材としては熱硬化性樹脂が用いられる
ことができる。
この際、前記熱硬化性樹脂は、エポキシ樹脂、アミノ樹脂、フェノール樹脂、尿素樹脂
、メラミン樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂などを含
むことができる。
また、前記ビアホール３０３ｈを形成するために乾式エッチングが用いられることがで
きる。
この際、前記乾式エッチングのためにエキシマレーザやＣＯ２レーザによる加工方式が
用いられることができる。
また、前記ビアホール３０３ｈの充填及び回路パターン３０４の形成のための導電性物
質としては、Ａｕ、Ａｌ、Ｃｕなどが用いられることができる。
また、前記ビアホール３０３ｈへの導電性物質充填及び回路パターン３０４の形成のた
めに、電解メッキ方式とマスクを用いたフォトリソグラフィが用いられることができる。
また、前記放熱部材３０１としては熱伝導性及び電気伝導性に優れた材質が用いられる
ことができる。
この際、前記放熱部材３０１としては銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの
合金が用いられることができる。
また、前記放熱部材３０１は放熱性に優れた金属（例えば、Ａｌ）で構成され、前記ボ
ールパッド３０１ｐは前記放熱部材３０１とは異なる金属である電気伝導度に優れた金属
（例えば、Ｃｕ、Ａｕ、Ｐｔなど）で構成されることができる。
この際、前記放熱部材３０１はＡｌで構成され、前記ボールパッド３０１ｐはＣｕ、Ａ
ｕ、Ｐｔのうち何れか一つの金属で構成されることができる。
以上の説明のように、本発明による印刷回路基板及び半導体パッケージは、電子部品の
一面が印刷回路基板の外部に露出するように印刷回路基板に内蔵し、その内蔵した電子部
品の露出部に放熱部材がすぐ接触されるように設けられることで電子部品から発生する熱
を外部に効果的に放出させることができる。
また、このような構造の半導体内蔵型印刷回路基板を下部パッケージとして用いて、そ
の上に上部パッケージを積層して全体的に一体化した一つの半導体パッケージを構成する
ことで熱放出機能に優れた半導体パッケージ製品を製造することができ、それにより製品
に対する信頼度を増すことができる。
以上、好ましい実施形態を参照して本発明について詳細に説明したが、本発明はこれに
限定されるものではなく、本発明の技術的思想から外れない範囲内で多様に変更、応用す
ることができることは当該技術分野における通常の技術者にとって自明である。従って、
本発明の真正な保護範囲は添付の特許請求の範囲により解釈しなければならず、それと同
等な範囲内にある全ての技術的思想は本発明の権利範囲に含まれると解釈しなければなら
ない。
３０１ 放熱部材
３０２ 電子部品
３０３ 絶縁材層
３０４回路パターン
３０５ 回路保護用絶縁材
３０１ｐ ボールパッド
３０３ｃ キャビティ
３０３ｈ ビアホール
３１０ 上部半導体パッケージ
３２０ 下部半導体パッケージ
３１１ 基板
３１２ 電子部品
３１３ モールディング材

Claims (23)

  1. 内部に所定の回路パターンを有するベース基板と、
    前記回路パターンに電気的に連結され、一面が前記ベース基板の上面に露出するように
    ベース基板に内蔵設置される電子部品と、
    前記電子部品の露出面に設けられ、電子部品から発生する熱を外部に放出する放熱部材
    と、を含む、チップ内蔵型印刷回路基板。
  2. 前記ベース基板の内部に前記回路パターンを互いに接続させるビア構造物をさらに有し
    ており、前記ベース基板の上面上に前記ビア構造物に連結され、追加の印刷回路基板又は
    半導体パッケージに電気的に接続するためのボールパッドをさらに含む、請求項１に記載
    のチップ内蔵型印刷回路基板。
  3. 前記放熱部材は熱伝導性及び電気伝導性に優れた材質で構成される、請求項１に記載の
    チップ内蔵型印刷回路基板。
  4. 前記放熱部材は銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの合金で構成される、請
    求項３に記載のチップ内蔵型印刷回路基板。
  5. 前記放熱部材は放熱性に優れた金属で構成され、前記ボールパッドは前記放熱部材とは
    異なる金属である電気伝導度に優れた金属で構成される、請求項２に記載のチップ内蔵型
    印刷回路基板。
  6. 前記放熱部材はＡｌで構成され、前記ボールパッドはＣｕ、Ａｕ、Ｐｔのうち何れか一
    つの金属で構成される、請求項５に記載のチップ内蔵型印刷回路基板。
  7. 前記放熱部材が設けられた面の反対側の前記ベース基板の表面に露出した回路パターン
    の間の空間に形成される回路保護用絶縁材をさらに含む、請求項１に記載のチップ内蔵型
    印刷回路基板。
  8. 前記回路保護用絶縁材はソルダレジストで構成される、請求項７に記載のチップ内蔵型
    印刷回路基板。
  9. パッケージオンパッケージ構造の半導体パッケージにおける下部に位置してベース機能
    を行う下部半導体パッケージと、
    前記下部半導体パッケージ上に積層されて下部半導体パッケージとともに全体的に一つ
    の一体化したパッケージオンパッケージ構造の半導体パッケージを構成する上部半導体パ
    ッケージと、を含み、
    前記下部半導体パッケージは、
    内部に所定の回路パターンを有するベース基板と、
    前記回路パターンに電気的に連結され、一面が前記ベース基板の上面に露出するように
    ベース基板に内蔵設置される電子部品と、
    前記電子部品の露出面に設けられ、電子部品から発生する熱を外部に放出する放熱部材
    と、を含む、チップ内蔵型印刷回路基板を用いた半導体パッケージ。
  10. 前記ベース基板の内部に前記回路パターンを互いに接続させるビア構造物をさらに有し
    ており、前記ベース基板の上面上に前記ビア構造物に連結され、追加の印刷回路基板又は
    半導体パッケージに電気的に接続するためのボールパッドをさらに含む、請求項９に記載
    のチップ内蔵型印刷回路基板を用いた半導体パッケージ。
  11. 前記放熱部材は熱伝導性及び電気伝導性に優れた材質で構成される、請求項９に記載の
    チップ内蔵型印刷回路基板を用いた半導体パッケージ。
  12. 前記放熱部材は銅（Ｃｕ）、アルミニウム（Ａｌ）又はこれらの合金で構成される、請
    求項１１に記載のチップ内蔵型印刷回路基板を用いた半導体パッケージ。
  13. 前記放熱部材は放熱性に優れた金属で構成され、前記ボールパッドは前記放熱部材とは
    異なる金属である電気伝導度に優れた金属で構成される、請求項１０に記載のチップ内蔵
    型印刷回路基板を用いた半導体パッケージ。
  14. 前記放熱部材はＡｌで構成され、前記ボールパッドはＣｕ、Ａｕ、Ｐｔのうち何れか一
    つの金属で構成される、請求項１３に記載のチップ内蔵型印刷回路基板を用いた半導体パ
    ッケージ。
  15. 前記放熱部材が設けられた面の反対側の前記ベース基板の表面に露出した回路パターン
    の間の空間に形成される回路保護用絶縁材をさらに含む、請求項９に記載のチップ内蔵型
    印刷回路基板を用いた半導体パッケージ。
  16. 前記回路保護用絶縁材はソルダレジストで構成される、請求項１５に記載のチップ内蔵
    型印刷回路基板を用いた半導体パッケージ。
  17. 放熱部材の一面に電子部品を接合する段階と、
    前記放熱部材の前記一面上に前記電子部品が埋め込まれるように絶縁層を形成する段階
    と、
    前記絶縁層の内部に前記電子部品に電気的に連結される回路パターンを形成する段階と
    、
    前記放熱部材をエッチングして前記電子部品に接触する放熱パターンを形成する段階と
    、を含む、チップ内蔵型印刷回路基板の製造方法。
  18. 前記絶縁層を形成する段階及び前記回路パターンを形成する段階は、複数回繰り返して
    行われる、請求項１７に記載のチップ内蔵型印刷回路基板の製造方法。
  19. 前記絶縁層上に前記回路パターンの少なくとも一部に連結されるボールパッドを形成す
    る段階をさらに含む、請求項１７に記載のチップ内蔵型印刷回路基板の製造方法。
  20. 前記ボールパッドは前記放熱パターンと同時に形成される、請求項１９に記載のチップ
    内蔵型印刷回路基板の製造方法。
  21. 所定の回路パターンが形成されたベース基板を準備する段階と、
    前記ベース基板の上部を部分的に除去して前記回路パターンの一部を露出するキャビテ
    ィを形成する段階と、
    前記回路パターンに電気的に連結されるように電子部品を前記キャビティの内部に挿入
    する段階と、
    前記ベース基板の上面及び前記電子部品の露出面上に放熱部材を形成する段階と、
    前記放熱部材をエッチングして前記電子部品の露出面上に放熱パターンを形成する段階
    と、を含む、チップ内蔵型印刷回路基板の製造方法。
  22. 前記ベース基板上に前記回路パターンの少なくとも一部に連結されるボールパッドを形
    成する段階をさらに含む、請求項２１に記載のチップ内蔵型印刷回路基板の製造方法。
  23. 前記ボールパッドは前記放熱パターンと同時に形成される、請求項２２に記載のチップ
    内蔵型印刷回路基板の製造方法。
JP2018172433A 2012-12-11 2018-09-14 チップ内蔵型印刷回路基板および半導体パッケージ Pending JP2019024101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0143615 2012-12-11
KR1020120143615A KR102107038B1 (ko) 2012-12-11 2012-12-11 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013244798A Division JP2014116602A (ja) 2012-12-11 2013-11-27 チップ内蔵型印刷回路基板及びそれを用いた半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2019024101A true JP2019024101A (ja) 2019-02-14

Family

ID=50880065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013244798A Pending JP2014116602A (ja) 2012-12-11 2013-11-27 チップ内蔵型印刷回路基板及びそれを用いた半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造方法
JP2018172433A Pending JP2019024101A (ja) 2012-12-11 2018-09-14 チップ内蔵型印刷回路基板および半導体パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013244798A Pending JP2014116602A (ja) 2012-12-11 2013-11-27 チップ内蔵型印刷回路基板及びそれを用いた半導体パッケージ、並びにチップ内蔵型印刷回路基板の製造方法

Country Status (4)

Country Link
US (1) US9392698B2 (ja)
JP (2) JP2014116602A (ja)
KR (1) KR102107038B1 (ja)
TW (2) TWI602270B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016475B1 (ko) * 2014-10-21 2019-09-02 삼성전기주식회사 반도체 패키지, 반도체 패키지의 제조 방법 및 이를 이용한 적층형 패키지
JP2017504222A (ja) * 2014-12-23 2017-02-02 インテル・コーポレーション パッケージオンパッケージ製品のための複数のリード線を用いた統合パッケージデザイン
KR102265243B1 (ko) * 2015-01-08 2021-06-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6501638B2 (ja) * 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
KR101709468B1 (ko) * 2015-06-19 2017-03-09 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR102479999B1 (ko) 2015-09-11 2022-12-22 삼성전자주식회사 패키지 기판
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) * 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN110402491B (zh) * 2017-03-14 2022-11-18 株式会社村田制作所 电路模块及其制造方法
KR102040493B1 (ko) * 2017-05-31 2019-11-05 (주)제이엠씨 인쇄회로기판용 방열장치 및 이의 제조방법
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10573618B1 (en) * 2018-07-31 2020-02-25 Delta Electronics, Inc. Package structures and methods for fabricating the same
KR20200055415A (ko) 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
KR20210097855A (ko) 2020-01-30 2021-08-10 삼성전자주식회사 금속 베이스 배선 기판 및 전자소자 모듈
JP7012776B2 (ja) 2020-04-28 2022-01-28 レノボ・シンガポール・プライベート・リミテッド 熱輸送装置および電子機器
DE102020206769B3 (de) 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007504761A (ja) * 2003-09-02 2007-03-01 エプコス　アクチエンゲゼルシャフト 熱導出が改善された送信モジュール
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
JP2011029585A (ja) * 2009-07-23 2011-02-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれの製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259614A (ja) * 1992-03-12 1993-10-08 Hitachi Chem Co Ltd プリント配線板の樹脂埋め法
JPH10135386A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd 半導体ベアチップの製造方法
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
US8546929B2 (en) * 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI417993B (zh) * 2009-02-04 2013-12-01 Unimicron Technology Corp 具凹穴結構的封裝基板、半導體封裝體及其製作方法
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
JP2011222553A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
US8012799B1 (en) * 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
JP5548855B2 (ja) * 2010-09-27 2014-07-16 日本電気株式会社 配線基板及びその製造方法
TWI508245B (zh) * 2010-10-06 2015-11-11 矽品精密工業股份有限公司 嵌埋晶片之封裝件及其製法
KR20120039163A (ko) * 2010-10-15 2012-04-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
US20130147026A1 (en) * 2011-12-12 2013-06-13 Ati Technologies Ulc Heatsink interposer
KR20130082298A (ko) * 2012-01-11 2013-07-19 삼성전자주식회사 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504761A (ja) * 2003-09-02 2007-03-01 エプコス　アクチエンゲゼルシャフト 熱導出が改善された送信モジュール
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
JP2011029585A (ja) * 2009-07-23 2011-02-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれの製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
US20140159222A1 (en) 2014-06-12
KR102107038B1 (ko) 2020-05-07
JP2014116602A (ja) 2014-06-26
TW201735293A (zh) 2017-10-01
KR20140075357A (ko) 2014-06-19
TW201428908A (zh) 2014-07-16
TWI602270B (zh) 2017-10-11
US9392698B2 (en) 2016-07-12
TWI677062B (zh) 2019-11-11

Similar Documents

Publication Publication Date Title
JP2019024101A (ja) チップ内蔵型印刷回路基板および半導体パッケージ
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7511365B2 (en) Thermal enhanced low profile package structure
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JP2004064043A (ja) 半導体パッケージング装置
US20170271233A1 (en) Semiconductor device
TWI389278B (zh) 封裝基板製程
US20140077357A1 (en) Circuit substrate and process for fabricating the same
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR20120051992A (ko) 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP2003188342A (ja) 半導体装置
JP2008091377A (ja) プリント配線基板及びその製造方法
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
TWI435667B (zh) 印刷電路板組件
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN114496507A (zh) 一种堆叠式电子模块及其制造方法
KR20160021027A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201124