TWI417993B - 具凹穴結構的封裝基板、半導體封裝體及其製作方法 - Google Patents

具凹穴結構的封裝基板、半導體封裝體及其製作方法 Download PDF

Info

Publication number
TWI417993B
TWI417993B TW98103487A TW98103487A TWI417993B TW I417993 B TWI417993 B TW I417993B TW 98103487 A TW98103487 A TW 98103487A TW 98103487 A TW98103487 A TW 98103487A TW I417993 B TWI417993 B TW I417993B
Authority
TW
Taiwan
Prior art keywords
layer
fabricating
metal layer
copper foil
metal
Prior art date
Application number
TW98103487A
Other languages
English (en)
Other versions
TW201030904A (en
Inventor
Kuo Ching Chen
Tsung Yuan Chen
Cheng Pin Chien
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW98103487A priority Critical patent/TWI417993B/zh
Publication of TW201030904A publication Critical patent/TW201030904A/zh
Application granted granted Critical
Publication of TWI417993B publication Critical patent/TWI417993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

具凹穴結構的封裝基板、半導體封裝體及其製作方法
本發明係有關於一種封裝基板、半導體封裝體及其製作方法，特別是有關於一種具凹穴結構的封裝基板、層疊式封裝體及其製作方法。
近年來，三維立體(3D)構裝的快速發展，除大幅縮小記憶體在電路板上所佔的面積，同時提升電子產品縮小後的使用效率，更能將不同功能的晶片整合在同一構裝模組，達到系統封裝(System in Package,SiP)的高效益。其中，層疊式封裝結構(PoP)即屬於三維立體構裝的一種類型，舉例來說，層疊式封裝結構可透過將高容量的記憶體及複雜的處理器整合在一起，大幅地減少高階手機的電路板空間。
第1圖繪示的是傳統層疊式封裝結構的剖面結構示意圖。如第1圖所示，傳統層疊式封裝結構1包含有一第一封裝體2以及一第二封裝體3層疊在第一封裝體2之上。第一封裝體2包括一第一晶片20設於一第一基板22上，第一晶片20透過接合導線(bond wire)26，如金線，與第一基板22構成電性連接，第一晶片20與接合導線26被一模塑材料24包覆住。第二封裝體3包括一第二晶片30設於一第二基板32上，第二晶片30透過接合導線36與第二基板32構成電性連接，第一晶片30與接合導線36同樣被一模塑材料34包覆住。第二封裝體3的第二基板32藉由錫球40與第一封裝體2的第一基板22構成電性連接，通常，在第一基板22與第二基板32之間會填入底膠42，以免錫球40受到外力破壞。
上述傳統層疊式封裝結構至少包括以下的缺點：(1)錫球40的大小受限於第一基板22與第二基板32之間的距離。錫球40的高度必須超過模塑材料24的高度，以確保第一基板22與第二基板32之間的電性連接，因而無法進一步縮小錫球節距(pitch)，導致錫球40的數目以及輸出輸入接腳(I/O)數難以提升；(2)第一基板22與第二基板32的熱膨脹係數(CTE)不同導致錫球40可能受到不同程度的應力，影響到封裝體的可靠度；(3)錫球40的共面性控制不易，使得封裝製程的餘欲度(process window)較小；(4)需額外進行第一基板22與第二基板32之間的灌膠步驟；(5)堆疊體積較大。
本發明之主要目的在提供一種改良的封裝基板、層疊式封裝體及其製作方法，以解決並克服先前技藝之不足及缺點。
根據本發明之一較佳實施例，本發明提供一種封裝基板的製作方法，包含有：提供一包層板，包含一第一金屬層、一第二金屬層及一中間層，中間層介於第一金屬層及第二金屬層之間；蝕刻部分的第一金屬層，暴露出部分的中間層並形成一金屬塊體；將包層板與一第一銅箔基板壓合，第一銅箔基板包含一第一絕緣層以及一第一銅箔層；線路圖案化第一銅箔層，形成一第一圖案化線路；線路圖案化第二金屬層，形成一第二圖案化線路；移除掉金屬塊體，形成一凹穴結構；以及去除位於凹穴結構內的中間層。
根據本發明之另一較佳實施例，本發明提供一種半導體封裝體的製作方法，包含有：提供一包層板，包含一第一金屬層、一第二金屬層及一中間層，介於第一金屬層及第二金屬層之間；蝕刻部分的第一金屬層，暴露出部分的中間層並形成一金屬塊體；將包層板與一第一銅箔基板壓合，第一銅箔基板包含一第一絕緣層以及一第一銅箔層；線路圖案化第一銅箔層，形成一第一圖案化線路；線路圖案化第二金屬層，形成一第二圖案化線路，其中第二圖案化線路包含連接金屬塊體的複數個覆晶接墊；移除掉金屬塊體，形成一凹穴結構；去除位於凹穴結構內的中間層；於凹穴結構內置入一覆晶晶片，其主動面朝下透過錫球與相對應的覆晶接墊電連接；以及將一填充材料填入凹穴結構內，密封住覆晶晶片。
根據本發明之又另一較佳實施例，本發明提供一種具凹穴結構的封裝基板，包含有：一第一絕緣層；一凹穴結構，位於第一絕緣層中；一第一圖案化線路，位於第一絕緣層的一面上；一第二圖案化線路，相對於第一圖案化線路而位於第一絕緣層的另一面上，其中第二圖案化線路包含有複數個覆晶接墊，位於凹穴結構的底部；以及複數個第一導電通孔，位於第一絕緣層中，用來電連接第一圖案化線路與第二圖案化線路。其中第二圖案化線路為一雙層金屬結構。
為了使　貴審查委員能更進一步了解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。
請參閱第2圖至第13圖，其為依據本發明較佳實施例所繪示的層疊式封裝結構的製作方法。首先，如第2圖所示，提供一包層板100，例如，銅-鎳-銅(Cu-Ni-Cu)複合金屬基材、銅-鋁-銅(Cu-Al-Cu)複合金屬基材或者銅箔基板(copper clad laminate,CCL)。包層板100包括一中間層102、一第一金屬層104，設於中間層102的第一面上，以及一第二金屬層106，設於中間層102的相反於第一面的第二面上，其中，第一金屬層104較佳為銅金屬，其厚度例如，約為30微米至150微米之間，且大於第二金屬層106的厚度，第二金屬層106較佳為銅金屬，其厚度約為1微米至50微米之間。若包層板100為銅箔基板，則其中間層102可以為玻纖布、環氧樹脂或熱固性樹脂等。
如第3圖所示，進行一微影製程及蝕刻製程，蝕刻掉部分的第一金屬層104，以形成一金屬塊體104a。前述之微影製程及蝕刻製程包括在第一金屬層104形成一光阻圖案(圖未示)，定義出欲形成金屬塊體的範圍及形狀，然後再以濕蝕刻法或乾蝕刻法蝕刻掉未被光阻圖案覆蓋住的第一金屬層104，直到暴露出中間層102。根據本發明之較佳實施例，金屬塊體104a的長×寬尺寸大小約介於0.5mm×0.5mm至10mm×10mm之間。此外，根據本發明之另一較佳實施例，也可以將中間層102蝕刻掉，僅留下位於金屬塊體104a正下方的部分中間層102。
如第4圖所示，在形成金屬塊體104a之後，將包層板100與一單面銅的第一銅箔基板110壓合成一基板200，其中，第一銅箔基板110包括一第一絕緣層112，例如，prepreg(預浸材)，以及一第一銅箔層114。此時，基板200的第一面200a有第一銅箔層114，第二面200b有第二金屬層106。
如第5圖所示，接著進行導電通孔製程，在基板200中形成複數個第一導電通孔120，其電連接基板200第一面200a上的第一銅箔層114以及第二面200b上的第二金屬層106。前述的導電通孔製程乃公知技藝，其大致上包括鑽孔、化學銅電鍍及電鍍銅等步驟。
如第6圖所示，接著進行微影製程及蝕刻製程，在基板200的第一面200a上蝕刻掉部分的第一銅箔層114及在第二面200b上蝕刻掉部分的第二金屬層106以及中間層102，如此分別在基板200的第一面200a及第二面200b上形成第一圖案化線路114a及第二圖案化線路106a。值得注意的是，此時第二圖案化線路106a包含有部分的第二金屬層106以及部分的中間層102。且，第二圖案化線路106a更包含有複數個與金屬塊體104a連接的覆晶接墊(flip-chip bond pad)106b。
如第7圖所示，接著進行一增層壓合流程，在基板200的第一面200a及第二面200b上分別壓合一單面銅的第二銅箔基板130以及一單面銅的第三銅箔基板140，形成一四層基板300，其中，第二銅箔基板130包括一預留的開孔135，位於金屬塊體104a的正上方，以暴露出金屬塊體104a。第二銅箔基板130包括一第二絕緣層132，例如介電層以及一第二銅箔層134，而第三銅箔基板140包括一第三絕緣層142以及一第三銅箔層144。
如第8圖所示，接著依序進行一雷射成孔製程、導電通孔製程以及外部線路圖案化製程，在四層基板300的第一面300a上形成第三圖案化線路134a，在四層基板300的第二面300b上形成第四圖案化線路144a，其中，第三圖案化線路134a經由形成在第二絕緣層132中的第二導電通孔138與第一圖案化線路114a電性連接，而第四圖案化線路144a經由形成在第三絕緣層142中的第三導電通孔148與第二圖案化線路106a電性連接。
如第9圖所示，隨後進行一防焊層步驟，在四層基板300的第一面300a以及第二面300b上分別形成防焊層150及防焊層160。防焊層150及防焊層160可以由感光性材料所構成者。接著，利用微影製程，在防焊層150及防焊層160中形成開孔150a及160a，分別暴露出部分的第三圖案化線路134a以及第四圖案化線路144a。
如第10圖所示，接著在暴露出來的銅表面上形成鎳金層170或其它抗氧化金屬表面處理。需注意的是，此時在金屬塊體104a的表面上不形成鎳金層。例如，可以在形成鎳金層170或其它抗氧化金屬表面處理時，將金屬塊體104a的表面以光阻先覆蓋住，然後待鍍完鎳金層後，再將光阻剝除。
如第11圖所示，接著進行一鹼性蝕刻步驟，將未覆鎳金層的金屬塊體104a以及位於金屬塊體104a正下方的中間層102完全蝕除後，再以一酸性溶液微蝕凹穴，暴露出覆晶接墊106b，如此即形成一具凹穴結構180的四層基板300。需注意的是，第2圖至第11圖中的製作流程是針對四層板結構所設計，本發明亦可以應用在雙層板、三層板、六層板或八層板等其它不同封裝基板結構。
如第12圖所示，在完成具凹穴結構180的四層基板300之後，接著在凹穴結構180內置入一覆晶晶片400，其主動面400a朝下透過錫球402與相對應的覆晶接墊106b電性連接。隨後，將一填充材料410，例如，環氧樹脂基體材料，填入凹穴結構180內，密封住覆晶晶片400，如此即形成一將覆晶晶片400嵌入四層基板300中的封裝體500。根據本發明之較佳實施例，此時填充材料410的表面約略與防焊層150的表面共平面。
如第13圖所示，在完成封裝體500之後，接著於封裝體500上層疊一IC封裝體600，IC封裝體600包括晶片700，設於一基板610的第一面上，模封材料710包覆住晶片700，複數個錫球602，設於基板610的第二面上，透過鎳/金層170對應電性連接到第三圖案化線路134a。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1．．．層疊式封裝結構
2．．．第一封裝體
3．．．第二封裝體
20．．．第一晶片
22．．．第一基板
24、34．．．模塑材料
26、36．．．接合導線
30．．．第二晶片
32．．．第二基板
40、402、602．．．錫球
42．．．底膠
100．．．包層板
102．．．中間層
104．．．第一金屬層
104a．．．金屬塊體
106．．．第二金屬層
106a．．．第二圖案化線路
106b．．．覆晶接墊
110．．．第一銅箔基板
112．．．第一絕緣層
114．．．第一銅箔層
114a．．．第一圖案化線路
120．．．第一導電通孔
130．．．第二銅箔基板
132．．．第二絕緣層
134．．．第二銅箔層
134a．．．第三圖案化線路
135、150a、160a．．．開孔
138．．．第二導電通孔
140．．．第三銅箔基板
142．．．第三絕緣層
144．．．第三銅箔層
144a．．．第四圖案化線路
148．．．第三導電通孔
150、160．．．防焊層
170．．．鎳金層
180．．．凹穴結構
200、610．．．基板
200a、300a．．．第一面
200b、300b．．．第二面
300．．．四層基板
400．．．覆晶晶片
400a．．．主動面
410．．．填充材料
500．．．封裝體
600．．．IC封裝體
700．．．晶片
710．．．模封材料
第1圖繪示的是傳統層疊式封裝結構的剖面結構示意圖。
第2圖至第13圖為依據本發明較佳實施例所繪示的層疊式封裝結構的製作方法。
102．．．中間層
106a．．．第二圖案化線路
106b．．．覆晶接墊
112．．．第一絕緣層
114a．．．第一圖案化線路
120．．．第一導電通孔
132．．．第二絕緣層
134a．．．第三圖案化線路
138．．．第二導電通孔
142．．．第三絕緣層
144a．．．第四圖案化線路
148．．．第三導電通孔
150、160．．．防焊層
150a．．．開孔
160a．．．開孔
170．．．鎳金層
180．．．凹穴結構
300．．．四層基板
300a．．．第一面
300b．．．第二面

Claims (24)

  1. 一種封裝基板的製作方法，包含有：提供一包層板，包含一第一金屬層、一第二金屬層及一中間層，該中間層介於該第一金屬層及該第二金屬層之間；蝕刻部分的該第一金屬層，暴露出部分的該中間層並形成一金屬塊體；將該包層板與一第一銅箔基板壓合，該第一銅箔基板包含一第一絕緣層以及一第一銅箔層；線路圖案化該第一銅箔層，形成一第一圖案化線路；線路圖案化該第二金屬層，形成一第二圖案化線路；移除掉該金屬塊體，形成一凹穴結構；以及去除位於該凹穴結構內的該中間層。
  2. 如申請專利範圍第1項所述之封裝基板的製作方法，其中該第一金屬層的厚度大於該第二金屬層的厚度。
  3. 如申請專利範圍第2項所述之封裝基板的製作方法，其中該第一金屬層的厚度介於30微米至150微米之間。
  4. 如申請專利範圍第2項所述之封裝基板的製作方法，其中該第二金屬層的厚度介於1微米至50微米之間。
  5. 如申請專利範圍第1項所述之封裝基板的製作方法，其中該第一金屬層包含銅。
  6. 如申請專利範圍第1項所述之封裝基板的製作方法，其中該第二金屬層包含銅。
  7. 如申請專利範圍第1項所述之封裝基板的製作方法，其中該中間層包含鎳、鋁、玻纖布、環氧樹脂或熱固性樹脂。
  8. 如申請專利範圍第1項所述之封裝基板的製作方法，其中該第二圖案化線路包含位於該凹穴結構底部的複數個覆晶接墊。
  9. 如申請專利範圍第1項所述之封裝基板的製作方法，其中另包含有以下步驟：於該第一絕緣層中形成複數個第一導電通孔。
  10. 如申請專利範圍第1項所述之封裝基板的製作方法，其中另包含有以下步驟：於該第一圖案化線路上壓合一第二銅箔基板，其中該第二銅箔基板包含一第二絕緣層以及一第二銅箔層，且該第二銅箔基板具有一相對應於該金屬塊體之開孔；於該第二絕緣層中形成複數個第二導電通孔；以及線路圖案化該第二銅箔層，形成一第三圖案化線路。
  11. 一種半導體封裝體的製作方法，包含有：提供一包層板，包含一第一金屬層、一第二金屬層及一中間層，該中間層介於該第一金屬層及該第二金屬層之間；蝕刻部分的該第一金屬層，暴露出部分的該中間層並形成一金屬塊體；將該包層板與一第一銅箔基板壓合，該第一銅箔基板包含一第一絕緣層以及一第一銅箔層；線路圖案化該第一銅箔層，形成一第一圖案化線路；線路圖案化該第二金屬層，形成一第二圖案化線路，其中該第二圖案化線路包含連接該金屬塊體的複數個覆晶接墊；移除掉該金屬塊體，形成一凹穴結構；去除位於該凹穴結構內的該中間層；於該凹穴結構內置入一覆晶晶片，其主動面朝下透過錫球與相對應的該覆晶接墊電連接；以及將一填充材料填入該凹穴結構內，密封住該覆晶晶片。
  12. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中該第一金屬層的厚度大於該第二金屬層的厚度。
  13. 如申請專利範圍第12項所述之半導體封裝體的製作方法，其中該第一金屬層的厚度介於30微米至150微米之間。
  14. 如申請專利範圍第12項所述之半導體封裝體的製作方法，其中該第二金屬層的厚度介於1微米至50微米之間。
  15. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中該第一金屬層包含銅。
  16. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中該第二金屬層包含銅。
  17. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中該中間層包含鎳、鋁、玻纖布、環氧樹脂或熱固性樹脂。
  18. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中另包含有以下步驟：於該第一絕緣層中形成複數個第一導電通孔。
  19. 如申請專利範圍第11項所述之半導體封裝體的製作方法，其中另包含有以下步驟：於該第一圖案化線路上壓合一第二銅箔基板，其中該第二銅箔基板包含一第二絕緣層以及一第二銅箔層，且該第二銅箔基板具有一相對應於該金屬塊體之開孔；於該第二絕緣層中形成複數個第二導電通孔；以及線路圖案化該第二銅箔層，形成一第三圖案化線路。
  20. 如申請專利範圍第19項所述之半導體封裝體的製作方法，其中另包含有以下步驟：於該第三圖案化線路上層疊一IC封裝體。
  21. 一種具凹穴結構的封裝基板，包含有：一第一絕緣層；一凹穴結構，位於該第一絕緣層中；一第一圖案化線路，位於該第一絕緣層的一面上；一第二圖案化線路，相對於該第一圖案化線路而位於該第一絕緣層的另一面上，其中該第二圖案化線路包含有複數個覆晶接墊，位於該凹穴結構的底部，且部分該第二圖案化線路為一雙層金屬結構，該雙層金屬結構包含一銅層以及一中間金屬層；以及複數個第一導電通孔，位於該第一絕緣層中，用來電性連接該第一圖案化線路與該第二圖案化線路。
  22. 如申請專利範圍第21項所述之具凹穴結構的封裝基板，其中該中間金屬層包含鎳或鋁。
  23. 如申請專利範圍第21項所述之具凹穴結構的封裝基板，其中另包含有一第二絕緣層，覆蓋該第一圖案化線路，以及一第三圖案化線路，位於該第二絕緣層上。
  24. 如申請專利範圍第23項所述之具凹穴結構的封裝基板，其中另包含有複數個第二導電通孔，位於該第二絕緣層中，用來電性連接該第一圖案化線路與該第三圖案化線路。
TW98103487A 2009-02-04 2009-02-04 具凹穴結構的封裝基板、半導體封裝體及其製作方法 TWI417993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98103487A TWI417993B (zh) 2009-02-04 2009-02-04 具凹穴結構的封裝基板、半導體封裝體及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98103487A TWI417993B (zh) 2009-02-04 2009-02-04 具凹穴結構的封裝基板、半導體封裝體及其製作方法

Publications (2)

Publication Number Publication Date
TW201030904A TW201030904A (en) 2010-08-16
TWI417993B true TWI417993B (zh) 2013-12-01

Family

ID=44854367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98103487A TWI417993B (zh) 2009-02-04 2009-02-04 具凹穴結構的封裝基板、半導體封裝體及其製作方法

Country Status (1)

Country Link
TW (1) TWI417993B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
TWI549201B (zh) * 2014-04-08 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法
US9741649B2 (en) * 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
WO2005020651A1 (en) * 2003-08-26 2005-03-03 Imbera Electronics Oy Method for manufacturing an electronic module, and an electronic module
US20050224988A1 (en) * 2002-01-31 2005-10-13 Imbera Electronics Oy Method for embedding a component in a base
TW200810035A (en) * 2006-08-03 2008-02-16 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US20050224988A1 (en) * 2002-01-31 2005-10-13 Imbera Electronics Oy Method for embedding a component in a base
WO2005020651A1 (en) * 2003-08-26 2005-03-03 Imbera Electronics Oy Method for manufacturing an electronic module, and an electronic module
TW200810035A (en) * 2006-08-03 2008-02-16 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip

Also Published As

Publication number Publication date
TW201030904A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
US8609998B2 (en) Wiring board and method of manufacturing the same
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
US8067695B2 (en) Wiring board and method of manufacturing the same
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US8338718B2 (en) Wiring board and method of manufacturing the same
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US9099313B2 (en) Embedded package and method of manufacturing the same
JP5101451B2 (ja) 配線基板及びその製造方法
JP5254406B2 (ja) 配線基板、及び半導体装置
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
TWI417993B (zh) 具凹穴結構的封裝基板、半導體封裝體及其製作方法
CN101800184B (zh) 具凹穴结构的封装基板及其制作方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
CN101236942B (zh) 集成电路基板及其制造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
TWI758756B (zh) 封裝載板及其製作方法
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR101116781B1 (ko) 박막 반도체 패키지 제조 방법
TWI582903B (zh) 半導體封裝結構及其製作方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
KR101086837B1 (ko) 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법