JP7239342B2 - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP7239342B2
JP7239342B2 JP2019022447A JP2019022447A JP7239342B2 JP 7239342 B2 JP7239342 B2 JP 7239342B2 JP 2019022447 A JP2019022447 A JP 2019022447A JP 2019022447 A JP2019022447 A JP 2019022447A JP 7239342 B2 JP7239342 B2 JP 7239342B2
Authority
JP
Japan
Prior art keywords
metal plate
wiring
layer
electronic device
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019022447A
Other languages
English (en)
Other versions
JP2020129637A (ja
Inventor
隆幸 松本
元 中西
忠明 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019022447A priority Critical patent/JP7239342B2/ja
Priority to US16/779,875 priority patent/US11302623B2/en
Publication of JP2020129637A publication Critical patent/JP2020129637A/ja
Application granted granted Critical
Publication of JP7239342B2 publication Critical patent/JP7239342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01321—Manufacture or treatment of die-attach connectors using local deposition
    • H10W72/01323—Manufacture or treatment of die-attach connectors using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01336—Manufacture or treatment of die-attach connectors using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/232—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/332—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子装置及び電子装置の製造方法に関するものである。
従来、基板上に複数の電子部品を搭載した電子装置が知られている。この種の電子装置としては、基板としてリードフレームが用いられ、そのリードフレームの上に複数の電子部品を搭載したものが提案されている（例えば、特許文献１参照）。
国際公開第２０１６／０７６１６２号
ところが、従来の電子装置では、リードフレームの上に複数の電子部品が横並びに配置されることになるため、電子装置の平面形状が大型化するという問題がある。
本発明の一観点によれば、第１配線及び第２配線を有する第１金属板と、前記第２配線と平面視で重なるように、前記第１配線の下面に実装された電子部品と、前記第１配線の下面と電気的に接続された電極を有する第２金属板と、前記第１金属板と前記第２金属板と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層と、を有し、前記第２配線は、前記第１配線よりも前記絶縁層の内周側に設けられており、前記第２配線の上面は、前記絶縁層から露出されている。
本発明の一観点によれば、小型化できるという効果を奏する。
一実施形態の電子装置を示す概略断面図（図２～図５における１－１断面図）。 一実施形態の電子装置を示す概略平面図。 一実施形態の電子装置を示す概略平面図。 一実施形態の電子装置を示す概略平面図。 一実施形態の電子装置を示す概略平面図。 一実施形態の電子装置の適用例を示す概略断面図。 （ａ）は、一実施形態の電子装置の製造方法を示す概略平面図、（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図（図７（ａ）における７ｂ－７ｂ断面図）。 （ａ）～（ｃ）は、一実施形態の電子装置の製造方法を示す概略断面図。 （ａ）は、一実施形態の電子装置の製造方法を示す概略平面図、（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図（図９（ａ）における９ｂ－９ｂ断面図）。 （ａ）は、一実施形態の電子装置の製造方法を示す概略平面図、（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図（図１０（ａ）における１０ｂ－１０ｂ断面図）。 （ａ）は、一実施形態の電子装置の製造方法を示す概略平面図、（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図（図１１（ａ）における１１ｂ－１１ｂ断面図）。 （ａ）は、一実施形態の電子装置の製造方法を示す概略平面図、（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図（図１２（ａ）における１２ｂ－１２ｂ断面図）。 （ａ），（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の電子装置の製造方法を示す概略断面図。 変更例の電子装置を示す概略断面図。 変更例の電子装置を示す概略断面図。 変更例の電子装置を示す概略断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、図１～図５に従って、電子装置１０の構造について説明する。
図１に示すように、電子装置１０は、基板２０と、基板２０に実装された１つ又は複数の電子部品１００とを有している。基板２０は、金属板３０と、金属板３０の下面に接合された金属板４０と、金属板４０の下面に接合された金属板５０と、金属板３０の下面に実装された１つ又は複数（ここでは、１つ）の電子部品６０と、金属板３０，４０，５０間に形成され、電子部品６０を被覆する絶縁層７０とを有している。すなわち、基板２０は、電子部品６０を内蔵した基板である。
基板２０は、例えば、直方体状に形成されている。本例の基板２０の平面形状は、矩形状に形成されている。基板２０の大きさは、例えば、平面視で、４ｍｍ×４ｍｍ～１０ｍｍ×１０ｍｍ程度とすることができる。基板２０の厚さは、例えば、０．４ｍｍ～１．１ｍｍ程度とすることができる。ここで、本明細書において、「平面視」とは、対象物を金属板３０の上面の法線方向から視ることを言い、「平面形状」とは、対象物を金属板３０の上面の法線方向から視た形状のことを言う。
金属板３０，４０，５０の材料としては、例えば、銅（Ｃｕ）やＣｕ合金を用いることができる。金属板３０，４０，５０の材料としては、例えば、４２アロイ等の鉄－ニッケル（Ｆｅ－Ｎｉ）合金を用いることができる。なお、金属板３０，４０，５０の材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。金属板３０の厚さは、例えば、０．１ｍｍ～０．３ｍｍ程度とすることができる。金属板４０の厚さは、例えば、０．２ｍｍ～０．５ｍｍ程度とすることができる。金属板５０の厚さは、例えば、０．１ｍｍ～０．３ｍｍ程度とすることができる。金属板３０，４０，５０の厚さは、互いに同じ厚さに設定してもよいし、互いに異なる厚さに設定してもよい。
絶縁層７０の材料としては、例えば、ポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層７０の下面から上面までの厚さは、例えば、０．４ｍｍ～１．１ｍｍ程度とすることができる。
次に、図１～図３に従って、金属板３０の構造について説明する。
図２及び図３に示すように、金属板３０は、複数の配線３１と、複数の配線３４と、複数の給電層３５とを有している。これら複数の配線３１と複数の配線３４と複数の給電層３５とは、例えば、同一平面上に形成されている。金属板３０には、その金属板３０を厚さ方向に貫通して、複数の配線３１と複数の配線３４と複数の給電層３５とを画定する開口部３０Ｘが形成されている。なお、図２は、金属板３０及び絶縁層７０を下方から視た平面図であり、図３は、金属板３０及び絶縁層７０を上方から視た平面図である。
複数の配線３１は、互いに離間して形成されている。複数の配線３１は、例えば、電子装置１０（基板２０）の外周領域に形成されている。複数の配線３１は、例えば、電子装置１０の外周縁に沿って所定の間隔を空けて設けられている。本例では、基板２０の外形をなす各辺に沿って３つの配線３１が所定の間隔を空けて設けられている。
各配線３１は、例えば、本体部３２と、突出部３３とを有している。本体部３２は、例えば、直方体状に形成されている。突出部３３は、本体部３２の側面のうち電子装置１０（基板２０）の外周縁側に位置する側面３２Ａから電子装置１０の外周縁側に向かって突出するように形成されている。突出部３３は、例えば、直方体状に形成されている。突出部３３の幅寸法は、例えば、本体部３２の幅寸法よりも短く設定されている。なお、本明細書における各部材の幅寸法は、電子装置１０（基板２０）の外側面を一周する方向である電子装置１０の外周方向に沿って延びる寸法である。
図１に示すように、突出部３３の厚さは、例えば、本体部３２の厚さよりも薄く形成されている。突出部３３の厚さは、例えば、本体部３２の厚さの０．３倍～０．７倍程度の厚さに設定することができる。突出部３３は、本体部３２の上面側から金属板４０側に凹むように形成されている。すなわち、突出部３３の下面は本体部３２の下面と略面一に形成される一方で、突出部３３の上面が本体部３２の上面よりも下方側の位置に形成されている。突出部３３の上面は、絶縁層７０によって被覆されている。この絶縁層７０は、例えば、本体部３２の側面３２Ａを被覆するように形成されている。
突出部３３の電子装置１０外周縁側の外側面３３Ａ（つまり、突出部３３の先端面）は、絶縁層７０の外側面７０Ａから露出されている。突出部３３の外側面３３Ａは、例えば、絶縁層７０の外側面７０Ａと略面一に形成されている。このとき、絶縁層７０から露出される突出部３３の外側面３３Ａは、本体部３２の側面３２Ａよりも面積が小さく形成されている。すなわち、本実施形態では、突出部３３の幅寸法を本体部３２の幅寸法よりも短く設定し、突出部３３を本体部３２よりも薄く形成することで、絶縁層７０から露出される外側面３３Ａの面積が本体部３２の側面３２Ａの面積よりも小さく形成されている。
各配線３１は、例えば、電子部品６０搭載用の配線である。また、複数の配線３１の一部は、例えば、電子部品１００搭載用の配線である。例えば、配線３１は、その上面が電子部品１００の搭載面となり、下面が電子部品６０の搭載面となる。
各配線３１の下面には、金属層９０が形成されている。各金属層９０は、例えば、本体部３２の下面に形成されている。各金属層９０は、電子部品６０のバンプ６１に対応して形成されている。すなわち、各金属層９０は、電子部品６０が金属板３０に実装された際に、電子部品６０のバンプ６１と対向する位置に形成されている。図２に示すように、複数の金属層９０は、例えば、電子部品６０の外周縁に沿って形成されている。各金属層９０は、例えば、本体部３２の下面に部分的に形成されている。各金属層９０は、例えば、平面視円形状に形成されている。
金属層９０としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／銀（Ａｇ）層（Ｎｉ層とＡｇ層をこの順番で積層した金属層）などを用いることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。
図２及び図３に示すように、複数の配線３４は、複数の配線３１よりも基板２０内周側に設けられている。配線３４は、例えば、一部の配線３１から基板２０内周側に突出するように形成されている。配線３４は、例えば、配線３１の本体部３２の側面のうち側面３２Ａとは反対側の側面から基板２０内周側に突出するように形成されている。配線３４の幅寸法は、例えば、各配線３１の幅寸法よりも長く設定されている。配線３４は、例えば、配線３１と連続して一体に形成されている。複数の配線３４は、電子部品１００搭載用の配線である。
図１に示すように、配線３４は、例えば、配線３１の本体部３２と同じ厚さに形成されている。すなわち、配線３４の上面は本体部３２の上面と略面一に形成され、配線３４の下面は本体部３２の下面と略面一に形成されている。
ここで、配線３１の本体部３２の上面と配線３４の上面とは、絶縁層７０の上面から露出されている。本体部３２の上面及び配線３４の上面は、例えば、絶縁層７０の上面と略面一に形成されている。絶縁層７０から露出された配線３１，３４の上面は、電子部品と電気的に接続するための電子部品搭載用パッドとして機能する。
本体部３２の上面及び配線３４の上面には、金属層９１が形成されている。金属層９１は、例えば、本体部３２の上面全面及び配線３４の上面全面を被覆するように形成されている。すなわち、金属層９１は、絶縁層７０から露出されている配線３１，３４の上面全面を被覆するように形成されている。金属層９１の例としては、例えば、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層を挙げることができる。なお、金属層９１の代わりに、例えば、配線３１，３４の上面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
図２及び図３に示すように、複数の給電層３５は、例えば、基板２０の角部に形成されている。複数の給電層３５は、例えば、基板２０の四隅（４箇所の角部）に形成されている。各給電層３５は、例えば、基板２０の角部から基板２０の対角線に沿って延びるように形成されている。各給電層３５は、例えば、複数の配線３１，３４と離間して形成されており、複数の配線３１，３４と電気的に絶縁されている。
各給電層３５の電子装置１０外周縁側の側面は、例えば、絶縁層７０の外側面７０Ａから露出されている。各給電層３５の電子装置１０外周縁側の側面は、例えば、絶縁層７０の外側面７０Ａと略面一に形成されている。各給電層３５は、例えば、配線３１の本体部３２と同じ厚さに形成されている。
次に、電子部品６０について説明する。
図１に示すように、電子部品６０は、金属板３０の下面に実装されている。電子部品６０は、例えば、配線３４と平面視で重なるように、配線３１の本体部３２の下面に実装されている。電子部品６０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品６０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品６０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
本例の電子部品６０は、配線３１にフリップチップ実装されている。例えば、電子部品６０の回路形成面（ここでは、上面）に配設されたバンプ６１が、配線３１の下面に形成された金属層９０に接合されている。これにより、電子部品６０は、バンプ６１及び金属層９０を介して配線３１と電気的に接続されている。
次に、金属板４０の構造について説明する。
金属板４０の上面は、金属板３０の下面に接合されている。金属板４０の上面は、例えば、導電性を有する接合材８０を介して金属板３０の下面に接合されている。接合材８０としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛（Ｐｄ）フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ（亜鉛）－Ｂｉ（ビスマス）系のはんだを用いることができる。
図４に示すように、金属板４０は、複数の配線４１と、複数の給電層４５とを有している。これら複数の配線４１及び複数の給電層４５は、例えば、同一平面上に形成されている。金属板４０には、その金属板４０を厚さ方向に貫通して、複数の配線４１及び複数の給電層４５を画定する開口部４０Ｘが形成されている。なお、図４は、金属板４０及び絶縁層７０を下方から視た平面図である。
複数の配線４１は、互いに離間して形成されている。複数の配線４１は、電子装置１０（基板２０）の外周領域に形成されている。複数の配線４１は、電子装置１０の外周縁に沿って所定の間隔を空けて設けられている。本例では、基板２０の外形をなす各辺に沿って３つの配線４１が所定の間隔を空けて設けられている。図１に示すように、各配線４１は、配線３１の一部と平面視で重なる位置に形成されている。各配線４１は、例えば、配線３１のうち電子部品６０の実装領域よりも外側に位置する部分と平面視で重なるように形成されている。
図４に示すように、各配線４１は、例えば、本体部４２と、突出部４３とを有している。本体部４２は、例えば、直方体状に形成されている。突出部４３は、本体部４２の側面のうち電子装置１０（基板２０）の外周縁側に位置する側面４２Ａから電子装置１０の外周縁側に向かって突出するように形成されている。突出部４３は、例えば、直方体状に形成されている。突出部４３の幅寸法は、例えば、本体部４２の幅寸法よりも短く設定されている。
図１に示すように、突出部４３の厚さは、例えば、本体部４２の厚さよりも薄く形成されている。突出部４３の厚さは、例えば、本体部４２の厚さの０．３倍～０．７倍程度の厚さに設定することができる。突出部４３は、本体部４２の下面側から金属板３０側に凹むように形成されている。すなわち、突出部４３の上面は本体部４２の上面と略面一に形成される一方で、突出部４３の下面が本体部４２の下面よりも上方側の位置に形成されている。
配線４１の上面は、配線３１の下面に接合されている。配線４１の上面は、例えば、接合材８０によって配線３１の下面に接合されている。このとき、本体部４２は、本体部３２の一部と平面視で重なるように形成されている。また、突出部４３は、突出部３３と平面視で重なるように形成されている。このため、例えば、本体部４２の上面が接合材８０によって本体部３２の下面に接合されており、突出部４３の上面が接合材８０によって突出部３３の下面に接合されている。なお、接合材８０は、例えば、配線４１の上面全面を被覆するように形成されている。
突出部４３の下面は、絶縁層７０によって被覆されている。この絶縁層７０は、例えば、本体部４２の側面４２Ａを被覆するように形成されている。
突出部４３の電子装置１０外周縁側の外側面４３Ａ（つまり、突出部４３の先端面）は、絶縁層７０の外側面７０Ａから露出されている。突出部４３の外側面４３Ａは、例えば、絶縁層７０の外側面７０Ａ及び突出部３３の外側面３３Ａと略面一に形成されている。このとき、絶縁層７０から露出される突出部４３の外側面４３Ａは、本体部４２の側面４２Ａよりも面積が小さく形成されている。すなわち、本実施形態では、突出部４３の幅寸法を本体部４２の幅寸法よりも短く設定し、突出部４３を本体部４２よりも薄く形成することで、絶縁層７０から露出される外側面４３Ａの面積が本体部４２の側面４２Ａの面積よりも小さくなっている。
図４に示すように、複数の給電層４５は、例えば、基板２０の角部に形成されている。給電層４５は、例えば、基板２０の四隅に形成されている。各給電層４５は、例えば、基板２０の角部から基板２０の対角線に沿って延びるように形成されている。各給電層４５は、例えば、複数の配線４１と離間して形成されており、複数の配線４１と電気的に絶縁されている。各給電層４５は、配線４１の本体部４２と同じ厚さに形成されている。各給電層４５は、給電層３５（図２参照）と平面視で重なる位置に形成されている。各給電層４５の上面は、例えば、図２に示した給電層３５の下面に接合材８０（図１参照）を介して接合されている。
各給電層４５の電子装置１０外周縁側の外側面は、例えば、絶縁層７０の外側面７０Ａから露出されている。各給電層４５の電子装置１０外周縁側の外側面は、例えば、絶縁層７０の外側面７０Ａと略面一に形成されている。
次に、金属板５０の構造について説明する。
図１に示すように、金属板５０の上面は、金属板４０の下面に接合されている。金属板５０の上面は、例えば、導電性を有する接合材８１を介して金属板４０の下面に接合されている。接合材８１としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
図５に示すように、金属板５０は、複数の電極５１と、放熱板５２と、複数の給電層５５とを有している。これら複数の電極５１と放熱板５２と複数の給電層５５とは、例えば、同一平面上に形成されている。金属板５０には、その金属板５０を厚さ方向に貫通して、複数の電極５１と放熱板５２と複数の給電層５５とを画定する開口部５０Ｘが形成されている。なお、図５は、金属板５０及び絶縁層７０を下方から視た平面図である。
複数の電極５１は、互いに離間して形成されている。複数の電極５１は、電子装置１０（基板２０）の外周領域に形成されている。複数の電極５１は、電子装置１０の外周縁に沿って所定の間隔を空けて設けられている。本例では、基板２０の外形をなす各辺に沿って３つの電極５１が所定の間隔を空けて設けられている。各電極５１は、例えば、直方体状に形成されている。
図１に示すように、各電極５１は、配線３１，４１の一部と平面視で重なる位置に形成されている。各電極５１は、例えば、配線３１，４１のうち電子部品６０の実装領域よりも外側に位置する部分と平面視で重なるように形成されている。各電極５１は、配線４１の下面に接合されている。各電極５１の上面は、例えば、接合材８１によって配線４１の本体部４２の下面に接合されている。本例の各電極５１は、配線４１を介して配線３１と電気的に接続されている。換言すると、配線４１は、配線３１と電極５１とを接続する中継端子として機能する。なお、接合材８１は、例えば、配線４１の本体部４２の下面全面を被覆するように形成されている。
電極５１の電子装置１０外周縁側の外側面５１Ａは、例えば、絶縁層７０の外側面７０Ａから露出されている。電極５１の外側面５１Ａは、例えば、突出部４３の外側面４３Ａよりも基板２０内周側に後退した位置に形成されている。このため、基板２０の外側面には、突出部４３の外側面４３Ａと面一に形成された絶縁層７０の外側面７０Ａと電極５１の外側面５１Ａとによって構成される段差部２０Ｘが形成されている。
図５に示すように、段差部２０Ｘは、例えば、基板２０の外周方向の全周に亘って連続して形成されている。すなわち、電極５１の外側面５１Ａ以外の側面を被覆する絶縁層７０の外側面７０Ｂは、絶縁層７０の外側面７０Ａよりも基板２０内周側に後退した位置に形成されている。このとき、絶縁層７０の外側面７０Ｂは、例えば、電極５１の外側面５１Ａと略面一に形成されている。
図１に示すように、電極５１の外側面５１Ａは、例えば、本体部４２の側面４２Ａよりも基板２０外周縁側に突出した位置に形成されている。このため、電極５１は、本体部４２の側面４２Ａを被覆する部分における絶縁層７０の下面の一部を被覆するように形成されている。
電極５１の下面５１Ｂは、絶縁層７０の下面から露出されている。電極５１の下面５１Ｂは、例えば、絶縁層７０の下面と略面一に形成されている。
絶縁層７０から露出された電極５１の外側面５１Ａ及び下面５１Ｂには、金属層９２が形成されている。金属層９２は、例えば、電極５１の外側面５１Ａ全面及び下面５１Ｂ全面を被覆するように形成されている。金属層９２は、例えば、電極５１の外側面５１Ａと下面５１Ｂとを連続して被覆するように形成されている。金属層９２の側面は、例えば、絶縁層７０の外側面７０Ａよりも基板２０内周側に後退した位置に形成されている。金属層９２の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層を挙げることができる。なお、金属層９２の代わりに、例えば、電極５１の外側面５１Ａ及び下面５１Ｂに、ＯＳＰ処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
放熱板５２は、複数の電極５１よりも基板２０内周側に設けられている。放熱板５２は、例えば、電子部品６０と平面視で重なる位置に形成されている。放熱板５２は、例えば、平面視矩形状に形成されている。放熱板５２の平面形状は、例えば、電子部品６０の平面形状と同程度の大きさに形成されている。
放熱板５２の厚さは、例えば、電極５１の厚さよりも薄く形成されている。放熱板５２の厚さは、例えば、電極５１の厚さの０．３倍～０．７倍程度の厚さに設定することができる。放熱板５２は、電極５１の上面側から下方に凹むように形成されている。すなわち、放熱板５２の下面は電極５１の下面と同一平面上に形成される一方で、放熱板５２の上面が電極５１の上面よりも下方側の位置に形成されている。
放熱板５２は、例えば、電子部品６０に熱的に接続されている。放熱板５２の上面は、例えば、接着層８２を介して電子部品６０の背面（ここでは、下面）に接合されている。接着層８２としては、例えば、エポキシ系、ポリイミド系やシリコーン系などの熱硬化性の接着剤や、熱伝導部材（ＴＩＭ：Thermal Interface Material）を用いることができる。熱伝導部材の材料としては、インジウム（Ｉｎ）、銀等の軟質金属、シリコーンゲル、又は金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いることができる。接着層８２は、例えば、電子部品６０と放熱板５２とを接着する機能と、電子部品６０と放熱板５２とを熱的に接続する機能とを有している。なお、接着層８２の厚さは、例えば、２０～５０μｍ程度とすることができる。
放熱板５２の下面は、例えば、絶縁層７０の下面から露出されている。放熱板５２の下面は、例えば、絶縁層７０の下面と略面一に形成されている。放熱板５２の下面には、例えば、金属層９２が形成されている。金属層９２は、例えば、放熱板５２の下面全面を被覆するように形成されている。
図５に示すように、複数の給電層５５は、例えば、基板２０の角部近傍に形成されている。給電層５５は、例えば、基板２０の四隅近傍に形成されている。各給電層５５は、例えば、基板２０の角部近傍から基板２０の対角線に沿って延びるように形成されている。各給電層５５は、例えば、放熱板５２と連続して一体に形成されている。各給電層５５は、例えば、放熱板５２の角部に接続されている。
各給電層５５は、例えば、その大部分が電極５１と同じ厚さに形成されている。各給電層５５は、給電層４５（図４参照）及び給電層３５（図２参照）と平面視で重なる位置に形成されている。各給電層５５の上面は、例えば、図４に示した給電層４５の下面に接合材８１（図１参照）を介して接合されている。
各給電層５５の電子装置１０外周縁側の外側面は、例えば、絶縁層７０の外側面７０Ａ，７０Ｂから露出されている。各給電層５５の下面は、例えば、絶縁層７０の下面から露出されている。各給電層５５の電子装置１０外周縁側の外側面及び各給電層５５の下面には、例えば、それら外側面全面及び下面全面を被覆する金属層９２（図１参照）が形成されている。
図１に示すように、絶縁層７０は、金属板３０と金属板４０と金属板５０との間の空間、及び金属板３０，４０，５０と電子部品６０との間の空間を充填するように形成されている。絶縁層７０は、例えば、金属板３０，４０，５０にそれぞれ形成された開口部３０Ｘ，４０Ｘ，５０Ｘを充填するように形成されている。詳述すると、絶縁層７０は、各配線３１間、各配線３４間、各給電層３５（図２参照）間、及び配線３１と配線３４と給電層３５との間を充填するように形成されている。絶縁層７０は、各配線４１間、各給電層４５（図４参照）間、及び配線４１と給電層４５との間を充填するように形成されている。絶縁層７０は、各電極５１間、各給電層５５（図５参照）間、及び電極５１と放熱板５２と給電層５５との間を充填するように形成されている。絶縁層７０は、例えば、電子部品６０を全体的に被覆するように形成されている。
図３に示すように、金属板３０の上面には、１つ又は複数（ここでは、７つ）の電子部品１００（二点鎖線参照）が実装されている。電子部品１００は、例えば、配線３１又は配線３４の上面に実装されている。電子部品１００は、配線３４の上面に実装された電子部品１０１と、配線３１の上面に実装された電子部品１０２とを有している。電子部品１０１,１０２としては、例えば、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品や、半導体チップ、トランジスタやダイオードなどの能動部品を用いることができる。電子部品１０１，１０２としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態では、電子部品１０１がチップインダクタであり、電子部品１０２がチップコンデンサである。
電子部品１０１は、例えば、複数の配線３４の間に形成された開口部３０Ｘを跨がるように、その開口部３０Ｘの両側に形成された２つの配線３４の上面に実装されている。図１に示すように、電子部品１０１は、例えば、配線３４の上面に形成された金属層９１上に実装されている。電子部品１０１は、例えば、導電性を有する接合材１０５を介して金属層９１に接合されている。これにより、電子部品１０１は、接合材１０５及び金属層９１を介して配線３４と電気的に接続されている。電子部品１０１は、例えば、配線３１,３４及び金属層９０を介して電子部品６０と電気的に接続されている。ここで、電子部品１０１は、例えば、電子部品６０の一部と平面視で重なるように形成されている。
接合材１０５としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
図３に示すように、各電子部品１０２は、例えば、複数の配線３１の間に形成された開口部３０Ｘを跨がるように、その開口部３０Ｘの両側に形成された２つの配線３１の上面に実装されている。各電子部品１０２は、電子部品１０１と同様に、配線３１の上面に形成された金属層９１（図１参照）上に実装されている。各電子部品１０２は、例えば、その一部が電子部品６０（図１参照）と平面視で重なるように形成されている。
次に、図６に従って、電子装置１０の実装形態の一例について説明する。
電子装置１０は、例えば、マザーボード等の実装用の基板２００に実装される。ここで、基板２００の上面には、複数の配線層２０１と金属層２０２とが形成されている。電子装置１０は、電極５１がはんだ層２１１によって配線層２０１に接合され、放熱板５２がはんだ層２１２によって金属層２０２に接合されている。例えば、電極５１の外側面５１Ａ及び下面５１Ｂに形成された金属層９２は、はんだ層２１１により配線層２０１に接合されている。このとき、金属層９２が、電極５１の下面５１Ｂだけではなく、電極５１の外側面５１Ａにも形成されている。すなわち、金属層９２が立体的に形成されている。これにより、金属層９２とはんだ層２１１とが立体的に接合されるため、好適なフィレットを有するはんだ層２１１が形成される。このようなはんだ層２１１は、接合強度が高い。したがって、電極５１の下面５１Ｂのみに金属層９２が形成される場合に比べて、電極５１（金属層９２）と配線層２０１との接続信頼性を向上させることができる。なお、放熱板５２の下面に形成された金属層９２は、はんだ層２１２により金属層２０２に接合されている。
配線層２０１及び金属層２０２の材料としては、例えば、銅や銅合金を用いることができる。はんだ層２１１，２１２の材料としては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
次に、電子装置１０の製造方法について説明する。なお、説明の便宜上、最終的に電子装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図７（ａ）に示す工程では、大判の金属板３０Ａを準備する。金属板３０Ａは、例えば、金属板３０が形成される個別領域Ａ１がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図７（ａ）に示した例では、金属板３０Ａが４個の個別領域Ａ１を有するが、個別領域Ａ１の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ１に着目して説明を行う。
図７（ａ）に示すように、金属板３０Ａの各個別領域Ａ１には、平面視格子状に形成されたセクションバー３６と、セクションバー３６から個別領域Ａ１の平面視中央部に向かって延在された櫛歯状の配線３１と、配線３４と、セクションバー３６の角部から延在された給電層３５とを画定する開口部３０Ｘが形成されている。このとき、各個別領域Ａ１に形成された配線３１,３４及び給電層３５は、セクションバー３６を介して、隣接する個別領域Ａ１に形成された配線３１,３４及び給電層３５と連結されている。なお、個別領域Ａ１は、図１に示した電子装置１０に相当する構造体が形成された後、最終的に一点鎖線で示した切断線に沿って切断されて個片化され、各々個別の電子装置１０となる。すなわち、各個別領域Ａ１において一点鎖線で囲まれた領域よりも外側の部分、つまりセクションバー３６は、最終的に廃棄される部分である。なお、図面の簡略化のために、図７（ａ）、図９（ａ）及び図１０（ａ）では、図中左上の１つの個別領域Ａ１内のみに一点鎖線で切断線を示している。また、図７（ａ）は、図７（ｂ）に示した構造体を上方から視た平面図である。
本例では、図７（ｂ）に示すように、セクションバー３６の上面及び配線３１の突出部３３の上面に凹部３０Ｙが形成されている。すなわち、本例のセクションバー３６及び突出部３３は上面側から薄化されている。以上説明した開口部３０Ｘ及び凹部３０Ｙは、例えば、以下に説明するエッチング加工により形成することができる。なお、図７（ｂ）は、図７（ａ）に示した７ｂ－７ｂ断面における左上の１つの個別領域Ａ１の断面構造を主に示した断面図である。また、これ以降の図８、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３～図１７に示した断面図も同様の部分の断面構造を主に示している。
まず、図８（ａ）に示す工程では、平板状の金属板３０Ａを準備する。
次に、図８（ｂ）に示す工程では、金属板３０Ａの上面に開口パターン１２０Ｘ，１２０Ｙを有するレジスト層１２０を形成するとともに、金属板３０Ａの下面に開口パターン１２１Ｘを有するレジスト層１２１を形成する。開口パターン１２０Ｘ，１２１Ｘは、開口部３０Ｘ（図１参照）の形成領域に対応する部分の金属板３０Ａの上面及び下面をそれぞれ露出するように形成される。開口パターン１２０Ｙは、凹部３０Ｙ（図７（ｂ）参照）の形成領域に対応する部分の金属板３０Ａの上面を露出するように形成される。
レジスト層１２０，１２１の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、金属板３０Ａの上面又は下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層１２０，１２１を形成する。なお、液状のフォトレジストを用いる場合にも、液状のフォトレジストを塗布後、同様の工程を経て、レジスト層１２０，１２１を形成することができる。
続いて、図８（ｃ）に示す工程では、レジスト層１２０，１２１をエッチングマスクとして、金属板３０Ａを両面からウェットエッチングして開口部３０Ｘ及び凹部３０Ｙを形成する。具体的には、レジスト層１２０，１２１の開口パターン１２０Ｘ，１２１Ｘから露出された金属板３０Ａを両面からエッチング除去して開口部３０Ｘを形成する。この開口部３０Ｘの形成により、各個別領域Ａ１に、セクションバー３６と、本体部３２及び突出部３３を有する配線３１と、配線３４と、給電層３５（図７（ａ）参照）とが画定される。また、本工程では、レジスト層１２０の開口パターン１２０Ｙから露出された金属板３０Ａを上面からエッチング（ハーフエッチング）し、金属板３０Ａを上面側から所要の深さまで除去して薄化する。これにより、開口パターン１２０Ｙから露出された金属板３０Ａに凹部３０Ｙが形成され、セクションバー３６及び突出部３３が上面側から薄化される。なお、本工程で使用されるエッチング液は、金属板３０Ａの材料に応じて適宜選択することができる。例えば、金属板３０Ａとして銅板を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、金属板３０Ａの両面からスプレーエッチングにて本工程を実施することができる。
次いで、レジスト層１２０，１２１を例えばアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトン、エタノールなど）により除去する。これにより、図７（ｂ）に示すように、開口部３０Ｘ及び凹部３０Ｙが形成され、各個別領域Ａ１に金属板３０が形成される。以上の製造工程により、図７（ａ）及び図７（ｂ）に示した構造体を製造することができる。
なお、本例では、開口部３０Ｘ及び凹部３０Ｙをエッチング加工により形成するようにしたが、例えば、プレス加工により開口部３０Ｘ及び凹部３０Ｙを形成することもできる。
次に、図９（ａ）及び図９（ｂ）に示す工程では、配線３１の本体部３２の下面に金属層９０を形成する。本例では、本体部３２の下面の一部に部分的に金属層９０を形成する。金属層９０は、例えば、本体部３２の下面のうち電子部品６０の実装領域の外周縁近傍に形成される。金属層９０は、例えば、金属板３０Ａを給電層に利用する電解めっき法により形成することができる。例えば、金属層９０の形成領域以外の金属板３０Ａの表面全面を被覆するレジスト層を形成し、そのレジスト層をめっきマスクとした電解めっき法により、レジスト層から露出される金属板３０Ａ上に金属層９０が形成される。また、スパージャ方式により金属層９０を形成してもよい。あるいは、金属板３０Ａの下面全面に金属層９０を形成するようにしてもよい。なお、図９（ａ）は、図９（ｂ）に示した構造体を下方から視た平面図である。
続いて、図１０（ａ）及び図１０（ｂ）に示す工程では、回路形成面に形成されたバンプ６１を有する電子部品６０を準備する。次いで、各個別領域Ａ１の配線３１の下面に電子部品６０を実装する。例えば、各個別領域Ａ１の配線３１の下面に形成された金属層９０上に、電子部品６０のバンプ６１をフリップチップ接合する。例えば、バンプ６１がはんだバンプである場合には、バンプ６１と金属層９０とを位置合わせした後に、リフロー処理を行って、バンプ６１（はんだバンプ）を溶融させ、バンプ６１を金属層９０に電気的に接続する。バンプ６１としてはんだバンプを用いる場合には、後工程で形成される接合材８０，８１（図１参照）を構成するはんだよりも融点の高いはんだを用いることが好ましい。なお、図１０（ａ）は、図１０（ｂ）に示した構造体を下方から視た平面図である。
次に、図１１（ａ）及び図１１（ｂ）に示す工程では、大判の金属板４０Ａを準備する。金属板４０Ａは、例えば、金属板４０が形成される個別領域Ａ２がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図１１（ａ）に示した例では、金属板４０Ａが４個の個別領域Ａ２を有するが、個別領域Ａ２の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ２に着目して説明を行う。
図１１（ａ）に示すように、金属板４０Ａの各個別領域Ａ２には、平面視格子状に形成されたセクションバー４６と、セクションバー４６から個別領域Ａ２の平面視中央部に向かって延在された櫛歯状の配線４１と、セクションバー４６の角部から延在された給電層４５とを画定する開口部４０Ｘが形成されている。このとき、各個別領域Ａ２に形成された配線４１及び給電層４５は、セクションバー４６を介して、隣接する個別領域Ａ２に形成された配線４１及び給電層４５と連結されている。各個別領域Ａ２は、図７（ａ）に示した金属板３０Ａの個別領域Ａ１に対応して形成されている。各個別領域Ａ２の平面形状は、各個別領域Ａ１（図７（ａ）参照）の平面形状と同じ大きさに形成されている。各個別領域Ａ２は、図１に示した電子装置１０に相当する構造体が形成された後、最終的に一点鎖線で示した切断線に沿って切断されて個片化され、各々個別の電子装置１０となる。このため、各個別領域Ａ２において一点鎖線で囲まれた領域よりも外側の部分、つまりセクションバー４６は、最終的に廃棄される部分である。図１１（ａ）では、図面の簡略化のために、図中左上の１つの個別領域Ａ２内のみに一点鎖線で切断線を示している。なお、図１１（ａ）は、図１１（ｂ）に示した構造体を下方から視た平面図である。
本例では、図１１（ｂ）に示すように、セクションバー４６の下面及び配線４１の突出部４３の下面に凹部４０Ｙが形成されている。すなわち、本例のセクションバー４６及び突出部４３は下面側から薄化されている。これら開口部４０Ｘ及び凹部４０Ｙは、図８（ａ）～図８（ｃ）に示した工程と同様の工程を実施することによって形成することができる。
次に、図１２（ａ）及び図１２（ｂ）に示す工程では、大判の金属板５０Ａを準備する。金属板５０Ａは、例えば、金属板５０が形成される個別領域Ａ３がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図１２（ａ）に示した例では、金属板５０が４個の個別領域Ａ３を有するが、個別領域Ａ３の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ３に着目して説明を行う。
図１２（ａ）に示すように、金属板５０Ａの各個別領域Ａ３には、平面視格子状に形成されたセクションバー５６と、セクションバー５６から個別領域Ａ３の平面視中央部に向かって延在された櫛歯状の電極５１と、放熱板５２と、給電層５５とを画定する開口部５０Ｘが形成されている。給電層５５は、セクションバー５６の角部から延在されて放熱板５２と一体に形成されている。このとき、各個別領域Ａ３に形成された電極５１、放熱板５２及び給電層５５は、セクションバー５６を介して、隣接する個別領域Ａ３に形成された電極５１、放熱板５２及び給電層５５と連結されている。各個別領域Ａ３は、図７（ａ）に示した金属板３０Ａの個別領域Ａ１及び図１１（ａ）に示した金属板４０Ａの個別領域Ａ２に対応して形成されている。なお、各個別領域Ａ３内の構造体は、製造工程の途中において一点鎖線で示した切断線に沿って切断される。このため、各個別領域Ａ３において一点鎖線で囲まれた領域よりも外側の部分、つまりセクションバー５６は、最終的に廃棄される部分である。図１２（ａ）では、図面の簡略化のために、図中左上の１つの個別領域Ａ３内のみに一点鎖線で切断線を示している。なお、図１２（ａ）は、図１２（ｂ）に示した構造体を上方から視た平面図である。
本例では、図１２（ｂ）に示すように、放熱板５２は上面側から薄化されている。開口部５０Ｘの形成及び放熱板５２の薄化は、図８（ａ）～図８（ｃ）に示した工程と同様の工程によって実施することができる。
続いて、図１３（ａ）に示す工程では、金属板５０Ａの上面に、導電性を有する接合材８１を形成する。接合材８１は、例えば、電極５１の上面のうち金属板４０Ａ（具体的には、配線４１の本体部４２の下面）との接合面に形成される。また、接合材８１は、給電層５５（図１２（ａ）参照）の上面にも形成される。なお、接合材８１は、金属板４０Ａ側に形成するようにしてもよい。また、金属板４０Ａの上面に、導電性を有する接合材８０を形成する。接合材８０は、例えば、金属板４０Ａの上面のうち金属板３０Ａ（具体的には、配線３１及びセクションバー３６の下面）と接合される上面、つまり配線４１及びセクションバー４６の上面に形成される。また、接合材８０は、給電層４５（図１１（ａ）参照）の上面にも形成される。なお、接合材８０は、金属板３０Ａ側に形成するようにしてもよい。例えば、はんだペーストのディスペンサによる塗布や転写印刷により、金属板４０Ａ，５０Ａの上面に接合材８０，８１を形成することができる。また、接合材８０，８１は、例えば、接合材８０，８１となる液状樹脂やペースト状樹脂をディスペンサ等により金属板４０Ａ，５０Ａの上面に塗布することにより形成することもできる。
また、放熱板５２の上面に、接着層８２を形成する。接着層８２は、例えば、放熱板５２の上面全面を被覆するように形成される。なお、接着層８２は、電子部品６０の背面に形成するようにしてもよい。例えば、はんだペーストのディスペンサによる塗布や転写印刷により、放熱板５２の上面に接着層８２を形成することができる。また、接着層８２は、例えば、接着層８２となる液状樹脂やペースト状樹脂をディスペンサ等により放熱板５２の上面に塗布することにより形成することもできる。また、接着層８２は、シート状の接着剤を放熱板５２の上面に貼着することにより形成することもできる。
次いで、金属板５０Ａの上方に、金属板４０Ａと、電子部品６０が実装された金属板３０Ａとを順に配置する。このとき、個別領域Ａ１，Ａ２，Ａ３が互いに平面視で重なるように、金属板３０Ａ，４０Ａ，５０Ａを配置する。すなわち、個別領域Ａ１，Ａ２，Ａ３が上下に整列するように、金属板３０Ａ，４０Ａ，５０Ａを配置する。具体的には、金属板３０Ａの配線３１と金属板４０Ａの配線４１とが対向し、配線４１と電極５１とが対向し、電子部品６０と放熱板５２とが対向するように、金属板３０Ａ，４０Ａ，５０Ａを配置する。また、図示は省略するが、給電層３５，４５，５５がそれぞれ上下に整列するように、金属板３０Ａ，４０Ａ，５０Ａを配置する。
次に、図１３（ｂ）に示す工程では、金属板５０Ａの上面に形成された接合材８１に金属板４０Ａの下面を接触させ、金属板４０Ａの上面に形成された接合材８０に金属板３０Ａの下面を接触させ、放熱板５２の上面に形成された接着層８２に電子部品６０の背面を接触させる。続いて、接合材８０，８１及び接着層８２を加熱することにより、金属板３０Ａと金属板４０Ａと金属板５０Ａとを接合材８０，８１を介して接合し、電子部品６０と放熱板５２とを接着層８２を介して接合する。これにより、金属板５０Ａの上面に金属板４０Ａが積層され、その金属板４０Ａの上面に金属板３０Ａが積層される。このように、本工程では、金属板３０Ａと金属板４０Ａと金属板５０Ａとが一括して積層される。
次に、図１４（ａ）に示す工程では、金属板５０Ａの下面にテープ１３０を接着する。例えば、テープ１３０の粘着剤（図示略）が塗布されている側の面を金属板５０Ａの下面に貼り付ける。例えば、金属板５０Ａの下面にシート状のテープ１３０を熱圧着によりラミネートする。ここで、テープ１３０の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。テープ１３０の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂を用いることができる。また、テープ１３０の粘着剤としては、後工程のモールディングによって形成される絶縁層７０（図１参照）から容易に剥離することのできる材料を用いることができる。このような粘着剤の材料としては、例えば、シリコーン系の粘着材料を用いることができる。
続いて、図１４（ｂ）に示す工程では、テープ１３０の上面に、金属板３０Ａ，４０Ａ，５０Ａ及び電子部品６０を封止する絶縁層７０を形成する。例えば、テープ１３０の上面に、開口部３０Ｘ，４０Ｘ，５０Ｘ及び凹部３０Ｙ，４０Ｙを充填し、金属板３０Ａの上面を被覆し、電子部品６０を全体的に被覆する絶縁層７０を形成する。絶縁層７０は、例えば、樹脂モールド成形法により形成することができる。例えば、絶縁層７０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１４（ａ）に示した構造体を金型内に収容し、その金型内に、圧力（例えば、５～１０ＭＰａ）を印加して流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることにより、絶縁層７０を形成する。本工程の封止処理中において、テープ１３０は、モールド樹脂の金属板５０Ａの下面への漏れ出し（「モールドフラッシュ」ともいう。）を抑制する役割を果たす。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
そして、所要の封止処理を終えると、絶縁層７０で覆われた構造体を上記金型から取り出す。その後、テープ１３０を金属板５０Ａ及び絶縁層７０から除去（剥離）する。例えば、金属板５０Ａ及び絶縁層７０からテープ１３０を機械的に剥離する。これにより、図１５（ａ）に示すように、金属板５０Ａの下面と絶縁層７０の下面とが外部に露出される。このとき、テープ１３０の上面に接していた金属板５０Ａの下面と絶縁層７０の下面とは略面一に形成されている。なお、この段階では、金属板５０Ａの下面側に、剥離したテープ１３０の粘着剤の一部等が残存している可能性がある。そこで、その残存している可能性のある粘着剤を、例えば、アッシング（酸素プラズマを用いたドライエッチング）で除去するようにしてもよい。
次に、図１５（ｂ）に示す工程では、図１５（ａ）に示した構造体を厚さ方向の中途位置までハーフカット（研磨）し、溝部５０Ｙを形成する。本例のハーフカットでは、金属板５０Ａのセクションバー５６（図１５（ａ）参照）を除去し、金属板５０Ａを厚さ方向に貫通する溝部５０Ｙを形成する。これにより、電極５１の外側面５１Ａが外部に露出されるとともに、配線４１の本体部４２の側面４２Ａを被覆する部分の絶縁層７０の下面の一部が外部に露出される。溝部５０Ｙは、例えば、金属板３０Ａ，４０Ａにおける切断領域（一点鎖線参照）よりも幅が広く形成される。また、溝部５０Ｙの内側面は、配線４１の本体部４２の側面４２Ａよりも個別領域Ａ１，Ａ２の外周縁側に形成されている。このため、仮に溝部５０Ｙが設計値よりも深く形成された場合であっても、本体部４２の側面４２Ａが研磨されることを好適に抑制できる。溝部５０Ｙの形成は、例えば、ダイシングブレードやスライサーを用いて行うことができる。なお、本工程により、電極５１と放熱板５２及び給電層５５（図１２（ａ）参照）とが分離される。
続いて、図１６（ａ）に示す工程では、金属板３０Ａの上面が外部に露出されるように、絶縁層７０の上面を研磨する。例えば、金属板３０Ａの上面と絶縁層７０の上面とが面一になるように、絶縁層７０の上面を研磨する。絶縁層７０の研磨には、バフ研磨やブラスト処理が用いられる。なお、モールドフラッシュ等によって金属板５０Ａの下面を覆う絶縁層７０が形成されている場合には、絶縁層７０の下面も同様に研磨するようにしてもよい。
次いで、図１６（ｂ）に示す工程では、絶縁層７０から露出された金属板３０Ａの上面に金属層９１を形成するとともに、絶縁層７０から露出された金属板５０Ａの側面及び下面に金属層９２を形成する。金属層９１，９２は、例えば、金属板３０Ａ，４０Ａ，５０Ａを給電層に利用する電解めっき法により形成することができる。ここで、金属板３０Ａでは、セクションバー３６によって配線３１，３４及び給電層３５（図７（ａ）参照）が電気的に接続されている。また、金属板４０Ａでは、セクションバー４６によって配線４１及び給電層４５（図１１（ａ）参照）が電気的に接続されている。このとき、金属板５０Ａの電極５１は、金属板４０Ａの配線４１及び金属板３０Ａの配線３１を通じて、金属板３０Ａと電気的に接続されている。また、金属板５０Ａの放熱板５２は、金属板３０Ａ，４０Ａ，５０Ａにそれぞれ形成された給電層３５（図７（ａ）参照）、給電層４５（図１１（ａ）参照）及び給電層５５（図１２（ａ）参照）を通じて、金属板３０Ａ，４０Ａと電気的に接続されている。このため、金属板３０Ａ，４０Ａ，５０Ａを給電層に利用する電解めっき法を施すことにより、電極５１の外側面５１Ａ及び下面５１Ｂと放熱板５２の下面に金属層９２を形成することができる。
次に、図１７（ａ）に示す工程では、各個別領域Ａ１の配線３１，３４の上面に電子部品１００を実装する。例えば、各個別領域Ａ１の配線３１，３４の上面に形成された金属層９１上に、電子部品１００を接合材１０５により実装する。
以上の製造工程により、各個別領域Ａ１，Ａ２に電子装置１０に相当する構造体を製造することができる。
次いで、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０、セクションバー３６，４６及び接合材８０を切断し、個別の電子装置１０に個片化される。このとき、本例の切断位置は、各個別領域Ａ１，Ａ２において、電極５１の外側面５１Ａを被覆する金属層９２の側面よりも外側の位置に設定されている。これにより、ダイシングソー等によって金属層９２の表面が損傷することを好適に抑制できる。また、本工程により、図１７（ｂ）に示すように、切断面である、突出部３３の外側面３３Ａと突出部４３の外側面４３Ａと絶縁層７０の外側面７０Ａとが略面一に形成される。
以上の製造工程により、複数の電子装置１０を一括して製造することができる。なお、個片化後の電子装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）配線３４と平面視で重なるように配線３１の下面に実装された電子部品６０と、配線３１の下面と電気的に接続される電極５１を有する金属板５０と、配線３１，３４を有する金属板３０と金属板５０と電子部品６０との間を充填する絶縁層７０とを設けた。また、配線３４の上面を絶縁層７０から露出させるようにした。この構成によれば、電子部品６０と平面視で重なる配線３４の上面に、電子部品６０とは別の電子部品１００を実装することができる。これにより、金属板３０の上下に複数の電子部品６０，１００を実装することができる。このため、リードフレーム上に複数の電子部品を横並びに実装する従来の電子装置に比べて、電子装置１０の平面形状を小型化することができる。
（２）また、電子部品６０と電子部品１００とを、それら電子部品６０，１００の間に形成された配線３１，３４によって電気的に接続することができる。これにより、例えば、ワイヤボンディング等によって複数の電子部品を電気的に接続する場合に比べて、電子装置１０を小型化することができる。また、ワイヤボンディング等によって複数の電子部品を電気的に接続する場合に比べて、電子部品６０と電子部品１００との間の配線長を短くすることができるため、電気的特性を向上させることができる。例えば、チップインダクタである電子部品１００の直下に、半導体チップである電子部品６０を配置することができるため、電子部品６０と電子部品１００との間の寄生インダクタンスを低減することができる。
（３）さらに、電子部品６０が実装される配線３１とは別に、その配線３１の下面と電気的に接続される電極５１を設けた。この構成によれば、電極５１によっても、電子部品６０，１００で発生する熱を放熱させることができる。このため、配線３１をそのまま電極として利用する場合に比べて、電子部品６０，１００で発生する熱を配線３１及び電極５１から効率良く放熱することができる。これにより、電子部品６０，１００の温度上昇を抑制することができる。
（４）配線３１の下面に中継端子となる配線４１の上面を接合し、配線４１の下面に電極５１の上面を接合するようにした。この構成によれば、配線４１によっても、電子部品６０，１００で発生する熱を放熱させることができる。このため、配線３１をそのまま電極として利用する場合に比べて、電子部品６０，１００で発生する熱を配線３１及び電極５１から効率良く放熱することができる。これにより、電子部品６０，１００の温度上昇を抑制することができる。
（５）また、中継端子となる配線４１を設けたことにより、電子部品６０の実装面である配線３１の下面から電極５１の下面までの厚さを厚く形成することができる。この構成によれば、電子部品６０の厚さが厚くなった場合であっても、配線４１の厚さを厚くすることによって、配線３１の下面から電極５１の下面までの厚さを、電子部品６０を内蔵可能な厚さに容易に調整することができる。
（６）金属板５０に放熱板５２を設けるようにした。この放熱板５２により電子部品６０で発生する熱を効率良く放熱することができる。
（７）また、放熱板５２を設けたことにより、電子部品６０の上下両面に金属板３０，５０を配置することができる。このため、電子装置１０を反りに強い構造とすることができる。したがって、電子装置１０に反りが発生することを好適に抑制できる。
（８）突出部３３の幅寸法を本体部３２の幅寸法よりも短く設定し、突出部３３を本体部３２よりも薄く形成することで、突出部３３の外側面３３Ａの面積を本体部３２の側面３２Ａの面積よりも小さく形成した。これにより、電極５１以外で絶縁層７０から露出される金属板３０の端面（つまり、突出部３３の外側面３３Ａ）の面積を小さくすることができる。
（９）突出部４３の幅寸法を本体部４２の幅寸法よりも短く設定し、突出部４３を本体部４２よりも薄く形成することで、突出部４３の外側面４３Ａの面積を本体部４２の側面４２Ａの面積よりも小さく形成した。これにより、電極５１以外で絶縁層７０から露出される金属板４０の端面（つまり、突出部４３の外側面４３Ａ）の面積を小さくすることができる。
（１０）金属板３０と金属板４０と金属板５０とを個別に製造することが可能である。このため、金属板３０，４０，５０の材料を個々に選択することができ、広い用途に対応することができる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・図１８に示すように、放熱板５２の下面を被覆する金属層９２を省略してもよい。この場合には、金属板３０の給電層３５（図２参照）及び金属板４０の給電層４５（図４参照）を省略することができる。
・上記実施形態では、放熱板５２を、電極５１よりも薄く形成したが、これに限定されない。例えば、放熱板５２を、電極５１と同じ厚さに形成してもよい。
・図１９に示すように、金属板５０から放熱板５２（図１参照）を省略してもよい。この場合には、金属板３０の給電層３５（図２参照）と金属板４０の給電層４５（図４参照）と金属板５０の給電層５５（図５参照）を省略することができる。
・図２０に示すように、基板２０から金属板４０（図１参照）を省略してもよい。この場合には、電極５１の上面が、配線３１の下面に接合される。例えば、電極５１の上面は、接合材８０を介して配線３１の下面に接合される。
・上記実施形態では、配線４１の上面を、接合材８０により配線３１の下面に接合するようにしたが、接合方法はこれに限定されない。例えば、配線３１と配線４１とを拡散接合によって接合してもよい。ここで、拡散接合とは、接合する金属材料同士を密着させ、真空や不活性ガス等の雰囲気中で、加圧・加熱することで金属材料同士の接合面に生じる原子の拡散を利用して金属材料同士を原子レベルで接合する技術である。例えば、拡散接合は、配線３１の下面に配線４１を重ね合わせて、真空中で加熱及び加圧して接合を行う。例えば、配線３１，４１の材料として銅を用いる場合には、加熱温度を５００～６００℃程度とすることができ、圧力を０．００５～０．０１５ｋＮ／ｍｍ２程度とすることができる。なお、拡散接合によって接合された配線３１と配線４１とは、界面の無い状態で（すなわち、隙間が全く無い状態で）一体化され、配線４１の上面と配線３１の下面とが直接接合される。
・上記実施形態では、電極５１の上面を、接合材８１により配線４１の下面に接合するようにしたが、接合方法はこれに限定されない。例えば、電極５１と配線４１とを拡散接合によって接合してもよい。なお、拡散接合によって接合された電極５１と配線４１とは、界面の無い状態で（すなわち、隙間が全く無い状態で）一体化され、電極５１の上面と配線４１の下面とが直接接合される。
・上記実施形態では、電極５１の外側面５１Ａ及び下面５１Ｂを連続して被覆するように金属層９２を形成したが、これに限定されない。例えば、電極５１の下面５１Ｂのみを被覆するように金属層９２を形成してもよい。
・上記実施形態では、突出部３３を、本体部３２よりも幅寸法を短く形成し、本体部３２よりも薄く形成したが、これに限定されない。例えば、突出部３３の幅寸法を、本体部３２の幅寸法と同じになるように、又は本体部３２の幅寸法よりも長くなるように形成してもよい。また、突出部３３を本体部３２と同じ厚さに形成してもよい。
・上記実施形態では、突出部４３を、本体部４２よりも幅寸法を短く形成し、本体部４２よりも薄く形成したが、これに限定されない。例えば、突出部４３の幅寸法を、本体部４２の幅寸法と同じになるように、又は本体部４２の幅寸法よりも長くなるように形成してもよい。また、突出部４３を本体部４２と同じ厚さに形成してもよい。
・上記実施形態では、金属層９０，９１，９２を電解めっき法により形成するようにした。これに限らず、金属層９０，９１，９２を無電解めっき法により形成するようにしてもよい。
・上記実施形態の基板２０に内蔵する電子部品６０の数は特に限定されない。例えば、金属板３０の下面に２つ以上の電子部品６０を実装するようにしてもよい。また、基板２０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記実施形態の金属板３０の上面に実装する電子部品１００の数は特に限定されない。例えば、金属板３０の上面に１つの電子部品１００を実装するようにしてもよい。
・上記実施形態における電子部品６０，１００の実装の形態は、様々に変形・変更することが可能である。電子部品６０，１００の実装の形態としては、例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらを組み合わせた形態が挙げられる。
・上記実施形態の電子装置１０において、金属板３０の上面に実装される電子部品１００を、モールド樹脂等により樹脂封止するようにしてもよい。すなわち、基板２０の上面に、電子部品１００を封止する封止樹脂を形成するようにしてもよい。
・上記実施形態における基板２０の構造は特に限定されない。例えば、上記実施形態では、３層の金属板３０，４０，５０を積層するようにしたが、４層以上の金属板を積層するようにしてもよい。また、配線３１，３４，４１及び電極５１の配置や平面形状などは様々に変形・変更することが可能である。
・上記実施形態では、図１３（ａ）及び図１３（ｂ）に示した工程において、金属板３０Ａと金属板４０Ａと金属板５０Ａとを一括して積層するようにした。これに限らず、例えば、金属板３０Ａと金属板４０Ａと金属板５０Ａとを個別に積層するようにしてもよい。この場合には、例えば、まず、配線３１の下面に配線４１の上面を接合して、金属板３０Ａの下面に金属板４０Ａを積層する。その後、配線４１の下面に電極５１の上面を接合して、金属板４０Ａの下面に金属板５０Ａを積層する。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
１０ 電子装置
２０ 基板
２０Ｘ 段差部
３０ 金属板（第１金属板）
３１ 配線（第１配線）
３２ 本体部
３２Ａ 側面（一側面）
３３ 突出部
３３Ａ 外側面
３４ 配線（第２配線）
４０ 金属板（第３金属板）
４１ 配線（中継端子）
５０ 金属板（第２金属板）
５１ 電極
５２ 放熱板
６０ 電子部品
７０ 絶縁層
９０，９１，９２ 金属層
１００，１０１，１０２ 電子部品

Claims (10)

  1. 第１配線及び第２配線を有する第１金属板と、
    前記第２配線と平面視で重なるように、前記第１配線の下面に実装された電子部品と、
    前記第１配線の下面と電気的に接続された電極を有する第２金属板と、
    前記第１金属板と前記第２金属板と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層と、を有し、
    前記第２配線は、前記第１配線よりも前記絶縁層の内周側に設けられており、
    前記第２配線の上面は、前記絶縁層から露出されている電子装置。
  2. 前記第１配線の下面に接合された中継端子を有する第３金属板を更に有し、
    前記電極は、前記中継端子の下面に接合されている請求項１に記載の電子装置。
  3. 前記電極の側面のうち前記電子装置の外周縁側に位置する外側面と前記電極の下面とは、前記絶縁層から露出されており、
    前記電極の前記外側面と前記電極の下面とを連続して被覆する金属層を更に有する請求項１又は２に記載の電子装置。
  4. 前記電極の前記外側面は、前記絶縁層の外側面よりも前記電子装置の内周側に後退した位置に形成されており、
    前記電極の前記外側面と前記絶縁層の外側面とによって段差部が形成されている請求項３に記載の電子装置。
  5. 前記第２金属板は、前記電極と離間して形成され、前記電子部品と熱的に接続される放熱板を更に有する請求項１～４のいずれか一項に記載の電子装置。
  6. 前記放熱板の下面は、前記絶縁層から露出されており、
    前記放熱板の下面を被覆する金属層を更に有する請求項５に記載の電子装置。
  7. 前記第１配線は、本体部と、前記本体部の一側面から前記電子装置の外周縁側に向かって突出する突出部とを有し、
    前記突出部は、前記本体部よりも幅寸法が短く形成され、且つ前記本体部よりも薄く形成されており、
    前記突出部の側面のうち前記電子装置の外周縁側に位置する外側面が前記絶縁層の外側面から露出されている請求項１～６のいずれか一項に記載の電子装置。
  8. 前記第２配線の上面を被覆する金属層と、
    前記第２配線の上面に形成された前記金属層に実装された電子部品と、を更に有する請求項１～７のいずれか一項に記載の電子装置。
  9. 金属板をプレス加工又はエッチング加工し、第１配線及び第２配線を有する第１金属板を形成する工程と、
    金属板をプレス加工又はエッチング加工し、電極を有する第２金属板を形成する工程と、
    金属板をプレス加工又はエッチング加工し、中継端子を有する第３金属板を形成する工程と、
    前記第２配線と平面視で重なるように、前記第１配線の下面に電子部品を実装する工程と、
    前記第１配線の下面に前記中継端子を接合し、前記第１金属板の下面に前記第３金属板を積層する工程と、
    前記中継端子の下面に前記電極を接合し、前記第３金属板の下面に前記第２金属板を積層する工程と、
    前記第１金属板と前記第２金属板と前記第３金属板と前記電子部品との間を充填し、前記電子部品を被覆するとともに、前記第２配線の上面を露出する絶縁層を形成する工程と、を有し、
    前記第２配線は、前記第１配線よりも前記絶縁層の内周側に設けられる電子装置の製造方法。
  10. 金属板をプレス加工又はエッチング加工し、第１配線及び第２配線を有する第１金属板を形成する工程と、
    金属板をプレス加工又はエッチング加工し、電極を有する第２金属板を形成する工程と、
    前記第２配線と平面視で重なるように、前記第１配線の下面に電子部品を実装する工程と、
    前記第１配線の下面に前記電極を接合し、前記第１金属板の下面に前記第２金属板を積層する工程と、
    前記第１金属板と前記第２金属板と前記電子部品との間を充填し、前記電子部品を被覆するとともに、前記第２配線の上面を露出する絶縁層を形成する工程と、を有し、
    前記第２配線は、前記第１配線よりも前記絶縁層の内周側に設けられる電子装置の製造方法。
JP2019022447A 2019-02-12 2019-02-12 電子装置及び電子装置の製造方法 Active JP7239342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019022447A JP7239342B2 (ja) 2019-02-12 2019-02-12 電子装置及び電子装置の製造方法
US16/779,875 US11302623B2 (en) 2019-02-12 2020-02-03 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019022447A JP7239342B2 (ja) 2019-02-12 2019-02-12 電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020129637A JP2020129637A (ja) 2020-08-27
JP7239342B2 true JP7239342B2 (ja) 2023-03-14

Family

ID=71945324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019022447A Active JP7239342B2 (ja) 2019-02-12 2019-02-12 電子装置及び電子装置の製造方法

Country Status (2)

Country Link
US (1) US11302623B2 (ja)
JP (1) JP7239342B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929212B2 (en) * 2019-04-23 2024-03-12 Intel Corporation Method to form high capacitance thin film capacitors (TFCs) as embedded passives in organic substrate packages
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
JP7763055B2 (ja) * 2021-08-23 2025-10-31 株式会社ディスコ パッケージ基板、パッケージ基板の加工方法及びパッケージ基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100988A (ja) 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法
JP2006049424A (ja) 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2008071815A (ja) 2006-09-12 2008-03-27 Mitsui High Tec Inc 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US20090224383A1 (en) 2008-03-07 2009-09-10 Erwin Victor Cruz Semiconductor die package including exposed connections
US20110227205A1 (en) 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
CN207217523U (zh) 2014-11-12 2018-04-10 株式会社村田制作所 复合电子部件、电路模块以及dcdc转换器模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100988A (ja) 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法
JP2006049424A (ja) 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2008071815A (ja) 2006-09-12 2008-03-27 Mitsui High Tec Inc 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US20090224383A1 (en) 2008-03-07 2009-09-10 Erwin Victor Cruz Semiconductor die package including exposed connections
US20110227205A1 (en) 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication

Also Published As

Publication number Publication date
JP2020129637A (ja) 2020-08-27
US11302623B2 (en) 2022-04-12
US20200258832A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
US8354598B2 (en) Packaging substrate and fabrication method thereof
JP3679786B2 (ja) 半導体装置の製造方法
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
TWI611535B (zh) 半導體裝置
JP7271337B2 (ja) 電子部品装置及び電子部品装置の製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
CN204792778U (zh) 半导体衬底结构及半导体封装
JP2004119863A (ja) 回路装置およびその製造方法
JP2004071898A (ja) 回路装置およびその製造方法
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
JP2012186393A (ja) 電子装置、携帯型電子端末機、及び電子装置の製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
US9607860B2 (en) Electronic package structure and fabrication method thereof
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
US11452210B2 (en) Wiring substrate and electronic device
US20140217567A1 (en) Semiconductor device and manufacturing method of the same
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
CN118676074A (zh) 半导体装置及半导体装置的制造方法
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
JP7286450B2 (ja) 電子装置及び電子装置の製造方法
KR102817420B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2016046509A (ja) プリント配線板および半導体パッケージ
CN119673864A (zh) 封装结构的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230302

R150 Certificate of patent or registration of utility model

Ref document number: 7239342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150