JP3926736B2 - 配線基板及びその製造方法並びに半導体装置 - Google Patents
配線基板及びその製造方法並びに半導体装置 Download PDFInfo
- Publication number
- JP3926736B2 JP3926736B2 JP2002356400A JP2002356400A JP3926736B2 JP 3926736 B2 JP3926736 B2 JP 3926736B2 JP 2002356400 A JP2002356400 A JP 2002356400A JP 2002356400 A JP2002356400 A JP 2002356400A JP 3926736 B2 JP3926736 B2 JP 3926736B2
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- insulating resin
- wiring board
- package
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子（チップ）を搭載するパッケージとして用いられる配線基板及びその製造方法並びに半導体装置に関し、より詳細には、基材としてメタルコアを用いた配線基板を各パッケージ毎に分割する際にその作業性を高めるのに有用な技術に関する。
【０００２】
【従来の技術】
従来、プリント配線板等のパッケージ用基板には、配線や回路等の導体を載せる必要があることから、絶縁性を有する材料が用いられていた。その材料としては、例えば、ポリイミド樹脂やＢＴ（ビスマレイミド・トリアジン）樹脂等の有機材料、あるいはガラスクロスにエポキシ樹脂やポリイミド樹脂等を含浸させたものなどが用いられていた。
【０００３】
しかし、これらの有機材料やガラス−エポキシ樹脂等を用いたパッケージ用基板は、搭載する機能素子又は部品（典型的には半導体チップ）との間に熱膨張係数の差があるため、接合時の接続信頼性の点で難点があった。例えば、ガラス−エポキシ樹脂の熱膨張係数は１６〜１８ｐｐｍ／℃程度と比較的高いのに対し、半導体チップ（代表的にはシリコン（Ｓｉ）チップ）の熱膨張係数は３〜５ｐｐｍ／℃程度と低く、両者間の熱膨張係数の差が大きいために、接合の際に応力のストレスが生じ、両者間の接続が絶たれる可能性がある。そこで、搭載部品との熱膨張係数の整合を図るために、基板材料の低熱膨張化の要求が非常に高まっている。
【０００４】
その要求を満たす材料として、近年開発され実用化されているものに金属板がある。その材料としては、例えば、アルミニウム（Ａｌ）、鉄−ニッケル（Ｆｅ−Ｎｉ）合金、銅（Ｃｕ）をベースにしたＣＩＣ（Ｃｕ−Ｉｎｖａｒ−Ｃｕ）等の合金などがあるが、熱膨張係数が低く、加工し易い材料として、４２アロイ、５０アロイ（それぞれＮｉ含有率が４２重量％、５０重量％）などのＦｅ−Ｎｉ合金が主に用いられている。Ｆｅ−Ｎｉ合金の熱膨張係数は７〜１０ｐｐｍ／℃程度と比較的低く、搭載する半導体（Ｓｉ）チップの熱膨張係数（３〜５ｐｐｍ／℃程度）に近いため、接合時のストレスが相対的に小さくなり、接続信頼性が上がる。
【０００５】
また、Ｆｅ−Ｎｉ合金をコア材（メタルコア）として用いたときに、例えば、そのメタルコアをグランドとして利用することで電気遮蔽（シールド）効果をもたせることができ、電気的な特性の面で有利である。さらに、パッケージ（配線基板）の薄型化の面においても有利である。例えば、コア材にガラス−エポキシ樹脂を用いた場合の厚さが０．８ｍｍ程度であったとすると、Ｆｅ−Ｎｉ合金を用いた場合には、同等の強度（剛性）を確保するのにその厚さは０．３ｍｍ程度で済み、パッケージの薄型化に寄与する。
【０００６】
かかるＦｅ−Ｎｉ合金をコア材（メタルコア）として用いた配線基板は、その典型的な構造として、メタルコアの両面にそれぞれビルドアップ法などにより樹脂層（層間絶縁層）と配線層とが交互に積層された多層構造を有している。
【０００７】
しかし、配線基板のコア材として硬いＦｅ−Ｎｉ合金を用いているため、配線基板を最終的に半導体素子搭載用の各パッケージ毎に分割する際には、通常のガラス−エポキシ樹脂をコア材として用いた配線基板を切断する場合に用いているようなダイサーを用いることができなかった。その理由は、ダイサーではその刃が薄いために（０．４ｍｍ程度）磨耗が早く、実用的なスピードで切断することができず、加工速度の低下、ひいては作業性の低下をきたし、また、強度的にも難点があったからである。このため、コア材に硬いＦｅ−Ｎｉ合金を用いた配線基板を切断する際には、ルータ加工による切断方法が用いられていた。
【０００８】
このルータ加工は、ルータビットと呼ばれる回転刃物の側面を被加工物に押し当てて研削加工を行うものであり、プリント配線板等の外形加工を行う手段として、プレスによる打ち抜き加工と並んで多く用いられている方法である。ルータ加工では、ルータビットはＮＣ（数値制御）プログラムに従い被加工物の外周を移動し、外形加工を行う。このとき、ルータの通る位置（ルータビットの中心位置）は、目標とする外形からルータビットの半径分だけ外側にある必要がある。言い換えると、被加工物に対してルータ加工による切断を行うためには、その目標とする外形から外側にルータビットの直径分に相当する幅の「切断しろ」を必要とする。
【０００９】
このため、ルータ加工により配線基板を切断して、例えば、サイズがＡ×Ａのパッケージを得る場合、ルータビットの直径をｄとすると、基板上で（Ａ＋ｄ）×（Ａ＋ｄ）の面積分が必要となる。つまり、基板からＡ2 のサイズのパッケージを取得するために２Ａｄ＋ｄ2 の面積に相当する部分（切断しろ）が無駄に消失してしまうことになる。よって、切断しろはできる限り小さい方が望ましい。その一方で、ルータ加工はルータビットの側面を利用して研削を行い、しかも加工対象がＦｅ−Ｎｉ合金等の硬い金属であるため、ルータビットは相当の強度を有している必要があり、その直径は相当の値に選定されている。Ｆｅ−Ｎｉ合金等の外形加工を行うルータビットの場合、現状の技術では、直径が２ｍｍ程度のものが使用されている。この場合、２ｍｍ程度の切断しろを必要とする。
【００１０】
なお、上述した従来の技術に関連する技術としては、例えば、ガラス−エポキシ樹脂をコア材として用い、表面に回路パターンが形成されたプリント基板の内部に、複数の金属片をそれぞれの各コーナー部で互いに連結して形成された金属板が各金属片毎に分離されてなる中間金属層を設けるようにしたものがある（例えば、特許文献１参照）。また、関連する別の技術としては、メタルコアを基材として用いた多層配線基板の内部にキャパシタ構造を形成するようにしたものがある（例えば、特許文献２参照）。また、関連する更に別の技術としては、樹脂板からなる少なくとも１つの回路基板がスリットを隔ててフレームと並設され、各回路基板がその四隅に設けた連結部を介してフレームに支持された半導体装置用基板において、各回路基板の外周縁のスリット形成範囲を除き、各回路基板から連結部、フレームにかけての樹脂板の内部全体に、コア材としての金属板を連続的に設けるようにしたものがある（例えば、特許文献３参照）。
【００１１】
【特許文献１】
実開昭６４−４７０５３号公報
【特許文献２】
特開２００１−３２０１７１号公報
【特許文献３】
特開平９−１２９７８１号公報
【００１２】
【発明が解決しようとする課題】
上述したように従来の技術では、Ｆｅ−Ｎｉ合金等からなる硬い金属板をコア材（メタルコア）として用いた配線基板を各パッケージ毎に切断する際には、ルータ加工による切断方法が用いられていた。
【００１３】
しかしながら、このルータ加工では、ルータビットの直径（２ｍｍ程度）分に相当する幅の切断しろ（つまり、無駄な部分）を必要とし、通常のガラス−エポキシ樹脂をコア材として用いた配線基板の切断に用いられるダイサーに必要とされる切断しろ（刃が薄いために０．４ｍｍ程度）と比べてかなり大きいため、一定の大きさをもつ基板から所要のサイズで取得できるパッケージの個数は相対的に減少し、コスト上不利であるといった課題があった。
【００１４】
また、切断された後の各パッケージについては、その切断面にメタルコアの金属部分が層状に露出するため、パッケージの取り扱い上で電気的な障害が発生する可能性が高い。例えば、この露出している金属部分（メタルコア）にパッケージ外部から何らかのノイズ成分やサージ電圧等の電気信号が印加された場合に、誘導等によりパッケージ内の配線を介して、当該パッケージに搭載された半導体素子に動作上の悪影響を及ぼすおそれがある。
【００１５】
本発明は、かかる従来技術における課題に鑑み創作されたもので、メタルコアを用いた配線基板をダイサーにより各パッケージ毎に容易に切断可能とし、ひいてはダイシングの作業性を向上させ、基板から取得できるパッケージの個数を相対的に増やすことができると共に、切断後のパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる配線基板及びその製造方法並びに半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の従来技術の課題を解決するため、本発明の一形態に係る配線基板の製造方法は、基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように第１の絶縁樹脂層を形成する工程と、前記メタルコアの第１の絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて第１の配線層を形成する工程と、前記第１の配線層を含めて前記第１の絶縁樹脂層上に第２の絶縁樹脂層を形成する工程と、前記第２の絶縁樹脂層の所要の箇所に、前記第１の配線層に達するビアホールを形成する工程と、前記第２の絶縁樹脂層上の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記ビアホールを介して前記第１の配線層に電気的に接続させて第２の配線層を形成する工程と、前記第２の絶縁樹脂層を形成する工程から前記第２の配線層を形成する工程までの処理を所要の層数になるまで繰り返す工程と、最も外側の配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする（多層構造の配線層の場合）。
【００１７】
この形態に係る配線基板の製造方法によれば、メタルコアの、最終的に各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットが断続的に形成されていると共に、メタルコアの隣合うスリット間を連結している各連結部とその対応する絶縁樹脂層の各々の部分とが、貫通して開口されている。つまり、配線基板の、各パッケージの外形に沿った位置には金属部分（メタルコア）が存在せず、絶縁樹脂層のみが存在しているので、樹脂切断用に適応されたダイサーを用いて当該部分を容易に切断することができる。このことは、ダイシングの作業性の向上に寄与する。
【００１８】
また、切断に用いるダイサーの刃は極めて薄いため（０．４ｍｍ程度）、従来のように２ｍｍ程度の切断しろを必要とするルータ加工による切断の場合と比べて、一定の大きさの基板から取得できるパッケージの個数を相対的に増やすことができ、コスト上有利である。
【００１９】
さらに、ダイシング後に露出している金属部分（メタルコア）は、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部の一部である凹部の内側のみに存在するため、従来のように切断面全体に金属部分（メタルコア）が露出している場合に見られたようなパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる。
【００２１】
また、本発明の他の形態によれば、基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて配線層を形成する工程と、前記配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする配線基板の製造方法が提供される（単層構造の配線層の場合）。
【００２２】
また、本発明の更に他の形態によれば、上記の各形態に係る配線基板の製造方法により製造された配線基板が提供され、さらに、この配線基板を前記各パッケージの外形に沿って分割して得られる個々の配線基板が提供される。このパッケージ毎に分割された個々の配線基板は、その周縁部に、前記パッケージの外形に沿った位置に貫通して開口された部分のほぼ半分の部分に相当する凹部が形成されていると共に、前記メタルコアの露出している部分が、前記パッケージの外形に沿った切断面上に存在せず、且つ、前記凹部の内側のみに存在していることを特徴とする。
【００２３】
さらに、本発明の他の形態によれば、各パッケージ毎に分割された個々の配線基板の、外部接続端子が接合される側と反対側に設けられた最も外側の絶縁樹脂層から露出している配線層のパッドに、半導体素子が搭載されていることを特徴とする半導体装置が提供される。
【００２４】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体パッケージとしての多層配線基板の構成を示したものであり、図中、（ａ）はその断面構造、（ｂ）は上方から平面的に見た概略構成、（ｃ）は（ｂ）の構成を矢印Ｐの方向から見た外観構成をそれぞれ示している。なお、（ａ）は（ｂ）のＢ−Ｂ’線に沿って見た断面構造を示している。
【００２５】
図１（ａ）に示すように本実施形態に係る多層配線基板１０は、基材としてのメタルコア１１の両面にそれぞれビルドアップ法により樹脂層（層間絶縁層）１２，１５，１７と配線層１３，１６，１８とが交互に複数（図示の例では３層）積層された多層構造を有している。このうち、メタルコア１１は、多層配線基板１０全体の強度（剛性）を高める機能を有し、その材料としては、４２アロイ、５０アロイ等のＦｅ−Ｎｉ合金が用いられる。
【００２６】
また、各樹脂層１２，１５，１７の材料としては、例えば、感光性又は非感光性のポリイミド樹脂やエポキシ樹脂等が用いられる。このうち樹脂層１５，１７には、それぞれ所要の箇所にビアホール１５Ｈ，１７Ｈが形成されており、該ビアホール１５Ｈ，１７Ｈの内壁に形成された導体層（本実施形態では銅（Ｃｕ）めっき層）を介して、それぞれ上下に隣り合う配線層１３，１６，１８同士が電気的に接続されている。なお、各配線層１３，１６，１８は、Ｃｕの無電解めっきや電解めっき等により形成されるものである。また、１４は絶縁体としての樹脂を示し、各樹脂層１２，１５，１７と同じ材料からなり、メタルコア１１の所要の箇所に形成されたスルーホール内に、樹脂層１２及びＣｕめっき層（配線層１３の一部）を介して充填されている。
【００２７】
各配線層１３，１６，１８のうち最上層に形成された配線層１８には所要の箇所にパッド１８Ｐが形成されており、このパッド１８Ｐには金属バンプ２１が接合されている。そして、この金属バンプ２１に、搭載する半導体チップ３０の電極として用いる金属バンプ３１が接合されるようになっている。なお、搭載する半導体チップ３０は、例えば、ＣＰＵ等の演算素子、ＥＥＰＲＯＭ等のメモリ素子などである。半導体チップ３０のパッケージ（多層配線基板１０）への接続はフリップチップ実装によって行われる。すなわち、半導体チップ３１の電極上に金（Ａｕ）バンプ等の金属バンプ３１を形成し、この金属バンプ３１を、パッケージ（多層配線基板１０）側のパッド１８Ｐに形成されたはんだバンプ等の金属バンプ２１に接合することにより行われる。各金属バンプ２１，３１の形成方法としては、例えば、フォトプロセスを用いためっき法、メタルマスクを用いた蒸着法、はんだペーストを印刷供給し、リフローにより溶融させてバンプ化する印刷法、別基板に予めバンプを形成し、これを熱圧着により転写接合させる転写法などを用いることができる。本実施形態では、はんだバンプを金属バンプ２１として用い、Ａｕバンプを金属バンプ３１として用いている。
【００２８】
また、最上層の配線層１８上にはソルダレジスト層１９が形成されており、半導体チップ３０のフリップチップ実装時にリフローされるはんだバンプ２１がパッド１８Ｐ以外の部分に拡散するのを防いでいる。ソルダレジスト層１９の材料としては、例えば、感光性又は非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が用いられる。また、図示は省略するが、搭載する半導体チップ３０とソルダレジスト層１９との間にアンダーフィル剤を充填することにより、半導体チップ３０とパッケージ（多層配線基板１０）との間に作用する応力を緩和することができる。
【００２９】
また、最下層に形成された配線層１８にも所要の箇所にパッド１８Ｐが形成されており、このパッド１８Ｐにははんだバンプ２０が接合されている。このはんだバンプ２０は、本パッケージ（多層配線基板１０）をマザーボード等の実装用基板に実装する際の外部接続端子として機能するものである。また、最上層に形成された配線層１８と同様に、最下層の配線層１８上にもソルダレジスト層１９が形成されており、本パッケージ（多層配線基板１０）の実装時にリフローされるはんだバンプ２０がパッド１８Ｐ以外の部分に拡散するのを防いでいる。
【００３０】
このように本実施形態に係る多層配線基板１０は、その外部接続端子としてはんだバンプ２０を用いるので、いわゆるＢＧＡ（ボール・グリッド・アレイ）タイプのパッケージである。
【００３１】
図１（ｂ）に示すように本実施形態に係る多層配線基板１０は、その上方からパッケージの外形を見ると、矩形の各辺の３箇所にそれぞれ半円状の凹部Ｒが形成されている。この半円状の凹部Ｒは、後述するようにパッケージの外形に沿って形成される開口部ＯＰ（図６参照）のほぼ半分の部分に相当する。
【００３２】
図１（ｃ）に示す外観構成は、後述するようにパッケージの外形に沿って多層配線基板をダイサーにより切断したときに（ｂ）の構成の矢印Ｐの方向から見える側面構成を示したものである。図１（ｂ）及び（ｃ）に示す構成からわかるように、金属部分（メタルコア１１）が露出している部分は、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部ＯＰの一部である凹部Ｒの内側のみに存在する。
【００３３】
次に、本実施形態に係る多層配線基板１０を製造する方法について、その製造工程の一例を示す図２〜図６を参照しながら説明する。なお、図２及び図６において各図に示す（ｂ）は、それぞれ対応する（ａ）のＡ−Ａ’線及びＢ−Ｂ’線に沿って見たときの断面構造を示している。
【００３４】
先ず最初の工程では（図２参照）、所定の大きさを有するＦｅ−Ｎｉ合金からなる厚さ２００μｍ程度の金属板を所要の形状にエッチング加工又はプレス加工してメタルコア１１を形成する。
【００３５】
形成されるべきメタルコア１１は、図２（ａ）の平面構成に示すように、最終的に半導体素子をそれぞれ搭載するパッケージ毎に分割する際の各パッケージの外形に沿った位置（図中、破線で示す切断線ＣＬに沿った位置）の内側領域において所要の箇所にスルーホール１１Ｈが形成され、且つ、各パッケージの外形に沿った位置（切断線ＣＬ上）に複数のスリットＳＬが断続的に形成された構造を有している。スリットＳＬの形状としては、直線状に形成されるものと、十字状に形成されるものの２種類がある。なお、ＬＰは隣合う２つのスリットＳＬ間を連結している連結部を示す。
【００３６】
次の工程では（図３（ａ）参照）、ビルドアップ法により、スルーホール１１Ｈの内部とスリットＳＬの内部を充填してメタルコア１１の表面を覆うように絶縁樹脂層１２を形成する。この絶縁樹脂層１２は、例えば、感光性又は非感光性のポリイミド樹脂やエポキシ樹脂等を全体に塗布して形成される。
【００３７】
次の工程では（図３（ｂ）参照）、絶縁樹脂層１２の、メタルコア１１のスルーホール１１Ｈに対応する部分に、スルーホール１２Ｈを形成する。このスルーホール１２Ｈは、絶縁樹脂層１２が感光性樹脂からなる場合には、この感光性樹脂を露光及び現像することにより形成される。また、絶縁樹脂層１２が非感光性樹脂からなる場合には、この非感光性樹脂においてスルーホール１２Ｈを形成する部分にレーザを照射し、当該部分を除去することでスルーホール１２Ｈが形成される。
【００３８】
なお、図３（ａ）の工程において、絶縁樹脂層１２を静電塗装により形成してもよい。静電塗装を用いると、絶縁樹脂層１２の表面形状がその下地の形状とほぼ同じとなるので、メタルコア１１のスルーホール１１Ｈに対応する樹脂層のスルーホール１２Ｈが自然に形成される。従って、静電塗装により絶縁樹脂層１２を形成すると、スルーホール１２Ｈを形成する工程（図３（ｂ）の工程）が不要となり、製造工程を簡略化することができる。
【００３９】
次の工程では（図３（ｃ）参照）、全体にＣｕめっき層１３を形成した後、スルーホール１２Ｈ内に樹脂１４を充填する。Ｃｕめっき層１３は、例えば、全体に無電解Ｃｕめっき層を形成した後、この無電解Ｃｕめっき層を給電層としてその上に電解Ｃｕめっきを施すことにより形成される。一方、絶縁体としての樹脂１４は、上記のようにＣｕめっき層１３を形成した後、スクリーン印刷によりスルーホール１２Ｈ内に充填される。
【００４０】
次の工程では（図３（ｄ）参照）、Ｃｕめっき層１３を所要の形状にパターニングする。このＣｕめっき層１３のパターニングは、メタルコア１１の絶縁樹脂層１２で覆われた両面の、各パッケージの外形に沿った位置（スリットＳＬが形成されている位置）の内側領域において所要の箇所にパッドを有し、且つスルーホール１２Ｈを介して相互に電気的に接続されるように行われる。
【００４１】
次の工程では（図４（ａ）参照）、ビルドアップ法により、配線層（Ｃｕめっき層１３）を含めて絶縁樹脂層１２（樹脂１４も含む）の表面を覆うように絶縁樹脂層１５を形成する。この絶縁樹脂層１５は、図３（ａ）の工程で行った方法と同様にして形成される。
【００４２】
次の工程では（図４（ｂ）参照）、絶縁樹脂層１５の所要の箇所に、その下層のＣｕめっき層１３に達するビアホール１５Ｈを形成する。このビアホール１５Ｈは、図３（ｂ）の工程で行った方法と同様にして形成することができる。
【００４３】
次の工程では（図４（ｃ）参照）、全体にＣｕめっき層１６を形成した後、所要の形状にパターニングする。Ｃｕめっき層１６は、図３（ｃ）の工程で行った方法と同様にして形成され、また、Ｃｕめっき層１６のパターニングは、絶縁樹脂層１５上の、各パッケージの外形に沿った位置（スリットＳＬが形成されている位置）の内側領域において所要の箇所にパッドを有し、且つビアホール１５Ｈを介してＣｕめっき層１３に電気的に接続されるように行われる。
【００４４】
次の工程では（図５（ａ）参照）、ビルドアップ法により、図４（ａ）の工程から図４（ｃ）の工程までの処理を繰り返し、図示のように絶縁樹脂層１７、ビアホール１７Ｈ、Ｃｕめっき層１８を順次形成する。
【００４５】
次の工程では（図５（ｂ）参照）、最も外側の配線層（各Ｃｕめっき層１８）のパッド１８Ｐの領域を露出させて全体を覆うように絶縁樹脂層（ソルダレジスト層１９）を形成する。このソルダレジスト層１９は、図３（ａ），図４（ａ）の工程で行った方法と同様にして形成することができる。
【００４６】
次の工程では（図６参照）、メタルコア１１に形成された隣合う２つのスリットＳＬ間を連結している各連結部ＬＰ（図２）と、各絶縁樹脂層１２，１５，１７，１９の、各連結部ＬＰに対応する各々の部分とを、各連結部ＬＰ毎にそれぞれ機械ドリルによる１回の穴明け加工により、貫通して開口する（開口部ＯＰの形成）。これによって、各パッケージの外形（切断線ＣＬ）に沿った位置には、金属部分（メタルコア１１）が存在せず、絶縁樹脂層１２，１５，１７，１９のみが存在する。
【００４７】
開口部ＯＰの形成（各連結部ＬＰと各絶縁樹脂層１２，１５，１７，１９の対応する各々の部分との除去）は、工程の簡素化のためには本工程のように１回のドリル加工で実現できるのが望ましいが、必ずしも１回のドリル加工で実現する必要がないことはもちろんである。１つの開口部ＯＰの形成を２回以上のドリル加工で実現するようにしてもよい。
【００４８】
なお、１つの開口部ＯＰの形成を１回のドリル加工で実現できるようにするためには、最初の工程（図２）でメタルコア１１にスリットＳＬを形成する際に、メタルコア１１の各連結部ＬＰの大きさが機械ドリルの加工径（ドリルビットの直径）よりも小さくなるように選定した大きさでスリットＳＬを形成する必要がある。
【００４９】
この後、図６の工程で得られた多層配線基板を、各パッケージの外形（切断線ＣＬ）に沿ってダイサーにより各パッケージ毎に切断し、更に、最下層の配線層１８に形成されたパッド１８Ｐに外部接続端子としてのはんだバンプ２０を接合することにより、本実施形態の多層配線基板１０（図１）が得られる。
【００５０】
以上説明したように、本実施形態に係る多層配線基板１０及びその製造方法によれば、メタルコア１１の、最終的に各パッケージ毎に分割する際の各パッケージの外形に沿った位置（図２，図６の切断線ＣＬ上）に複数のスリットＳＬが断続的に形成されると共に、メタルコア１１の隣合うスリットＳＬ間を連結している各連結部ＬＰ（図２参照）と、各絶縁樹脂層１２，１５，１７，１９の対応する各々の部分とが、貫通して開口されている。つまり、従来例に係るメタルコアを用いた配線基板では、各パッケージの外形に沿った位置に金属部分（メタルコア）が存在していたが、本実施形態に係る多層配線基板１０では、図２，図６の構成からわかるように各パッケージの外形（切断線ＣＬ）に沿った位置には金属部分（メタルコア１１）は存在していない。
【００５１】
このように、各パッケージの外形（切断線ＣＬ）に沿った位置には各絶縁樹脂層１２，１５，１７，１９のみが存在しているので、樹脂切断用に適応されたダイサーを用いて当該部分を容易に切断することが可能となる。これによって、ダイサーの刃の磨耗を抑えることができ、またダイシングの加工速度が上がり、その作業性を向上させることができる。
【００５２】
また、切断に用いるダイサーの刃は極めて薄いため（０．４ｍｍ程度）、従来のように２ｍｍ程度の切断しろを必要とするルータ加工による切断の場合と比べて、一定の大きさをもつ基板から所要のサイズで取得できるパッケージの個数を相対的に増やすことができ、コスト上有利である。
【００５３】
また、各パッケージ毎にダイシングを行った後に露出している金属部分（メタルコア１１）は、図１（ｃ）に示したように、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部ＯＰ（図６）の一部である凹部Ｒの内側のみに存在する。その結果、従来のように切断面全体に金属部分（メタルコア）が露出している場合に見られたようなパッケージの取り扱い上での電気的な障害の発生（例えば、当該金属部分を介しての外部からのノイズ成分等の印加により、パッケージ内の配線を介して搭載部品に動作上の悪影響を及ぼすおそれがあるなど）を実質上防止することができる。
【００５４】
さらに、メタルコア１１を、電源用又はグランド用の配線と接続し、電源層又はグランド層として用いてもよい。例えば、メタルコア１１をグランド層として利用することで電気遮蔽（シールド）効果をもたせることができ、電気的な特性の面で有利である。
【００５５】
上述した実施形態では、多層配線基板１０をＢＧＡタイプのパッケージとして実現した場合について説明したが、かかる多層配線基板の実現形態はこれに限定されないことはもちろんである。例えば、配線基板の外部接続端子として金属ピンを用いたＰＧＡ（ピン・グリッド・アレイ）タイプのパッケージとして実現することも可能である。図７はその一例を示したものである。
【００５６】
図７に示す多層配線基板１０ａは、図１に示した多層配線基板１０と比べて、はんだバンプ２０の代わりに金属ピン２２を外部接続端子として用いた点で相違する。他の構成については、図１に示した多層配線基板１０の場合と同じであるので、その説明は省略する。
【００５７】
なお、図７に示す多層配線基板１０ａにおいて用いる金属ピン２２の材料としては、例えば、コバールにニッケル（Ｎｉ）と金（Ａｕ）のめっきを施したものが用いられる。また、金属ピン２２の接合は、最下層のＣｕめっき層１８に形成されたパッド１８Ｐ上に適量のはんだペーストを載せ、その上に径大の頭部を有するＴ字状の金属ピン２２をその頭部を下にして配置し、更にリフローを行ってはんだペーストを固め（はんだ２３）、金属ピン２２を固定する。
【００５８】
また、上述した各実施形態では（図１，図７）、メタルコア１１の両面にそれぞれ多層構造の配線層を形成した場合について説明したが、本発明の要旨（メタルコア１１の所定の位置にスリットＳＬを形成すること、メタルコア１１の隣合うスリットＳＬ間を連結している各連結部ＬＰとその対応する各絶縁樹脂層の各々の部分とを貫通して開口すること）からも明らかなように、メタルコア１１の両面に形成すべき配線層は必ずしも多層構造とする必要がないことはもちろんである。要は、メタルコア１１を絶縁樹脂層１２で覆う前に所定の位置にスリットＳＬが形成されていれば十分であり、絶縁樹脂層１２で覆った後に形成すべき配線層は、単層あるいは多層のいずれの形態でもよい。
【００５９】
また、上述した各実施形態では（図１，図７）、メタルコア１１の材料としてＦｅ−Ｎｉ合金を用いた場合を例にとって説明したが、メタルコア１１の材料はこれに限定されないことはもちろんであり、例えば、アルミニウム（Ａｌ）や、ＣＩＣ（Ｃｕ−Ｉｎｖａｒ−Ｃｕ）、Ｆｅ−Ｎｉ−Ｃｏ合金等の合金などを用いてもよい。
【００６０】
【発明の効果】
以上説明したように本発明によれば、メタルコアの所定の位置にスリットを形成し、且つ隣合うスリット間を連結している各連結部とその対応する絶縁樹脂層の各々の部分とを貫通して開口することにより、ダイサーを用いて配線基板を各パッケージ毎に容易に切断することができ、ダイシングの作業性を向上させることができる。また、基板から取得できるパッケージの個数を相対的に増やすことができると共に、切断後のパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体パッケージとしての多層配線基板の構成を示す図である。
【図２】図１の多層配線基板の製造工程（その１）を示す図である。
【図３】図１の多層配線基板の製造工程（その２）を示す断面図である。
【図４】図１の多層配線基板の製造工程（その３）を示す断面図である。
【図５】図１の多層配線基板の製造工程（その４）を示す断面図である。
【図６】図１の多層配線基板の製造工程（その５）を示す図である。
【図７】本発明の他の実施形態に係る半導体パッケージとしての多層配線基板の構成を示す断面図である。
【符号の説明】
１０，１０ａ…多層配線基板（半導体パッケージ）、
１１…メタルコア（基材）、
１２，１５，１７…樹脂層（層間絶縁層）、
１３，１６，１８…配線層（Ｃｕめっき層）、
１４…樹脂（絶縁体）、
１５Ｈ，１７Ｈ…ビアホール、
１８Ｐ…パッド、
１９…ソルダレジスト層、
２０…金属バンプ（外部接続端子）、
２１…金属バンプ、
２２…金属ピン（外部接続端子）、
２３…はんだ、
３０…半導体素子（チップ）、
３１…金属バンプ（電極）、
ＣＬ…切断線、
ＬＰ…連結部、
ＯＰ…開口部、
Ｒ…凹部、
ＳＬ…スリット。
【発明の属する技術分野】
本発明は、半導体素子（チップ）を搭載するパッケージとして用いられる配線基板及びその製造方法並びに半導体装置に関し、より詳細には、基材としてメタルコアを用いた配線基板を各パッケージ毎に分割する際にその作業性を高めるのに有用な技術に関する。
【０００２】
【従来の技術】
従来、プリント配線板等のパッケージ用基板には、配線や回路等の導体を載せる必要があることから、絶縁性を有する材料が用いられていた。その材料としては、例えば、ポリイミド樹脂やＢＴ（ビスマレイミド・トリアジン）樹脂等の有機材料、あるいはガラスクロスにエポキシ樹脂やポリイミド樹脂等を含浸させたものなどが用いられていた。
【０００３】
しかし、これらの有機材料やガラス−エポキシ樹脂等を用いたパッケージ用基板は、搭載する機能素子又は部品（典型的には半導体チップ）との間に熱膨張係数の差があるため、接合時の接続信頼性の点で難点があった。例えば、ガラス−エポキシ樹脂の熱膨張係数は１６〜１８ｐｐｍ／℃程度と比較的高いのに対し、半導体チップ（代表的にはシリコン（Ｓｉ）チップ）の熱膨張係数は３〜５ｐｐｍ／℃程度と低く、両者間の熱膨張係数の差が大きいために、接合の際に応力のストレスが生じ、両者間の接続が絶たれる可能性がある。そこで、搭載部品との熱膨張係数の整合を図るために、基板材料の低熱膨張化の要求が非常に高まっている。
【０００４】
その要求を満たす材料として、近年開発され実用化されているものに金属板がある。その材料としては、例えば、アルミニウム（Ａｌ）、鉄−ニッケル（Ｆｅ−Ｎｉ）合金、銅（Ｃｕ）をベースにしたＣＩＣ（Ｃｕ−Ｉｎｖａｒ−Ｃｕ）等の合金などがあるが、熱膨張係数が低く、加工し易い材料として、４２アロイ、５０アロイ（それぞれＮｉ含有率が４２重量％、５０重量％）などのＦｅ−Ｎｉ合金が主に用いられている。Ｆｅ−Ｎｉ合金の熱膨張係数は７〜１０ｐｐｍ／℃程度と比較的低く、搭載する半導体（Ｓｉ）チップの熱膨張係数（３〜５ｐｐｍ／℃程度）に近いため、接合時のストレスが相対的に小さくなり、接続信頼性が上がる。
【０００５】
また、Ｆｅ−Ｎｉ合金をコア材（メタルコア）として用いたときに、例えば、そのメタルコアをグランドとして利用することで電気遮蔽（シールド）効果をもたせることができ、電気的な特性の面で有利である。さらに、パッケージ（配線基板）の薄型化の面においても有利である。例えば、コア材にガラス−エポキシ樹脂を用いた場合の厚さが０．８ｍｍ程度であったとすると、Ｆｅ−Ｎｉ合金を用いた場合には、同等の強度（剛性）を確保するのにその厚さは０．３ｍｍ程度で済み、パッケージの薄型化に寄与する。
【０００６】
かかるＦｅ−Ｎｉ合金をコア材（メタルコア）として用いた配線基板は、その典型的な構造として、メタルコアの両面にそれぞれビルドアップ法などにより樹脂層（層間絶縁層）と配線層とが交互に積層された多層構造を有している。
【０００７】
しかし、配線基板のコア材として硬いＦｅ−Ｎｉ合金を用いているため、配線基板を最終的に半導体素子搭載用の各パッケージ毎に分割する際には、通常のガラス−エポキシ樹脂をコア材として用いた配線基板を切断する場合に用いているようなダイサーを用いることができなかった。その理由は、ダイサーではその刃が薄いために（０．４ｍｍ程度）磨耗が早く、実用的なスピードで切断することができず、加工速度の低下、ひいては作業性の低下をきたし、また、強度的にも難点があったからである。このため、コア材に硬いＦｅ−Ｎｉ合金を用いた配線基板を切断する際には、ルータ加工による切断方法が用いられていた。
【０００８】
このルータ加工は、ルータビットと呼ばれる回転刃物の側面を被加工物に押し当てて研削加工を行うものであり、プリント配線板等の外形加工を行う手段として、プレスによる打ち抜き加工と並んで多く用いられている方法である。ルータ加工では、ルータビットはＮＣ（数値制御）プログラムに従い被加工物の外周を移動し、外形加工を行う。このとき、ルータの通る位置（ルータビットの中心位置）は、目標とする外形からルータビットの半径分だけ外側にある必要がある。言い換えると、被加工物に対してルータ加工による切断を行うためには、その目標とする外形から外側にルータビットの直径分に相当する幅の「切断しろ」を必要とする。
【０００９】
このため、ルータ加工により配線基板を切断して、例えば、サイズがＡ×Ａのパッケージを得る場合、ルータビットの直径をｄとすると、基板上で（Ａ＋ｄ）×（Ａ＋ｄ）の面積分が必要となる。つまり、基板からＡ2 のサイズのパッケージを取得するために２Ａｄ＋ｄ2 の面積に相当する部分（切断しろ）が無駄に消失してしまうことになる。よって、切断しろはできる限り小さい方が望ましい。その一方で、ルータ加工はルータビットの側面を利用して研削を行い、しかも加工対象がＦｅ−Ｎｉ合金等の硬い金属であるため、ルータビットは相当の強度を有している必要があり、その直径は相当の値に選定されている。Ｆｅ−Ｎｉ合金等の外形加工を行うルータビットの場合、現状の技術では、直径が２ｍｍ程度のものが使用されている。この場合、２ｍｍ程度の切断しろを必要とする。
【００１０】
なお、上述した従来の技術に関連する技術としては、例えば、ガラス−エポキシ樹脂をコア材として用い、表面に回路パターンが形成されたプリント基板の内部に、複数の金属片をそれぞれの各コーナー部で互いに連結して形成された金属板が各金属片毎に分離されてなる中間金属層を設けるようにしたものがある（例えば、特許文献１参照）。また、関連する別の技術としては、メタルコアを基材として用いた多層配線基板の内部にキャパシタ構造を形成するようにしたものがある（例えば、特許文献２参照）。また、関連する更に別の技術としては、樹脂板からなる少なくとも１つの回路基板がスリットを隔ててフレームと並設され、各回路基板がその四隅に設けた連結部を介してフレームに支持された半導体装置用基板において、各回路基板の外周縁のスリット形成範囲を除き、各回路基板から連結部、フレームにかけての樹脂板の内部全体に、コア材としての金属板を連続的に設けるようにしたものがある（例えば、特許文献３参照）。
【００１１】
【特許文献１】
実開昭６４−４７０５３号公報
【特許文献２】
特開２００１−３２０１７１号公報
【特許文献３】
特開平９−１２９７８１号公報
【００１２】
【発明が解決しようとする課題】
上述したように従来の技術では、Ｆｅ−Ｎｉ合金等からなる硬い金属板をコア材（メタルコア）として用いた配線基板を各パッケージ毎に切断する際には、ルータ加工による切断方法が用いられていた。
【００１３】
しかしながら、このルータ加工では、ルータビットの直径（２ｍｍ程度）分に相当する幅の切断しろ（つまり、無駄な部分）を必要とし、通常のガラス−エポキシ樹脂をコア材として用いた配線基板の切断に用いられるダイサーに必要とされる切断しろ（刃が薄いために０．４ｍｍ程度）と比べてかなり大きいため、一定の大きさをもつ基板から所要のサイズで取得できるパッケージの個数は相対的に減少し、コスト上不利であるといった課題があった。
【００１４】
また、切断された後の各パッケージについては、その切断面にメタルコアの金属部分が層状に露出するため、パッケージの取り扱い上で電気的な障害が発生する可能性が高い。例えば、この露出している金属部分（メタルコア）にパッケージ外部から何らかのノイズ成分やサージ電圧等の電気信号が印加された場合に、誘導等によりパッケージ内の配線を介して、当該パッケージに搭載された半導体素子に動作上の悪影響を及ぼすおそれがある。
【００１５】
本発明は、かかる従来技術における課題に鑑み創作されたもので、メタルコアを用いた配線基板をダイサーにより各パッケージ毎に容易に切断可能とし、ひいてはダイシングの作業性を向上させ、基板から取得できるパッケージの個数を相対的に増やすことができると共に、切断後のパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる配線基板及びその製造方法並びに半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の従来技術の課題を解決するため、本発明の一形態に係る配線基板の製造方法は、基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように第１の絶縁樹脂層を形成する工程と、前記メタルコアの第１の絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて第１の配線層を形成する工程と、前記第１の配線層を含めて前記第１の絶縁樹脂層上に第２の絶縁樹脂層を形成する工程と、前記第２の絶縁樹脂層の所要の箇所に、前記第１の配線層に達するビアホールを形成する工程と、前記第２の絶縁樹脂層上の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記ビアホールを介して前記第１の配線層に電気的に接続させて第２の配線層を形成する工程と、前記第２の絶縁樹脂層を形成する工程から前記第２の配線層を形成する工程までの処理を所要の層数になるまで繰り返す工程と、最も外側の配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする（多層構造の配線層の場合）。
【００１７】
この形態に係る配線基板の製造方法によれば、メタルコアの、最終的に各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットが断続的に形成されていると共に、メタルコアの隣合うスリット間を連結している各連結部とその対応する絶縁樹脂層の各々の部分とが、貫通して開口されている。つまり、配線基板の、各パッケージの外形に沿った位置には金属部分（メタルコア）が存在せず、絶縁樹脂層のみが存在しているので、樹脂切断用に適応されたダイサーを用いて当該部分を容易に切断することができる。このことは、ダイシングの作業性の向上に寄与する。
【００１８】
また、切断に用いるダイサーの刃は極めて薄いため（０．４ｍｍ程度）、従来のように２ｍｍ程度の切断しろを必要とするルータ加工による切断の場合と比べて、一定の大きさの基板から取得できるパッケージの個数を相対的に増やすことができ、コスト上有利である。
【００１９】
さらに、ダイシング後に露出している金属部分（メタルコア）は、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部の一部である凹部の内側のみに存在するため、従来のように切断面全体に金属部分（メタルコア）が露出している場合に見られたようなパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる。
【００２１】
また、本発明の他の形態によれば、基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて配線層を形成する工程と、前記配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする配線基板の製造方法が提供される（単層構造の配線層の場合）。
【００２２】
また、本発明の更に他の形態によれば、上記の各形態に係る配線基板の製造方法により製造された配線基板が提供され、さらに、この配線基板を前記各パッケージの外形に沿って分割して得られる個々の配線基板が提供される。このパッケージ毎に分割された個々の配線基板は、その周縁部に、前記パッケージの外形に沿った位置に貫通して開口された部分のほぼ半分の部分に相当する凹部が形成されていると共に、前記メタルコアの露出している部分が、前記パッケージの外形に沿った切断面上に存在せず、且つ、前記凹部の内側のみに存在していることを特徴とする。
【００２３】
さらに、本発明の他の形態によれば、各パッケージ毎に分割された個々の配線基板の、外部接続端子が接合される側と反対側に設けられた最も外側の絶縁樹脂層から露出している配線層のパッドに、半導体素子が搭載されていることを特徴とする半導体装置が提供される。
【００２４】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体パッケージとしての多層配線基板の構成を示したものであり、図中、（ａ）はその断面構造、（ｂ）は上方から平面的に見た概略構成、（ｃ）は（ｂ）の構成を矢印Ｐの方向から見た外観構成をそれぞれ示している。なお、（ａ）は（ｂ）のＢ−Ｂ’線に沿って見た断面構造を示している。
【００２５】
図１（ａ）に示すように本実施形態に係る多層配線基板１０は、基材としてのメタルコア１１の両面にそれぞれビルドアップ法により樹脂層（層間絶縁層）１２，１５，１７と配線層１３，１６，１８とが交互に複数（図示の例では３層）積層された多層構造を有している。このうち、メタルコア１１は、多層配線基板１０全体の強度（剛性）を高める機能を有し、その材料としては、４２アロイ、５０アロイ等のＦｅ−Ｎｉ合金が用いられる。
【００２６】
また、各樹脂層１２，１５，１７の材料としては、例えば、感光性又は非感光性のポリイミド樹脂やエポキシ樹脂等が用いられる。このうち樹脂層１５，１７には、それぞれ所要の箇所にビアホール１５Ｈ，１７Ｈが形成されており、該ビアホール１５Ｈ，１７Ｈの内壁に形成された導体層（本実施形態では銅（Ｃｕ）めっき層）を介して、それぞれ上下に隣り合う配線層１３，１６，１８同士が電気的に接続されている。なお、各配線層１３，１６，１８は、Ｃｕの無電解めっきや電解めっき等により形成されるものである。また、１４は絶縁体としての樹脂を示し、各樹脂層１２，１５，１７と同じ材料からなり、メタルコア１１の所要の箇所に形成されたスルーホール内に、樹脂層１２及びＣｕめっき層（配線層１３の一部）を介して充填されている。
【００２７】
各配線層１３，１６，１８のうち最上層に形成された配線層１８には所要の箇所にパッド１８Ｐが形成されており、このパッド１８Ｐには金属バンプ２１が接合されている。そして、この金属バンプ２１に、搭載する半導体チップ３０の電極として用いる金属バンプ３１が接合されるようになっている。なお、搭載する半導体チップ３０は、例えば、ＣＰＵ等の演算素子、ＥＥＰＲＯＭ等のメモリ素子などである。半導体チップ３０のパッケージ（多層配線基板１０）への接続はフリップチップ実装によって行われる。すなわち、半導体チップ３１の電極上に金（Ａｕ）バンプ等の金属バンプ３１を形成し、この金属バンプ３１を、パッケージ（多層配線基板１０）側のパッド１８Ｐに形成されたはんだバンプ等の金属バンプ２１に接合することにより行われる。各金属バンプ２１，３１の形成方法としては、例えば、フォトプロセスを用いためっき法、メタルマスクを用いた蒸着法、はんだペーストを印刷供給し、リフローにより溶融させてバンプ化する印刷法、別基板に予めバンプを形成し、これを熱圧着により転写接合させる転写法などを用いることができる。本実施形態では、はんだバンプを金属バンプ２１として用い、Ａｕバンプを金属バンプ３１として用いている。
【００２８】
また、最上層の配線層１８上にはソルダレジスト層１９が形成されており、半導体チップ３０のフリップチップ実装時にリフローされるはんだバンプ２１がパッド１８Ｐ以外の部分に拡散するのを防いでいる。ソルダレジスト層１９の材料としては、例えば、感光性又は非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が用いられる。また、図示は省略するが、搭載する半導体チップ３０とソルダレジスト層１９との間にアンダーフィル剤を充填することにより、半導体チップ３０とパッケージ（多層配線基板１０）との間に作用する応力を緩和することができる。
【００２９】
また、最下層に形成された配線層１８にも所要の箇所にパッド１８Ｐが形成されており、このパッド１８Ｐにははんだバンプ２０が接合されている。このはんだバンプ２０は、本パッケージ（多層配線基板１０）をマザーボード等の実装用基板に実装する際の外部接続端子として機能するものである。また、最上層に形成された配線層１８と同様に、最下層の配線層１８上にもソルダレジスト層１９が形成されており、本パッケージ（多層配線基板１０）の実装時にリフローされるはんだバンプ２０がパッド１８Ｐ以外の部分に拡散するのを防いでいる。
【００３０】
このように本実施形態に係る多層配線基板１０は、その外部接続端子としてはんだバンプ２０を用いるので、いわゆるＢＧＡ（ボール・グリッド・アレイ）タイプのパッケージである。
【００３１】
図１（ｂ）に示すように本実施形態に係る多層配線基板１０は、その上方からパッケージの外形を見ると、矩形の各辺の３箇所にそれぞれ半円状の凹部Ｒが形成されている。この半円状の凹部Ｒは、後述するようにパッケージの外形に沿って形成される開口部ＯＰ（図６参照）のほぼ半分の部分に相当する。
【００３２】
図１（ｃ）に示す外観構成は、後述するようにパッケージの外形に沿って多層配線基板をダイサーにより切断したときに（ｂ）の構成の矢印Ｐの方向から見える側面構成を示したものである。図１（ｂ）及び（ｃ）に示す構成からわかるように、金属部分（メタルコア１１）が露出している部分は、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部ＯＰの一部である凹部Ｒの内側のみに存在する。
【００３３】
次に、本実施形態に係る多層配線基板１０を製造する方法について、その製造工程の一例を示す図２〜図６を参照しながら説明する。なお、図２及び図６において各図に示す（ｂ）は、それぞれ対応する（ａ）のＡ−Ａ’線及びＢ−Ｂ’線に沿って見たときの断面構造を示している。
【００３４】
先ず最初の工程では（図２参照）、所定の大きさを有するＦｅ−Ｎｉ合金からなる厚さ２００μｍ程度の金属板を所要の形状にエッチング加工又はプレス加工してメタルコア１１を形成する。
【００３５】
形成されるべきメタルコア１１は、図２（ａ）の平面構成に示すように、最終的に半導体素子をそれぞれ搭載するパッケージ毎に分割する際の各パッケージの外形に沿った位置（図中、破線で示す切断線ＣＬに沿った位置）の内側領域において所要の箇所にスルーホール１１Ｈが形成され、且つ、各パッケージの外形に沿った位置（切断線ＣＬ上）に複数のスリットＳＬが断続的に形成された構造を有している。スリットＳＬの形状としては、直線状に形成されるものと、十字状に形成されるものの２種類がある。なお、ＬＰは隣合う２つのスリットＳＬ間を連結している連結部を示す。
【００３６】
次の工程では（図３（ａ）参照）、ビルドアップ法により、スルーホール１１Ｈの内部とスリットＳＬの内部を充填してメタルコア１１の表面を覆うように絶縁樹脂層１２を形成する。この絶縁樹脂層１２は、例えば、感光性又は非感光性のポリイミド樹脂やエポキシ樹脂等を全体に塗布して形成される。
【００３７】
次の工程では（図３（ｂ）参照）、絶縁樹脂層１２の、メタルコア１１のスルーホール１１Ｈに対応する部分に、スルーホール１２Ｈを形成する。このスルーホール１２Ｈは、絶縁樹脂層１２が感光性樹脂からなる場合には、この感光性樹脂を露光及び現像することにより形成される。また、絶縁樹脂層１２が非感光性樹脂からなる場合には、この非感光性樹脂においてスルーホール１２Ｈを形成する部分にレーザを照射し、当該部分を除去することでスルーホール１２Ｈが形成される。
【００３８】
なお、図３（ａ）の工程において、絶縁樹脂層１２を静電塗装により形成してもよい。静電塗装を用いると、絶縁樹脂層１２の表面形状がその下地の形状とほぼ同じとなるので、メタルコア１１のスルーホール１１Ｈに対応する樹脂層のスルーホール１２Ｈが自然に形成される。従って、静電塗装により絶縁樹脂層１２を形成すると、スルーホール１２Ｈを形成する工程（図３（ｂ）の工程）が不要となり、製造工程を簡略化することができる。
【００３９】
次の工程では（図３（ｃ）参照）、全体にＣｕめっき層１３を形成した後、スルーホール１２Ｈ内に樹脂１４を充填する。Ｃｕめっき層１３は、例えば、全体に無電解Ｃｕめっき層を形成した後、この無電解Ｃｕめっき層を給電層としてその上に電解Ｃｕめっきを施すことにより形成される。一方、絶縁体としての樹脂１４は、上記のようにＣｕめっき層１３を形成した後、スクリーン印刷によりスルーホール１２Ｈ内に充填される。
【００４０】
次の工程では（図３（ｄ）参照）、Ｃｕめっき層１３を所要の形状にパターニングする。このＣｕめっき層１３のパターニングは、メタルコア１１の絶縁樹脂層１２で覆われた両面の、各パッケージの外形に沿った位置（スリットＳＬが形成されている位置）の内側領域において所要の箇所にパッドを有し、且つスルーホール１２Ｈを介して相互に電気的に接続されるように行われる。
【００４１】
次の工程では（図４（ａ）参照）、ビルドアップ法により、配線層（Ｃｕめっき層１３）を含めて絶縁樹脂層１２（樹脂１４も含む）の表面を覆うように絶縁樹脂層１５を形成する。この絶縁樹脂層１５は、図３（ａ）の工程で行った方法と同様にして形成される。
【００４２】
次の工程では（図４（ｂ）参照）、絶縁樹脂層１５の所要の箇所に、その下層のＣｕめっき層１３に達するビアホール１５Ｈを形成する。このビアホール１５Ｈは、図３（ｂ）の工程で行った方法と同様にして形成することができる。
【００４３】
次の工程では（図４（ｃ）参照）、全体にＣｕめっき層１６を形成した後、所要の形状にパターニングする。Ｃｕめっき層１６は、図３（ｃ）の工程で行った方法と同様にして形成され、また、Ｃｕめっき層１６のパターニングは、絶縁樹脂層１５上の、各パッケージの外形に沿った位置（スリットＳＬが形成されている位置）の内側領域において所要の箇所にパッドを有し、且つビアホール１５Ｈを介してＣｕめっき層１３に電気的に接続されるように行われる。
【００４４】
次の工程では（図５（ａ）参照）、ビルドアップ法により、図４（ａ）の工程から図４（ｃ）の工程までの処理を繰り返し、図示のように絶縁樹脂層１７、ビアホール１７Ｈ、Ｃｕめっき層１８を順次形成する。
【００４５】
次の工程では（図５（ｂ）参照）、最も外側の配線層（各Ｃｕめっき層１８）のパッド１８Ｐの領域を露出させて全体を覆うように絶縁樹脂層（ソルダレジスト層１９）を形成する。このソルダレジスト層１９は、図３（ａ），図４（ａ）の工程で行った方法と同様にして形成することができる。
【００４６】
次の工程では（図６参照）、メタルコア１１に形成された隣合う２つのスリットＳＬ間を連結している各連結部ＬＰ（図２）と、各絶縁樹脂層１２，１５，１７，１９の、各連結部ＬＰに対応する各々の部分とを、各連結部ＬＰ毎にそれぞれ機械ドリルによる１回の穴明け加工により、貫通して開口する（開口部ＯＰの形成）。これによって、各パッケージの外形（切断線ＣＬ）に沿った位置には、金属部分（メタルコア１１）が存在せず、絶縁樹脂層１２，１５，１７，１９のみが存在する。
【００４７】
開口部ＯＰの形成（各連結部ＬＰと各絶縁樹脂層１２，１５，１７，１９の対応する各々の部分との除去）は、工程の簡素化のためには本工程のように１回のドリル加工で実現できるのが望ましいが、必ずしも１回のドリル加工で実現する必要がないことはもちろんである。１つの開口部ＯＰの形成を２回以上のドリル加工で実現するようにしてもよい。
【００４８】
なお、１つの開口部ＯＰの形成を１回のドリル加工で実現できるようにするためには、最初の工程（図２）でメタルコア１１にスリットＳＬを形成する際に、メタルコア１１の各連結部ＬＰの大きさが機械ドリルの加工径（ドリルビットの直径）よりも小さくなるように選定した大きさでスリットＳＬを形成する必要がある。
【００４９】
この後、図６の工程で得られた多層配線基板を、各パッケージの外形（切断線ＣＬ）に沿ってダイサーにより各パッケージ毎に切断し、更に、最下層の配線層１８に形成されたパッド１８Ｐに外部接続端子としてのはんだバンプ２０を接合することにより、本実施形態の多層配線基板１０（図１）が得られる。
【００５０】
以上説明したように、本実施形態に係る多層配線基板１０及びその製造方法によれば、メタルコア１１の、最終的に各パッケージ毎に分割する際の各パッケージの外形に沿った位置（図２，図６の切断線ＣＬ上）に複数のスリットＳＬが断続的に形成されると共に、メタルコア１１の隣合うスリットＳＬ間を連結している各連結部ＬＰ（図２参照）と、各絶縁樹脂層１２，１５，１７，１９の対応する各々の部分とが、貫通して開口されている。つまり、従来例に係るメタルコアを用いた配線基板では、各パッケージの外形に沿った位置に金属部分（メタルコア）が存在していたが、本実施形態に係る多層配線基板１０では、図２，図６の構成からわかるように各パッケージの外形（切断線ＣＬ）に沿った位置には金属部分（メタルコア１１）は存在していない。
【００５１】
このように、各パッケージの外形（切断線ＣＬ）に沿った位置には各絶縁樹脂層１２，１５，１７，１９のみが存在しているので、樹脂切断用に適応されたダイサーを用いて当該部分を容易に切断することが可能となる。これによって、ダイサーの刃の磨耗を抑えることができ、またダイシングの加工速度が上がり、その作業性を向上させることができる。
【００５２】
また、切断に用いるダイサーの刃は極めて薄いため（０．４ｍｍ程度）、従来のように２ｍｍ程度の切断しろを必要とするルータ加工による切断の場合と比べて、一定の大きさをもつ基板から所要のサイズで取得できるパッケージの個数を相対的に増やすことができ、コスト上有利である。
【００５３】
また、各パッケージ毎にダイシングを行った後に露出している金属部分（メタルコア１１）は、図１（ｃ）に示したように、パッケージの外形に沿った切断面上にはなく、パッケージの外形に沿って形成される開口部ＯＰ（図６）の一部である凹部Ｒの内側のみに存在する。その結果、従来のように切断面全体に金属部分（メタルコア）が露出している場合に見られたようなパッケージの取り扱い上での電気的な障害の発生（例えば、当該金属部分を介しての外部からのノイズ成分等の印加により、パッケージ内の配線を介して搭載部品に動作上の悪影響を及ぼすおそれがあるなど）を実質上防止することができる。
【００５４】
さらに、メタルコア１１を、電源用又はグランド用の配線と接続し、電源層又はグランド層として用いてもよい。例えば、メタルコア１１をグランド層として利用することで電気遮蔽（シールド）効果をもたせることができ、電気的な特性の面で有利である。
【００５５】
上述した実施形態では、多層配線基板１０をＢＧＡタイプのパッケージとして実現した場合について説明したが、かかる多層配線基板の実現形態はこれに限定されないことはもちろんである。例えば、配線基板の外部接続端子として金属ピンを用いたＰＧＡ（ピン・グリッド・アレイ）タイプのパッケージとして実現することも可能である。図７はその一例を示したものである。
【００５６】
図７に示す多層配線基板１０ａは、図１に示した多層配線基板１０と比べて、はんだバンプ２０の代わりに金属ピン２２を外部接続端子として用いた点で相違する。他の構成については、図１に示した多層配線基板１０の場合と同じであるので、その説明は省略する。
【００５７】
なお、図７に示す多層配線基板１０ａにおいて用いる金属ピン２２の材料としては、例えば、コバールにニッケル（Ｎｉ）と金（Ａｕ）のめっきを施したものが用いられる。また、金属ピン２２の接合は、最下層のＣｕめっき層１８に形成されたパッド１８Ｐ上に適量のはんだペーストを載せ、その上に径大の頭部を有するＴ字状の金属ピン２２をその頭部を下にして配置し、更にリフローを行ってはんだペーストを固め（はんだ２３）、金属ピン２２を固定する。
【００５８】
また、上述した各実施形態では（図１，図７）、メタルコア１１の両面にそれぞれ多層構造の配線層を形成した場合について説明したが、本発明の要旨（メタルコア１１の所定の位置にスリットＳＬを形成すること、メタルコア１１の隣合うスリットＳＬ間を連結している各連結部ＬＰとその対応する各絶縁樹脂層の各々の部分とを貫通して開口すること）からも明らかなように、メタルコア１１の両面に形成すべき配線層は必ずしも多層構造とする必要がないことはもちろんである。要は、メタルコア１１を絶縁樹脂層１２で覆う前に所定の位置にスリットＳＬが形成されていれば十分であり、絶縁樹脂層１２で覆った後に形成すべき配線層は、単層あるいは多層のいずれの形態でもよい。
【００５９】
また、上述した各実施形態では（図１，図７）、メタルコア１１の材料としてＦｅ−Ｎｉ合金を用いた場合を例にとって説明したが、メタルコア１１の材料はこれに限定されないことはもちろんであり、例えば、アルミニウム（Ａｌ）や、ＣＩＣ（Ｃｕ−Ｉｎｖａｒ−Ｃｕ）、Ｆｅ−Ｎｉ−Ｃｏ合金等の合金などを用いてもよい。
【００６０】
【発明の効果】
以上説明したように本発明によれば、メタルコアの所定の位置にスリットを形成し、且つ隣合うスリット間を連結している各連結部とその対応する絶縁樹脂層の各々の部分とを貫通して開口することにより、ダイサーを用いて配線基板を各パッケージ毎に容易に切断することができ、ダイシングの作業性を向上させることができる。また、基板から取得できるパッケージの個数を相対的に増やすことができると共に、切断後のパッケージの取り扱い上での電気的な障害の発生を実質上防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体パッケージとしての多層配線基板の構成を示す図である。
【図２】図１の多層配線基板の製造工程（その１）を示す図である。
【図３】図１の多層配線基板の製造工程（その２）を示す断面図である。
【図４】図１の多層配線基板の製造工程（その３）を示す断面図である。
【図５】図１の多層配線基板の製造工程（その４）を示す断面図である。
【図６】図１の多層配線基板の製造工程（その５）を示す図である。
【図７】本発明の他の実施形態に係る半導体パッケージとしての多層配線基板の構成を示す断面図である。
【符号の説明】
１０，１０ａ…多層配線基板（半導体パッケージ）、
１１…メタルコア（基材）、
１２，１５，１７…樹脂層（層間絶縁層）、
１３，１６，１８…配線層（Ｃｕめっき層）、
１４…樹脂（絶縁体）、
１５Ｈ，１７Ｈ…ビアホール、
１８Ｐ…パッド、
１９…ソルダレジスト層、
２０…金属バンプ（外部接続端子）、
２１…金属バンプ、
２２…金属ピン（外部接続端子）、
２３…はんだ、
３０…半導体素子（チップ）、
３１…金属バンプ（電極）、
ＣＬ…切断線、
ＬＰ…連結部、
ＯＰ…開口部、
Ｒ…凹部、
ＳＬ…スリット。
Claims (10)
- 基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、
前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように第１の絶縁樹脂層を形成する工程と、
前記メタルコアの第１の絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて第１の配線層を形成する工程と、
前記第１の配線層を含めて前記第１の絶縁樹脂層上に第２の絶縁樹脂層を形成する工程と、
前記第２の絶縁樹脂層の所要の箇所に、前記第１の配線層に達するビアホールを形成する工程と、
前記第２の絶縁樹脂層上の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記ビアホールを介して前記第１の配線層に電気的に接続させて第２の配線層を形成する工程と、
前記第２の絶縁樹脂層を形成する工程から前記第２の配線層を形成する工程までの処理を所要の層数になるまで繰り返す工程と、
最も外側の配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、
前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする配線基板の製造方法。 - 基材として用いるメタルコアの所要の箇所にスルーホールを形成する際に、該メタルコアの、最終的に半導体素子搭載用の各パッケージ毎に分割する際の各パッケージの外形に沿った位置に複数のスリットを断続的に形成する工程と、
前記スルーホール及びスリットの各内部を含めて前記メタルコアの表面を覆うように絶縁樹脂層を形成する工程と、
前記メタルコアの絶縁樹脂層で覆われた両面の、前記各パッケージの外形に沿った位置の内側領域に、所要の箇所にパッドを有して所要の形状に、且つ前記スルーホールを介して相互に電気的に接続させて配線層を形成する工程と、
前記配線層のパッドの領域を露出させて全体を覆うように絶縁樹脂層を形成する工程と、
前記メタルコアの隣合うスリット間を連結している各連結部と、前記各絶縁樹脂層の、前記各連結部に対応する各々の部分とを貫通して開口する工程とを含むことを特徴とする配線基板の製造方法。 - 前記メタルコアの各連結部と前記各絶縁樹脂層の対応する各々の部分とを貫通して開口する工程の後に、前記配線基板を、前記各パッケージの外形に沿って分割する工程を含むことを特徴とする請求項１又は２に記載の配線基板の製造方法。
- 前記メタルコアの各連結部と前記各絶縁樹脂層の対応する各々の部分とを貫通して開口する処理を、各連結部毎にそれぞれ機械ドリルによる１回の穴明け加工によって行うことを特徴とする請求項１又は２に記載の配線基板の製造方法。
- 前記メタルコアにスリットを形成する際に、前記メタルコアの各連結部の大きさが前記機械ドリルの加工径よりも小さくなるように選定した大きさで当該スリットを形成することを特徴とする請求項４に記載の配線基板の製造方法。
- 前記メタルコアの各連結部と前記各絶縁樹脂層の対応する各々の部分とを貫通して開口する工程の後に、半導体素子を搭載する側と反対側に設けられた最も外側の配線層に形成されたパッドに外部接続端子を接合する工程を含むことを特徴とする請求項１に記載の配線基板の製造方法。
- 前記メタルコアの各連結部と前記各絶縁樹脂層の対応する各々の部分とを貫通して開口する工程の後に、半導体素子を搭載する側と反対側に設けられた配線層に形成されたパッドに外部接続端子を接合する工程を含むことを特徴とする請求項２に記載の配線基板の製造方法。
- 請求項１又は２に記載の配線基板の製造方法により製造された配線基板。
- 請求項８に記載の配線基板を前記各パッケージの外形に沿って分割して得られる個々の配線基板であって、
該個々の配線基板の周縁部に、前記パッケージの外形に沿った位置に貫通して開口された部分のほぼ半分の部分に相当する凹部が形成されていると共に、
前記メタルコアの露出している部分が、前記パッケージの外形に沿った切断面上に存在せず、且つ、前記凹部の内側のみに存在していることを特徴とする配線基板。 - 請求項９に記載の配線基板の、外部接続端子が接合される側と反対側に設けられた最も外側の絶縁樹脂層から露出している配線層のパッドに、半導体素子が搭載されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356400A JP3926736B2 (ja) | 2002-12-09 | 2002-12-09 | 配線基板及びその製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356400A JP3926736B2 (ja) | 2002-12-09 | 2002-12-09 | 配線基板及びその製造方法並びに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193186A JP2004193186A (ja) | 2004-07-08 |
| JP3926736B2 true JP3926736B2 (ja) | 2007-06-06 |
Family
ID=32756755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002356400A Expired - Fee Related JP3926736B2 (ja) | 2002-12-09 | 2002-12-09 | 配線基板及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077759A (ja) * | 2011-09-30 | 2013-04-25 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2014175394A (ja) * | 2013-03-07 | 2014-09-22 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6038517B2 (ja) * | 2012-07-13 | 2016-12-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR20140080112A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 메탈 코어 기판 및 그 제조 방법 |
| JP6026382B2 (ja) * | 2013-09-30 | 2016-11-16 | 古河電気工業株式会社 | 電源制御装置 |
| KR101819033B1 (ko) | 2016-08-05 | 2018-01-17 | (주)티이에스 | 배터리 보호 장치 제조 방법 |
-
2002
- 2002-12-09 JP JP2002356400A patent/JP3926736B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077759A (ja) * | 2011-09-30 | 2013-04-25 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| US9332657B2 (en) | 2011-09-30 | 2016-05-03 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
| JP2014175394A (ja) * | 2013-03-07 | 2014-09-22 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193186A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| US5689091A (en) | Multi-layer substrate structure | |
| US8790504B2 (en) | Method of manufacturing wiring substrate | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| US20060021791A1 (en) | Electronic component embedded substrate and method for manufacturing the same | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
| JP6764666B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6020626A (en) | Semiconductor device | |
| US20040124516A1 (en) | Circuit device, circuit module, and method for manufacturing circuit device | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP6713289B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3926736B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2009111307A (ja) | 部品内蔵配線板 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP7239342B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
| JP7467214B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| JP7382210B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| KR100855624B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP4660946B2 (ja) | 電子部品内蔵型回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3926736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |