CN114496507A - 一种堆叠式电子模块及其制造方法 - Google Patents
一种堆叠式电子模块及其制造方法 Download PDFInfo
- Publication number
- CN114496507A CN114496507A CN202111233236.6A CN202111233236A CN114496507A CN 114496507 A CN114496507 A CN 114496507A CN 202111233236 A CN202111233236 A CN 202111233236A CN 114496507 A CN114496507 A CN 114496507A
- Authority
- CN
- China
- Prior art keywords
- electrode
- disposed
- magnetic
- insulating layer
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000004806 packaging method and process Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/02—Casings
- H01F27/022—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/26—Fastening parts of the core together; Fastening or mounting the core on casing or support
- H01F27/266—Fastening or mounting the core on casing or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2823—Wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/288—Shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
- H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/005—Impregnating or encapsulating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F2017/048—Fixed inductances of the signal type with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Road Signs Or Road Markings (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种堆叠式电子模块及其制造方法,堆叠式电子模块包括一磁性装置,该磁性装置包括一磁性本体,该磁性装置的多个电极设置在该磁性本体的上表面和下表面上,其中一封装体封装该磁性本体,其中多个导电层设置在该封装体上且电性连接至该多个电极。
Description
技术领域
本发明涉及一种电子模块,尤其涉及一种堆叠式电子模块。
背景技术
电子结构,例如功率模块和DC-DC转换器,通常包括承载多个电子元件的电路板,例如PCB,以及设置于PCB上的互连电路以电性连接多个电子元件。然而,PCB会增加模块的高度和电子装置之间的传导路径。
因此,业界需要一更好的解决方案来解决上述问题。
发明内容
本发明的一个目的是提供一种堆叠式电子模块以有效降低模块的高度并缩短电子元件之间的导通路径。
本发明的一实施例提供一种堆叠式电子模块,包括:一磁性装置,包括一磁性本体,其中所述磁性装置的至少一第一电极设置在所述磁性本体的一上表面上,且所述磁性装置的至少一第二电极设置在所述磁性本体的一下表面上;一封装体,包括第一绝缘材料以包覆所述磁性本体,其中所述至少一第一电极以及所述至少一第二电极从所述封装体暴露出来;一第二绝缘层,设置于所述封装体的一上表面上并包覆所述至少一第一电极,其中多个第一导电图案设置于所述第二绝缘层上且与所述至少一第一电极电性连接;以及一第三绝缘层,设置于所述封装体的一下表面上并包覆所述至少一第二电极,其中多个第二导电图案设置于所述第三绝缘层上并与所述至少一第二电极电性连接。
在一实施例中,所述磁性装置的至少一侧表面上设置有多个第三导电图案,所述多个第二导电图案通过所述多个第三导电图案电性连接所述多个第一导电图案。
在一实施例中,该磁性装置包括一线圈,该线圈设置于该磁性本体的内部,其中该第一电极与该第二电极电性连接至该线圈。
在一实施例中,该磁性装置为一扼流器,其中一线圈设置于该磁性本体的内部以形成该扼流器,其中该第一电极与该第二电极电性连接至该线圈。
在一实施例中,该磁性本体的内部设置有一第一线圈与一第二线圈,其中该至少一第一电极与该至少一第二电极分别电性连接于该第一线圈与该第二线圈。
在一实施例中,该封装体包括ABF。
在一实施例中,还包括一电子装置,设置于该封装体的上方并电性连接该磁性装置的该第一电极,其中该第二绝缘层包覆该电子装置。
在一实施例中,还包括一电子装置,设置于该第二绝缘层的上方,其中该电子装置电性连接该多个第一导电图案。
在一实施例中,该磁性装置设置于一电路板的一通孔中,其中该封装体设置于该磁性装置与该电路板上。
在一实施例中,还包括一主动元件与一被动元件,所述主动元件与所述被动元件设置于该第二绝缘层之上,其中该主动元件与该被动元件电性连接该多个第一导电图案。
本发明的一实施例公开一种形成堆叠电子模块的方法,该方法包括:提供一磁性装置,其中,所述磁性装置包括一磁性本体,其中所述磁性装置的至少一第一电极设置在所述磁性本体的一上表面上,且所述磁性装置的至少一第二电极设置在所述磁性本体的一下表面上;形成一封装体,其中,所述封装体包括一第一绝缘材料以包覆所述磁性本体,其中至少一第一电极和至少一第二电极从所述封装体暴露出来;形成一第二绝缘层,其中,所述第二绝缘层形成在所述封装体的一上表面上以包覆所述至少一第一电极,其中多个第一导电图案设置于所述第二绝缘层之上且与所述至少一第一电极电性连接;以及形成一第三绝缘层,其中,所述第三绝缘层形成在所述封装体的一下表面上以包覆所述至少一第二电极,其中多个第二导电图案设置于所述第三绝缘层上且与所述至少一第二电极电性连接。
在一实施例中,所述磁性装置的至少一侧表面上设置有多个第三导电图案,该多个第二导电图案通过所述多个第三导电图案电性连接该多个第一导电图案。
在一实施例中,该磁性装置包括一线圈,该线圈设置于该磁性本体的内部,其中该第一电极与该第二电极电性连接至该线圈。
在一实施例中,该磁性装置为一扼流器,其中一线圈设置于该磁性本体的内部以形成该扼流器,其中该第一电极与该第二电极电性连接至该线圈。
在一实施例中,该第一线圈与该第二线圈的耦合系数为零。
在一实施例中,一电子装置设置于该封装体的上方并电性连接该磁性装置的该第一电极,其中该第二绝缘层包覆该电子装置。
为使本发明的上述和其他特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
包括附图以提供对本发明的进一步理解且附图包含在本说明书中并构成本说明书的一部分。附图示出本发明的实施例并与说明书一起用于解释本发明的原理。
图1A为本发明一实施例的堆叠式电子模块100的俯视图。
图1B为本发明一实施例的堆叠式电子模块100的仰视图。
图1C为本发明一实施例的堆叠式电子模块100的侧视图。
图1D为本发明一实施例的堆叠式电子模块100的侧视图。
图2是根据本发明的实施例形成堆叠电子模块的流程图。
图3是根据本发明实施例形成多个堆叠电子模块的流程图。
图4A为本发明一实施例的堆叠式电子模块的分解图。
图4B是根据本发明实施例的堆叠电子模块的侧视图。
附图标记说明:100-磁性装置;101g-磁性本体;101a、101b-第一电极;101c、101d-第二电极;150-封装体;102a-第二绝缘层;104a-第一导电图案;103-第三绝缘层;105-第二导电图案;101e、101f、101s-第三导电图案;110a、110b-电子装置;110h-第二封装体;120-被动元件;104v-导电通孔;106a、106b-电极;200-电路板;201-导电通孔;300-堆叠结构。
具体实施方式
图1A示出本发明的一实施例的磁性装置100的上视图,图1B是磁性装置100的仰视图,图1C是包括磁性装置100的堆叠电子模块的侧视图。如图1B和图1C所示,其中堆叠式电子模块包括:一磁性装置100,包括一磁性本体101g,其中磁性装置100的至少一第一电极101a、101b设置在磁性本体101g的上表面上,如图1A所示。磁性装置的至少一第二电极101c、101d设置在磁性本体101g的下表面上,如图1B所示。封装体150包括第一绝缘材料以封装磁性本体101g,如图1C所示,其中,至少一第一电极101a、101b与至少一第二电极101c、101d从封装体150暴露出来;第二绝缘层102a设置在封装体150的上表面上并包覆至少一第一电极101a、101b,其中多个第一导电图案104a设置在第二绝缘层102a上并电性连接于第一电极101a、101b;以及一第三绝缘层103,设置于封装体150的下表面并包覆至少一第二电极101c、101d,其中多个第二导电图案105设置于第三绝缘层103上并与第二电极101c、101d电性连接。在一实施例中,封装体150包括树脂。在一实施例中,封装体150包括ABF(Ajinomoto Build-up Film)。在一实施例中,封装体150由ABF(Ajinomoto Build-upFilm)制成。
在一个实施例中,多个第三导电图案101e、101f、101s设置在磁性装置100的至少一侧表面上,其中多个第二导电图案105通过多个第三导电图案101e、101f、101s电性连接到多个第一导电图案104a。
在一个实施例中,磁性装置包括一扼流器,其中一线圈设置在磁性本体中以形成该扼流器,其中第一电极和第二电极电性连接到该线圈。
在一个实施例中,磁磁性装置是一扼流器,其中一线圈设置在磁性本体中以形成扼流器,其中第一电极和第二电极电性连接到线圈。
在一个实施例中,第一线圈和第二线圈设置在磁性本体中,其中多个第一电极设置在磁性本体的上表面上,而多个第二电极设置在磁性本体的下表面上。
在一个实施例中,第一线圈和第二线圈的耦合系数为零。
在一个实施例中,如图1C所示,其中至少一电子装置110a、110b设置于封装体150的上表面上且电性连接至磁性装置的至少一第一电极101a、101b,其中第二绝缘层102a包覆至少一电子装置110a,110b。
在一个实施例中,如图1C所示,一被动元件120设置在第二绝缘层102a上。
在一个实施例中,如图1C所示,其中多个第一导电图案104a通过至少一导电通孔104v与至少一电子装置110a、110b电性连接。
在一个实施例中,如图1C所示,多个电极106a、106b设置在磁性装置的下表面上。
在一个实施例中,如图1C所示,其中多个电极106a、106b中的每一个电极是具有一表面安装垫片。
图1D是根据本发明实施例的堆叠电子模块100的侧视图。
在一个实施例中,如图1D所示,其中至少一第二电子装置110a、110b设置于第二绝缘层102a上方,其中至少一电子装置110a、110b电性连接多个第一导电图案104a。
在一个实施例中,如图1D所示,多个第一导电图案104a通过至少一导电通孔104v与至少一第一电极101a、101b电性连接。
在一个实施例中,至少一电子装置110a、110b包括IC。
在一个实施例中,至少一电子装置110a、110b包括被动电子元件。
在一个实施例中,至少一第二电子装置包括一倒装晶片(flip chip)。
在一个实施例中,至少一第二电子装置包括主动电子元件。
在一个实施例中,至少一第二电子装置包括被动电子元件。
在一个实施例中,至少一第二电子装置包括主动电子元件和被动电子元件。
在一个实施例中,如图1D所示,第二封装体101h设置于多个第一导电图案104a与第二绝缘层102a的上方,以包覆至少一第二电子装置110a、110b。
在一个实施例中,一散热器设置在至少一第二电子装置110a、110b的上方以用于散热。
在一个实施例中,至少一第二电子元件110a、110b包括一倒装晶片(flip chip),其中一散热器设置在倒装晶片上以用于散热。
在一个实施例中,如图2所示,提供了一种形成堆叠式电子模块的方法,该方法包括:(S201)提供包括一磁性本体的一磁性装置,其中该磁性装置的至少一第一电极设置在该磁性本体的上表面上,该磁性装置的至少一第二电极设置于该磁性本体的下表面上;(S202)形成一封装体,该封装体包括一第一绝缘材料以封装该磁性本体,其中至少一第一电极和至少一第二电极从该封装体暴露出来;(S203)在该封装体的一上表面上形成一第二绝缘层以包覆该至少一第一电极,其中多个第一导电图案设置在该第二绝缘层上并与该至少一第一电极电性连接;(S204)于该封装体的一下表面上形成一第三绝缘层以包覆该至少一第二电极,其中多个第二导电图案设置于该第三绝缘层上方且与该至少一第二电极电性连接。
在一个实施例中,如图3所示,提供了一种形成堆叠式电子模块的方法,该方法包括:(S301)提供多个磁性装置,其中每个磁性装置分别包括一磁性本体,其中每个磁性装置的至少一第一电极设置在其对应的一磁性本体的上表面上,且磁性装置的至少一第二电极设置在其对应的一磁性本体的下表面上;(S302)形成一封装体,该封装体包括一第一绝缘材料以封装该多个磁性装置,其中至少一第一电极和至少一第二电极从该封装体暴露出来;(S303)在封装体的上表面上形成一第二绝缘层以包覆该至少一第一电极,其中多个第一导电图案设置在该第二绝缘层上并与该至少一第一电极电性连接;于该封装体的下表面上形成一第三绝缘层以包覆该至少一第二电极,其中多个第二导电图案设置在该第三绝缘层上并与该至少一第二电极电性连接,其中,封装体被切割成片,每一片是一个单一的磁性装置。
图4A为本发明一实施例的堆叠式电子模块的分解图,其中多个磁性装置100均包含一磁性本体,其中磁性装置100的至少一第一电极设置于该磁性本体的上表面上,磁性装置100的至少一第二电极设置于该磁性本体的下表面上,其中,电路板200包括至少一第一绝缘层以及由至少一第一绝缘层隔开的多个第一导电图案,其中该电路板200中具有多个导电通孔201,其中,将多个磁性装置100分别设置于电路板200的对应通孔201中,且在该多个磁性装置100与电路板200的上方形成一第二绝缘层,以形成一堆叠结构300,以将多个磁性装置100固定于电路板200中。在一实施例中,该第二绝缘层包括ABF(Ajinomoto Build-up电影)。在一实施例中,该第二绝缘层由ABF(Ajinomoto Build-up Film)形成。
图4B是包括图1的磁性装置100的堆叠电子模块的侧视图,其中堆叠式电子模块包括:一磁性装置100,包括一磁性本体101g,其中该磁性装置100的至少一第一电极101a、101b设置在该磁性本体101g的上表面上,该磁性装置100的电极101c、101d设置于该磁性本体101g的下表面上;一电路板200,该电路板200包括至少一第一绝缘层以及多个第一导电图案101s;一第二绝缘层102a位于封装体101g的上表面以包覆至少一第一电极011a、101b,其中多个第二导电图案104a、104b设置于第二绝缘层102a上方并电性连接第一电极011a、101b。至少一第一电极101a、101b;以及一第三绝缘层103,设置于磁性本体101g的下表面并包覆至少一第二电极101c、101d,其中多个第三导电图案105设置于第三绝缘层103上并电性连接于第二电极101c、101d。在一个实施例中,第二绝缘层包括ABF。在一个实施例中,第二绝缘层和第三绝缘层中的每一个绝缘层都包括ABF。在一实施例中,第二绝缘层由ABF(Ajinomoto Build-up Film)形成。在一个实施例中,第二绝缘层和第三绝缘层均由ABF形成。
本发明的主要优点描述如下:1.扼流器可以嵌入扼流器表面的RDL(Redistribution Layer)中,有效减少占地面积;2、扼流器上制作绝缘层和电路层,无需PCB,可有效降低模块高度,缩短电子元件之间的导通路径;3.倒装晶片向上热阻极小,倒装晶片上可设置散热片,有效散发模块热量。
尽管已经参考上述实施例描述本发明,但是对于本领域普通技术人员来说显而易见的是,在不脱离本发明的精神的情况下,可以对所描述的实施例进行修改。因此,本发明的范围将由权利要求限定,而不是由上面详细描述限定。
Claims (13)
1.一种堆叠式电子模块,其特征在于,包括:
一磁性装置,包括一磁性本体,其中所述磁性装置的至少一第一电极设置在所述磁性本体的一上表面上,且所述磁性装置的至少一第二电极设置在所述磁性本体的一下表面上;
一封装体,包括第一绝缘材料以包覆所述磁性本体,其中所述至少一第一电极以及所述至少一第二电极从所述封装体暴露出来;
一第二绝缘层,设置于所述封装体的一上表面上并包覆所述至少一第一电极,其中多个第一导电图案设置于所述第二绝缘层上且与所述至少一第一电极电性连接;以及
一第三绝缘层,设置于所述封装体的的一下表面上并包覆所述至少一第二电极,其中多个第二导电图案设置于所述第三绝缘层上并与所述至少一第二电极电性连接。
2.根据权利要求1所述的堆叠式电子模块,其特征在于,所述磁性装置的至少一侧表面上设置有多个第三导电图案,所述多个第二导电图案通过所述多个第三导电图案电性连接所述多个第一导电图案。
3.根据权利要求1所述的堆叠式电子模块,其特征在于,该磁性装置包括一线圈,该线圈设置于该磁性本体的内部,其中该第一电极与该第二电极电性连接至该线圈。
4.根据权利要求1所述的堆叠式电子模块,其特征在于,该磁性装置为一扼流器,其中一线圈设置于该磁性本体的内部以形成该扼流器,其中该第一电极与该第二电极电性连接至该线圈。
5.根据权利要求1所述的堆叠式电子模块,其特征在于,一第一线圈与一第二线圈设置于该磁性本体的内部,其中该至少一第一电极与该至少一第二电极分别电性连接于该第一线圈与该第二线圈。
6.根据权利要求5所述的堆叠式电子模块,其特征在于,还包括一电子装置,设置于该封装体的上方并电性连接该磁性装置的该第一电极,其中该第二绝缘层包覆该电子装置。
7.根据权利要求1所述的堆叠式电子模块,其特征在于,还包括一电子装置,设置于该第二绝缘层的上方,其中该电子装置电性连接该多个第一导电图案。
8.根据权利要求1所述的堆叠式电子模块,其特征在于,该磁性装置设置于一电路板的一通孔中,其中该封装体设置于该磁性装置与该电路板上。
9.根据权利要求1所述的堆叠式电子模块,其特征在于,还包括一主动元件与一被动元件,所述主动元件与所述被动元件设置于该第二绝缘层之上,其中该主动元件与该被动元件电性连接该多个第一导电图案。
10.一种形成堆叠式电子模块的方法,其特征在于,该方法包括:
提供一磁性装置,其中,所述磁性装置包括一磁性本体,其中所述磁性装置的至少一第一电极设置在所述磁性本体的一上表面上,且所述磁性装置的至少一第二电极设置在所述磁性本体的一下表面上;
形成一封装体,其中,所述封装体包括一第一绝缘材料以包覆所述磁性本体,其中至少一第一电极和至少一第二电极从所述封装体暴露出来;
形成一第二绝缘层,其中,所述第二绝缘层形成在所述封装体的一上表面上以包覆所述至少一第一电极,其中多个第一导电图案设置于所述第二绝缘层的上且与所述至少一第一电极电性连接;以及
形成一第三绝缘层,其中,所述第三绝缘层形成在所述封装体的一下表面上以包覆所述至少一第二电极,其中多个第二导电图案设置于所述第三绝缘层上且与所述至少一第二电极电性连接。
11.根据权利要求10所述的方法,其特征在于,所述磁性装置的至少一侧表面上设置有多个第三导电图案,该多个第二导电图案通过所述多个第三导电图案电性连接该多个第一导电图案。
12.根据权利要求10所述的方法,其特征在于,该磁性装置包括一线圈,该线圈设置于该磁性本体的内部,其中该第一电极与该第二电极电性连接至该线圈。
13.根据权利要求10所述的方法,其特征在于,一电子装置设置于该封装体的上方并电性连接该磁性装置的该第一电极,其中该第二绝缘层包覆该电子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063104530P | 2020-10-23 | 2020-10-23 | |
US63/104,530 | 2020-10-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114496507A true CN114496507A (zh) | 2022-05-13 |
Family
ID=81257100
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111234971.9A Pending CN114496526A (zh) | 2020-10-23 | 2021-10-22 | 一种磁性装置及其制作方法 |
CN202111233236.6A Pending CN114496507A (zh) | 2020-10-23 | 2021-10-22 | 一种堆叠式电子模块及其制造方法 |
CN202111234901.3A Pending CN114496508A (zh) | 2020-10-23 | 2021-10-22 | 一种磁性装置及其制作方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111234971.9A Pending CN114496526A (zh) | 2020-10-23 | 2021-10-22 | 一种磁性装置及其制作方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111234901.3A Pending CN114496508A (zh) | 2020-10-23 | 2021-10-22 | 一种磁性装置及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US11848146B2 (zh) |
CN (3) | CN114496526A (zh) |
TW (4) | TWI821758B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI844282B (zh) * | 2023-02-23 | 2024-06-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150116950A1 (en) * | 2013-10-29 | 2015-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component, manufacturing method thereof, coil component-embedded substrate, and voltage adjustment module having the same |
US10034379B2 (en) * | 2016-01-29 | 2018-07-24 | Cyntec Co., Ltd. | Stacked electronic structure |
US10199361B2 (en) * | 2016-01-29 | 2019-02-05 | Cyntec Co., Ltd. | Stacked electronic structure |
CN113921238A (zh) * | 2018-01-12 | 2022-01-11 | 乾坤科技股份有限公司 | 电子装置及其制作方法 |
US10790191B2 (en) * | 2018-05-08 | 2020-09-29 | Micromaterials Llc | Selective removal process to create high aspect ratio fully self-aligned via |
US11270951B2 (en) * | 2018-12-13 | 2022-03-08 | Qualcomm Incorporated | Substrate comprising at least one patterned ground plane for shielding |
US11024702B2 (en) * | 2019-03-04 | 2021-06-01 | Cyntec Co., Ltd. | Stacked electronic structure |
JP7371882B2 (ja) * | 2019-04-12 | 2023-10-31 | 株式会社ライジングテクノロジーズ | 電子回路装置および電子回路装置の製造方法 |
-
2021
- 2021-05-12 US US17/317,902 patent/US11848146B2/en active Active
- 2021-10-22 TW TW110139271A patent/TWI821758B/zh active
- 2021-10-22 TW TW110139270A patent/TWI793821B/zh active
- 2021-10-22 TW TW111118948A patent/TWI816405B/zh active
- 2021-10-22 US US17/508,940 patent/US20220130599A1/en active Pending
- 2021-10-22 CN CN202111234971.9A patent/CN114496526A/zh active Pending
- 2021-10-22 CN CN202111233236.6A patent/CN114496507A/zh active Pending
- 2021-10-22 TW TW110139272A patent/TWI769102B/zh active
- 2021-10-22 CN CN202111234901.3A patent/CN114496508A/zh active Pending
- 2021-10-22 US US17/508,935 patent/US20220130603A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202217874A (zh) | 2022-05-01 |
CN114496508A (zh) | 2022-05-13 |
TW202218063A (zh) | 2022-05-01 |
TWI816405B (zh) | 2023-09-21 |
TWI821758B (zh) | 2023-11-11 |
US20220130599A1 (en) | 2022-04-28 |
TW202217872A (zh) | 2022-05-01 |
US20220130585A1 (en) | 2022-04-28 |
TWI793821B (zh) | 2023-02-21 |
US20220130603A1 (en) | 2022-04-28 |
US11848146B2 (en) | 2023-12-19 |
TWI769102B (zh) | 2022-06-21 |
CN114496526A (zh) | 2022-05-13 |
TW202234433A (zh) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511365B2 (en) | Thermal enhanced low profile package structure | |
KR101463988B1 (ko) | 반도체 내장 기판 및 그 제조 방법 | |
US8704101B2 (en) | Package carrier and manufacturing method thereof | |
KR101085733B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
JP2019024101A (ja) | チップ内蔵型印刷回路基板および半導体パッケージ | |
CN110600440B (zh) | 一种埋入式封装结构及其制备方法、终端 | |
US20080239686A1 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
US20170025379A1 (en) | Power module package | |
KR20080031446A (ko) | 회로 장치 및 그 제조 방법 | |
WO2013047520A1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
KR20150035251A (ko) | 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법 | |
CN111726932B (zh) | 一种磁性装置和堆叠式电子结构 | |
JP2019149501A (ja) | 配線基板及び電子装置 | |
CN114496507A (zh) | 一种堆叠式电子模块及其制造方法 | |
KR100923542B1 (ko) | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
KR102281468B1 (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
KR101027984B1 (ko) | 히트싱크를 갖는 기판보드 어셈블리 | |
KR102377811B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JPH08172144A (ja) | 半導体装置及びその製造方法 | |
JP7283909B2 (ja) | 配線基板および実装構造 | |
KR102705985B1 (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
KR20160149984A (ko) | 회로 기판 및 그 제조방법 | |
KR100926088B1 (ko) | 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |