KR101463988B1 - 반도체 내장 기판 및 그 제조 방법 - Google Patents

반도체 내장 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101463988B1
KR101463988B1 KR1020070098245A KR20070098245A KR101463988B1 KR 101463988 B1 KR101463988 B1 KR 101463988B1 KR 1020070098245 A KR1020070098245 A KR 1020070098245A KR 20070098245 A KR20070098245 A KR 20070098245A KR 101463988 B1 KR101463988 B1 KR 101463988B1
Authority
KR
South Korea
Prior art keywords
heat
semiconductor device
opening
semiconductor
openings
Prior art date
Application number
KR1020070098245A
Other languages
English (en)
Other versions
KR20080029908A (ko
Inventor
야스유키 핫토리
도시카즈 엔도
마사시 가츠마타
다카아키 모리타
겐이치 가와바타
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20080029908A publication Critical patent/KR20080029908A/ko
Application granted granted Critical
Publication of KR101463988B1 publication Critical patent/KR101463988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Abstract

(과제) 제조시에 있어서나 사용시에 있어서도 열응력을 완화시킴으로써, 충분한 방열 특성 및 신뢰성을 갖는 반도체 내장 기판을 제공한다.
(해결수단) 본 발명에 따른 반도체 내장 기판 (100) 은, 수지층 (1, 2, 3) 이 적층된 3 층 구조를 갖는 다층 기판으로, 수지층 (2) 의 내부에, 범프 (32) 가 내부 배선 (13) 및 접속 플러그 (12) 를 통해서 단자 전극 (11) 에 접속된 반도체 장치 (30) 가 매립되어 있다. 이 반도체 장치 (30)의 이면 (30b) 에 바로 위에는, 개구 (H) 가 형성된 개구부 (P) 를 갖는 방열부 (20) 가 대향 배치되어 있어, 반도체 장치 (30) 에서 발생한 열이 그 방열부 (20) 로 전도되어 거기서부터 방열된다.
반도체 내장 기판, 반도체 장치, 방열부

Description

반도체 내장 기판 및 그 제조 방법{SEMICONDUCTOR EMBEDDED SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 절연층의 내부에 반도체 장치가 배치된 반도체 내장 기판에 관한 것이다.
반도체 장치 (IC 나 그 밖의 소자) 의 탑재 기판은, 일반적으로, 복수의 수지층으로 이루어지는 다층 기판의 표면 상에 베어칩 상태의 반도체 장치 (다이 (Die)) 가 탑재된 구조를 가지고 있다. 이 경우, 탑재되는 반도체 장치의 랜드 전극과 다층 기판의 내부 배선 패턴과의 접속은, 통상 와이어 본딩이나 플립칩 접속에 의해서 이루어진다.
이러한 구조에 있어서는, 와이어 본딩을 사용한 경우, 반도체 장치가 탑재된 영역과 본딩 와이어의 일단을 접속하는 영역을 다층 기판 상의 별도의 평면으로 할 필요가 있기 때문에, 실장 면적이 증대된다는 문제가 있었다. 한편, 플립칩 접속을 사용한 경우에는 실장 면적을 감소시킬 수는 있지만, 랜드 전극과 배선 패턴의 기계적인 접속 강도를 충분히 확보하기 위해서 랜드 전극의 표면에 다층의 언더 배리어 메탈을 형성할 필요가 있고, 이렇게 되면 공정이 복잡해진다는 문제가 있었 다.
또한, 예를 들어, 휴대 전화기로 대표되는 휴대 기기에는, 종래보다도 훨씬 더 고밀도 실장이 열망되고 있으며, 또한 최근에는 박형화에 대한 요구가 특히 높아지고 있다. 이에 대하여, 상기 서술한 2 가지 접속 방법 중 어느 방법을 사용하더라도 다층 기판의 표면에 반도체 장치를 탑재하는 구조에는 변함이 없기 때문에, 탑재 기판 전체를 얇게 하기가 곤란하여, 한층 더 높아진 휴대 기기 등의 박형화 요구에 충분히 대응할 수 없었다.
이 박형화의 요구에 대응하기 위해, 특허 문헌 1 에는, 다층 기판의 내부에 베어칩 상태의 반도체 장치를 매립한 전자 회로 기판의 고밀도 실장 구조가 기재되어 있다. 또한, 반도체 장치는 그 동작에 의해서 열을 발생하기 때문에 그 열을 외부로 방산시켜 신뢰성을 확보하기 위한 방열 대책이 필요하지만, 반도체 장치가 기판 내부에 매립되어 있는 구조에서는, 히트 싱크나 방열 핀 등의 방열 부재를 반도체 장치에 직접 장착하기가 어려우며, 가령 장착하였다고 해도 박형화를 달성할 수 없게 된다. 그래서, 특허 문헌 2 에는 소형ㆍ박형화를 실현하면서 반도체 장치에서 발생한 열의 방열성을 확보하기 위해, 기판의 표층에 반도체 부품을 배치함과 함께, 그 반도체 부품에 접착제에 의해 접착된 금속으로 이루어지는 베타상의 방열판을 구비한 부품 내장 기판이 제안되어 있다 (특히, 특허 문헌 2 의 도 5 참조).
특허 문헌 1 : 일본 공개특허공보 평9-321408호
특허 문헌 2 : 일본 공개특허공보 2006-49762호
그러나, 상기 특허 문헌 2 에 기재된 부품 내장 기판 (이하, 간단히 「종래 기판」이라고 한다.) 의 구조에서는, 반도체 부품 상에 다층 배선 구조를 형성하는 과정에서, 금속 배선층이나 금속 플러그 (비아가 금속으로 매립된 구조) 로부터의 예를 들어 탈가스를 위해 리플로우나 어닐이 실시되고, 그 때에 금속 방열판이 고열에 노출된 경우, 금속 방열판과 접착제층 및 절연층의 선팽창 계수가 상이한 것에서 기인하여, 열응력에 의한 금속 방열판의 형상 변형 (비뚤어짐) 이나 박리가 생길 우려가 있다. 이렇게 되면, 금속 방열판과 접착제 나아가서는 반도체 부품과의 접착성이 저하되어, 충분한 방열 특성을 실현할 수 없게 된다. 또한, 그 때문에 종래 기판에서는, 제품의 수율이나 신뢰성 저하가 우려된다.
그리고, 기판에 내장되는 반도체 장치가 CPU (Central Processing Unit) 나 DSP (Digital Signal Processor) 와 같이 동작 주파수가 매우 높은 IC 인 경우, 그 스위칭에 의해서 생기는 열이 다량이어서, 종래 기판과 같이 방열판이 반도체 부품의 바로 위 근방에 있으면, 그와 같은 다량의 열이 방열판에 전도됨으로써 충분한 방열이 불가능한 (시간 내에 방열이 이루어지지 않는) 경우도 상정된다. 그렇게 되면, 방열판 및 그 근방에 열이 축적되고, 금속 방열판과 접착제층 및 절연층의 선팽창 계수가 상이한 것에 기인하여 열응력에 의한 금속 방열판의 형상 변형 (비뚤어짐, 팽창) 이나 박리가 동작 중에도 생길 우려가 있어, 더욱 방열 특성이 열화되고 만다.
최근, 상기 서술한 휴대 기기 등에는 그 처리 속도의 향상에 대한 요구도 해마다 높아지고 있어, 그 때문에 반도체 장치의 고주파화 및 고클록화가 촉진되어 지고 있다는 점에서, 반도체 장치의 발열은 점점 더 증대되는 경향이 있다. 따라서, 종래 기판에 있어서의 상기 서술한 금속 방열판의 문제는 더욱 더 심각해지고 있다.
상기 과제를 해결하기 위해서, 본 발명에 따른 반도체 내장 기판은, 절연층의 내부에 반도체 장치가 배치된 것으로서, 반도체 장치의 적어도 일측에 그 반도체 장치와 대향하여 형성되어 있고, 그 반도체 장치와 대향하는 부위에 적어도 1 개의 개구, 바람직하게는 복수의 개구가 형성된 개구부를 가지며, 또한, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 1 방열부를 구비한다. 또, 통상적으로, 개구는 절연층을 형성하는 재료로 충전되어 있다.
여기서, 「열전달률」이란, 일본 공업 규격 JIS Z 9211 등의 규격에 정해진 열 물성치를 나타내고, 예를 들어 「고체 표면에서의 주위 유체와의 사이의 열류속을 양자의 온도차로 나눈 값. [Z 9211]」(JIS 공업 용어 사전 제3판, 1375페이지 우측란 2행 및 3행) 을 말한다. 또한, 「열전도율」이란, 일본 공업 규격 JIS H 7005, K 6900, X 8106, Z 9211 등의 규격에 정해진 열 물성치를 나타내고, 정의는 이 중 어느 규격을 사용해도 상관없으며, 예를 들어 「물체 내부의 등온면의 단위 면적을 통과하여 단위 시간에 수직으로 흐르는 열량과, 이 방향에서의 온도 구배와의 비. [Z 8106]」(동 1376페이지 좌측란 15행 내지 18행) 을 말한다.
이러한 구성을 갖는 반도체 내장 기판에 있어서는, 반도체 장치에 대향하여 제 1 방열부가 형성되어 있기 때문에, 반도체 장치의 동작에 의해서 발생한 열이 제 1 방열부에 전도되기 쉽고, 또한, 제 1 방열부의 열전달률 또는 열전도율이 절연층의 그것보다 크기 때문에, 제 1 방열부에 전해진 열이 그 주위 (특히 제 1 방열부를 사이에 두고 반도체 장치의 반대측) 로 전달 및 방산되기 쉬워, 이것에 의해 충분한 방열 효과가 얻어진다.
또한, 제 1 방열부에 있어서 반도체 장치와 대향하는 부위, 즉 반도체 장치로부터의 열전도 (열류, 열류속) 를 많이 받아 온도 상승이 비교적 큰 부위에 적어도 1 개의 개구가 형성된 개구부가 형성되어 있기 때문에, 제 1 방열부 및 그 주변에 고열이 인가되었을 때에, 절연층과 제 1 방열부의 선열팽창 계수가 상이한 것에 의해서 특히 제 1 방열부의 열팽창이 크더라도, 개구가 좁아지도록 변형되어 말하자면 그 팽창분이 개구에 의해 흡수되고, 이것에 의해, 제 1 방열부에 작용하는 열응력이 완화된다. 따라서, 제 1 방열부의 형상 변형이나 박리로 인한 수지층과의 접착성 저하가 억제된다. 이 때, 개구가 복수 형성되어 있으면, 응력 완화의 여유도가 높아지기 때문에 보다 바람직하다.
구체적으로는, 반도체 장치가 판형상을 이루고 있고, 제 1 방열부는 개구부가 반도체 장치의 면에 대향하는 영역 범위 내 (즉, 반도체 장치의 면이 투영되는 영역 범위) 에만 배치된 것이다.
반도체 장치는, 일반적으로 세편 (細片) 또는 박편 (칩) 으로 되어 있고, 그 판형상 면에 트랜지스터, 커패시터, 증폭기, 그 밖의 주변 회로 등이 집적 형성되 어 있기 때문에, 그들의 작동으로 인해서 발생한 열은 주로 반도체 장치의 면에 대향하는 방향으로 방사ㆍ전도된다. 따라서, 반도체 장치의 면에 대향하는 영역 범위 내의 온도 상승은 그 주변에 비하여 비교적 크기 때문에, 그 영역 범위 내에만 개구부가 배치되어 있으면, 상기 서술한 열응력의 완화 효과를 충분히 얻을 수 있다. 또한, 그 주변부에 개구를 형성하지 않으면 그 부위로부터의 방열을 촉진할 수 있기 때문에, 방열 특성을 보다 향상시킬 수 있다.
또한, 제 1 방열부를 사이에 두고 반도체 장치의 반대측에서, 제 1 방열부의 개구부가 형성된 부위에 대향하여 형성되어 있고, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 2 방열부를 구비하는 것이 바람직하다.
이와 같이 하면, 제 1 방열부에서 방출된 열이 제 2 방열부로 다시 전해지고, 그 제 2 방열부의 열전달률 또는 열전도율도 또한 절연층의 그것보다 크기 때문에, 외부로 열을 방산하기 쉬워, 방열 특성이 더욱 향상된다. 다층 배선 구조와 같이 많은 절연층을 갖고, 반도체 장치로부터의 방열 경로가 긴 반도체 내장 기판에 대하여 특히 유효하다. 또한, 제 2 방열부는 제 1 방열부의 개구부에 대향하여 형성되어 있기 때문에, 개구부에 형성된 적어도 1 개의 개구를 통과하여 전도된 반도체 장치로부터의 열류가 제 2 방열부로 전해지고, 거기에서 방열된다. 따라서, 전체의 방열 특성이 더욱 높아진다. 그리고, 제 2 방열부가 형성됨으로써 반도체 내장 기판의 강성이 높아지기 때문에, 기계 특성의 향상도 도모할 수 있다.
또한, 제 2 방열부는, 적어도 제 1 방열부의 개구부와 대향하는 부위가 비개구이면 보다 바람직하다.
이렇게 하면, 제 1 방열부로부터의 열류 및 제 1 방열부의 개구부에 형성된 적어도 1 개의 개구를 통과하여 전도된 반도체 장치로부터의 열류 (열류속) 가 제 2 방열부로 확실하게 전해지기 때문에, 방열 특성이 한층 더 높아진다. 또한, 제 2 방열부 자체의 강성이 개구를 갖는 경우에 비하여 증대되기 때문에, 반도체 내장 기판의 기계 특성을 한층 더 향상시킬 수 있게 된다.
또한, 제 2 방열부는 제 1 방열부를 사이에 두고 반도체 장치와 대향 배치되어 있어, 반도체 장치의 동작시에 있어서의 온도 상승은 제 1 방열부만큼 크지는 않기 때문에, 반도체 장치의 동작시에 작용하는 열응력도 보다 작다. 따라서, 반도체 장치의 동작시에 있어서의 제 2 방열부의 형상 변형이나 박리가 종래에 비하여 억제되기 때문에, 동작시의 방열 특성의 열화가 방지된다.
그리고, 이와 같이, 반도체 장치의 동작시에 있어서의 제 2 방열부의 온도 상승 및 인가되는 열응력은 제 1 방열부에 비하여 작기 때문에, 가령, 제조시에 고열이 인가됨으로써 제 2 방열부의 방열 특성이 변화하였다고 해도, 반도체 장치 동작시의 기판 전체의 방열 특성에 미치는 영향이 작다. 이 점에 있어서, 제 2 방열부는, 제 1 방열부의 개구부와 대향하는 부위만이 비개구일 뿐만 아니라 전체가 개구를 갖지 않은 베타상의 것이어도 된다.
또한, 제 1 방열부와 상기 제 2 방열부에 접속되어 있고, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 접속부, 예를 들어, 절연층 에 형성된 비아홀, 스루홀 등의 접속 구멍에, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 재료가 매립되어 형성되는 접속 플러그 등을 구비하면 바람직하다.
이러한 구성으로 하면, 제 1 방열부로부터의 열이 보다 효율적으로 제 2 방열부에 전해지기 때문에, 즉 제 1 방열부에서 제 2 방열부로의 열전도가 촉진되기 때문에, 반도체 내장 기판의 방열 특성이 한층 더 향상된다. 따라서, 예를 들어 반도체 내장 기판이 다층 배선 구조를 갖고 있는 경우와 같이, 제 2 방열부가 제 1 방열부에서 비교적 멀리 형성되어 있는 경우나, 제 2 방열부가 복수 다단으로 형성되어 있는 경우에, 이러한 접속부를 형성하면 특히 유효하다.
그리고 또, 제 1 방열부의 개구부는 복수의 개구가 소정 간격 (피치) 으로 배치된 것이면 더욱 바람직하다. 또, 소정 간격은 모든 개구 사이에서 일정해도 되고, 달라도 된다.
이와 같이 소정 간격으로 복수의 개구를 배치하면, 제 1 방열부에 있어서 반도체 장치가 대향하는 부위에, 개구가 체의 눈과 같이 일정하게 형성된 어느 한 종류의 메시 패턴이 구획 형성된다.
여기서, 메시란 통상, 「그물의 눈」, 「그물눈 조직」, 「체의 눈」을 가리키는 용어 (코지엔 제5판) 이지만, 본 발명에서의 「메시」란, 종횡으로 짜인 그물의 눈과 같이 복수의 개구가 단순한 매트릭스상 또는 어레이상으로 배치된 것 (바꾸어 말하면, 격자상이라고도 할 수 있다.), 즉 개구의 배치가 평면 직교 좌표 (예를 들어 xy 좌표) 계로 기술할 수 있는 배치를 갖는 것에 한정되지 않는다. 예 를 들어, 복수의 개구가, 후술하는 방사상으로 형성된 것 (개구의 배치가 극좌표계로 기술할 수 있는 것), 방사상이면서 또한 원형상으로 형성된 것 (개구가 동심상으로 배치되어 있으면, 이른바 「거미집」 형상의 메시가 된다. 이러한 「거미집」 형상 메시도 본 발명에서는 「방사상」 메시에 포함되는 것으로 한다.), 지그재그상으로 형성된 것, 벌집 형상으로 형성된 것, 나아가서는 제 1 방열부가 평판 형상이 아니라, 곡면판상, 예를 들어 구면판인 경우에는, 개구의 배치가 구면에 있어서의 극좌표 (구 (球) 좌표) 계로 기술할 수 있는 배치여도 된다.
전술한 바와 같이, 개구는 제 1 방열부의 열팽창분을 흡수하도록 기능하기 때문에, 그 개구가 소정 패턴으로 일정하게 배치됨으로써, 제 1 방열부에서의 응력 완화도 균일화 (일양화) 된다. 따라서, 제 1 방열부의 국소적인 형상 변형이나 박리로 인한 수지층과의 접착성 저하가 유효하게 억제된다. 또한, 예를 들어 반도체 장치 주변의 열 (열류속) 분포가 균일에 가까운 경우, 또는 열구배가 평탄에 가까운 경우에는, 개구 사이의 피치가 일정한 격자상의 메시 패턴이 형성된 제 1 방열부를 사용함으로써, 제 1 방열부에서의 응력 완화가 한층 더 균일화될 수 있다.
그런데, 동작 주파수가 높은 디지털 IC 등의 반도체 장치는 고조파 복사의 노이즈원이 되기 쉽고, 휴대 전화기 등의 휴대 기기와 같이 좁은 스페이스에 다수의 전자 부품을 고밀도로 실장하는 경우에는, 반도체 장치가 발하는 고조파 복사 노이즈가 큰 문제가 된다. 특히, 최근의 휴대 전화기에 있어서 채용되고 있는 CDMA (Code Division Multiple Access) 방식은, 페이징에 강하고, 주파수의 사용 효율이 높지만, 그 성질상 사용하는 대역이 매우 넓기 때문에 다른 반도체 장치로부터의 노이즈가 중첩되기 쉽고, 더구나 일단 노이즈가 중첩되면 이것을 제거하기가 매우 어렵다. 이 때문에, 특히 CDMA 방식의 휴대 전화기에 사용하는 반도체 내장 기판에는 매우 높은 EMC (Electromagnetic Compatibility) 특성이 요구된다.
이에 대하여, 복수의 개구가 소정 간격으로 배치되어 전술한 바와 같은 메시 패턴이 구획 형성된 개구부를 갖는 제 1 방열부가 반도체 장치에 대향 배치된 상기 서술한 반도체 내장 기판은, 그 제 1 방열부가 금속 등의 도체인 경우, 우수한 고조파 복사 노이즈의 차폐 특성도 갖는다. 이 경우, 개구의 수나 형상, 배치 간격, 배치 패턴 등은 반도체 장치의 동작 주파수에 맞추어 적절히 결정할 수 있고, 예를 들어, 반도체 장치가 발하는 고조파 복사 노이즈의 주파수의 역수를 λ 라고 한 경우, 개개의 개구직경 또는 그 평균치를, 바람직하게는 λ/16 이하, 보다 바람직하게는 λ/64 이하로 함으로써 고조파 복사 노이즈의 차폐 특성이 현격히 높아진다.
또한, 제 1 방열부의 개구부는, 복수의 개구가 방사상으로 배치된 것이면 특히 바람직하다. 또, 일 방향으로 연장되는 개구는 1 개가 아닐 수도 있고, 복수로 분단되어 있어도 된다. 즉, 복수의 개구가 일 방향에서 일렬로 연속 형성되어 하나의 말하자면 방사상 개구를 형성하고, 복수의 이러한 방사상 개구가 소정의 각도 상이한 방향으로 방사상으로 연장되어 있어도 된다. 그 경우, 앞서 말한 거미집 형상 또는 거기에 가까운 형태의 메시 패턴이 형성된다.
이와 같이, 복수의 개구가 예를 들어, 제 1 방사부에 있어서 반도체 장치와 대향하는 대략 중심부에 대응하는 위치로부터 방사상으로 배치되어 있으면, 그러한 개구 사이의 부위가, 그의 대략 중심부에서 그의 바깥쪽을 향하여 연장되는 열의 전도 경로가 된다. 통상, 반도체 장치의 중앙 부분으로부터의 열량이 가장 많기 때문에, 그 중앙 부분에 대향되는 제 1 방열부의 대략 중심부의 온도 상승도 상대적으로 높아진다. 따라서, 그 온도가 높은 대략 중심부에서 주위의 외측을 향하여 열의 전도 경로가 확보됨으로써, 제 1 방열부로부터의 방열이 한층 더 촉진되고, 그 결과 더욱 향상된 방열 특성을 달성할 수 있다.
또는, 제 1 방열부의 개구부는, 복수의 개구가 동심상으로 배치된 것이어도 바람직하다. 또, 각 개구의 전체 형상은 동심상으로 배치 가능한 형상, 즉 무단 (無端) 또는 유단 (有端) 루프 형상이면, 원형이어도 직사각형이어도 되고 그 밖의 형상이어도 상관없다. 또한, 동심상으로 배치하기 쉽다는 관점에서, 무단 루프 형상의 개구인 경우에는, 개구끼리 서로 닮은 형상인 것이 바람직하다.
이와 같이 제 1 방사부의 개구부에 있어서 복수의 개구가 동심상으로 배치된 경우, 그러한 개구 사이의 부위가 동일하게 동심상으로 배치된 패턴이 구획 형성된다. 이 제 1 방사부가 금속 등의 도체로 형성되어 있으면, 반도체 장치로부터 발생하는 고조파 복사 노이즈의 차폐 특성이 더욱 개선된다.
또한, 상기 서술한 방사상으로 배치된 형태와 조합하면 한층 더 바람직하다. 즉, 복수의 개구가 소정 간격을 두고 선형이면서 또한 방사상으로 배치됨으로써, 전술한 바와 같은 하나의 방사상 개구가 구성된다. 그리고, 그와 같은 방사상 개구가 복수 형성되면, 각 개구 사이의 부위가 동심상이고 또한 방사상으로 배치된 패턴이 구획 형성된다. 이 패턴은 바로 앞에서 서술한 「거미집」 형상의 메시 패턴으로, 방열 특성과 고조파 복사 노이즈의 차폐 특성 양쪽이 동시에 높아진다.
추가로, 제 1 방열부는 반도체 장치와 직접적으로, 또는, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 부재를 통해서 간접적으로, 반도체 장치와 접속된 것이면 바람직하다.
이렇게 하면, 반도체 장치로부터 제 1 방열부로의 전열량이 증대되기 때문에, 반도체 내장 기판의 방열 특성이 한층 더 높아진다.
보다 구체적으로는, 반도체 장치는 판형상을 이루며, 또한, 일방의 면에 범프가 형성된 것이고, 제 1 방열부는 반도체 장치의 타방의 면에 대향하여 형성된 것이면 유용하다.
반도체 내장 기판을 모듈 기판으로서 사용할 때에는, 더욱 더 소형화 및 다단자 (핀) 화가 요구되기 때문에, BGA (Ball Grid Array) 단자가 효율적이고, 이 경우 반도체 장치에 형성된 범프 (스터드 범프, 스터드 패드) 가 BGA 단자와 접속된다. 따라서, 반도체 장치에 있어서 범프 형성면측에 방열판 등의 방열 수단을 배치시키는 것은, 단자수의 제한, 모듈 기판의 소형화를 방해하기 때문에 바람직하지 못하다. 그래서, 범프 형성면과 반대 면측으로부터의 방열이 필요하게 된다. 따라서, 제 1 방열부가 반도체 장치의 범프가 형성되어 있지 않은 타방의 면에 대향하여 형성된 본 발명에 따른 반도체 내장 기판은, 모듈 기판으로서 사용할 때에 특히 유효하다.
또한, 본 발명에 따른 반도체 내장 기판의 제조 방법은, 상기 서술한 본 발명에 따른 반도체 내장 기판의 제조에 유효하게 사용되는 방법으로, 반도체 장치의 적어도 일측에 반도체 장치와 대향하도록, 그 반도체 장치와 대향하는 부위에 적어도 1 개의 개구, 바람직하게는 복수의 개구를 갖고, 또한, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 1 방열부를 형성하는 제 1 공정을 구비한다.
그리고, 제 1 방열부를 사이에 두고 반도체 장치의 반대측에, 제 1 방열부의 개구부에 대향하도록, 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 2 방열부를 형성하는 제 2 공정을 구비하면 바람직하다.
또, 제 1 방열부의 형성은, 절연층으로 반도체 장치를 매립하기 전이어도 되고 후여도 상관없다. 보다 구체적으로는, 제 1 방열부를 절연층으로 반도체 장치를 매립하기 전에 형성하는 경우, 제 1 공정에 있어서, 소정의 기층(基層) 상에 제 1 방열부를 형성하는 재료로 이루어진 소정 두께의 막을 형성하는 단계와, 그 막에 적어도 1 개의 개구를 형성하여 개구부를 갖는 제 1 방열부를 형성하는 단계와, 제 1 방열부 상 또는 상방에 반도체 장치를 배치하는 단계와, 제 1 방열부 상에 절연층을 소정의 두께로 적층하는 단계를 이 순서대로 실행하면 된다.
또한, 절연층으로 반도체 장치를 매립한 후에 제 1 방열부를 형성하는 경우에는, 제 1 공정에 있어서, 소정의 기층(基層) 상 또는 상방에 반도체 장치를 배치하는 단계와, 기층 상에 절연층을 소정의 두께로 적층하는 단계와, 절연층 상에 제 1 방열부를 형성하는 재료로 이루어지는 소정 두께의 막을 형성하는 단계와, 그 막 에 적어도 1 개의 개구를 형성하여 개구부를 갖는 제 1 방열부를 형성하는 단계를 이 순서대로 실행하면 된다.
본 발명에 의하면, 제 1 방열부가 반도체 장치에 대향하여 배치되어 있기 때문에, 반도체 장치에서 발생한 열이 제 1 방열부로 전도되고, 제 1 방열부의 열전달률 또는 열전도율이 절연층의 그것보다 크기 때문에 충분한 방열 특성을 실현할 수 있다. 또, 제 1 방열부에서의 개구부에 개구가 형성되어 있기 때문에, 제조시 및 동작시에 있어서 제 1 방열부 및 그 주변으로 열이 인가되어, 제 1 방열부가 팽창된 경우라도 개구가 좁아지도록 변형되어, 말하자면 그 팽창분이 개구에 의해서 흡수되기 때문에 제 1 방열부에 작용하는 열응력을 완화시킬 수 있다. 이들에 의해서, 충분한 방열 특성을 갖고 또한 신뢰성이 높은 반도체 내장 기판을 실현하는 것이 가능해진다.
이하, 본 발명의 실시형태에 관해서 상세히 설명한다. 그리고, 동일한 요소에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다. 또한, 상하좌우 등의 위치 관계는, 특별히 언급하지 않는 한 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 한편, 도면의 치수 비율은, 도시된 비율에 한정되는 것이 아니다. 또한, 이하의 실시형태는 본 발명을 설명하기 위한 예시로, 본 발명을 그 실시형태에만 한정하는 취지는 아니다. 나아가, 본 발명은 그 요지를 일탈하지 않는 한 여러 가지로 변형이 가능하다.
도 1 은, 본 발명에 따른 반도체 내장 기판의 제 1 실시형태의 요부를 나타내는 단면도이다. 반도체 내장 기판 (100) 은, 전기 절연층으로서의 수지층 (1, 2, 3) 이 적층된 3 층 구조를 갖는 다층 기판이다. 수지층 (1) 의 도시 하면 (1b) 에는, 외부 접속을 위한 BGA 단자 등의 단자 전극 (11, 11) 이 형성되어 있다. 또한, 수지층 (1) 의 도시 상면 (1a) 의 표층이고 수지층 (2) 의 도시 하면에는, 금속 등의 도체로 이루어지는 내부 배선 (13, 13) 이 형성되어 있다. 이들 단자 전극 (11, 11) 과 내부 배선 (13, 13) 은, 수지층 (1) 에 관통 형성된 비아홀 등의 접속 구멍이 금속 등의 도체로 매립되어 형성된 접속 플러그 (12, 12) 에 의해 전기적으로 접속되어 있다. 또한, 수지층 (2) 의 내부에는, 반도체 장치 (30) 가 매립되어 있다.
여기서, 도 11 은 반도체 장치 (30) 의 개략 구조를 나타내는 사시도이다. 반도체 장치 (30) 는 베어칩 상태의 반도체 IC (다이) 등의 반도체 부품으로, 대략 직사각형의 판형상을 이루는 그 주면 (主面 : 30a) 에 다수의 랜드 전극 (31) 을 가지고 있다. 또, 도면에서는 네 모서리에만 랜드 전극 (31) 및 후술하는 범프 (32) 를 표시하고, 그 이외의 랜드 전극 (31) 의 표시는 생략하였다. 또한, 반도체 장치 (30) 의 종류는 특별히 제한되는 것은 아니고, 예를 들면 CPU 나 DSP 와 같이 동작 주파수가 매우 높은 디지털 IC 를 들 수 있다.
또, 특별히 한정되는 것은 아니지만, 반도체 장치 (30) 의 이면 (30b) 은 연마되어 있어, 이것에 의해 반도체 장치 (30) 의 두께 (t : 주면 (30a) 에서 이면 (30b) 까지의 거리) 는 통상의 반도체 장치와 비교하여 얇게 되어 있으며, 예를 들 어, 바람직하게는 200㎛ 이하, 보다 바람직하게는 20 ∼ 50㎛ 정도이다. 또한, 이면 (30b) 은 반도체 장치 (30) 를 박형으로 하기 위해, 에칭, 플라즈마 처리, 레이저 조사, 블라스트 연마, 버프 연마, 약품 처리 등에 의한 조면화 처리를 하는 것이 바람직하다.
또, 반도체 장치 (30) 이면 (30b) 의 연마는, 웨이퍼 상태에서 다수의 반도체 장치에 대하여 일괄적으로 실시하고, 그 후, 다이싱에 의해 개별 반도체 장치 (30) 로 분리하는 것이 바람직하다. 연마에 의해 얇게 하기 전에 다이싱에 의해서 개별 반도체 장치 (30) 로 절단 분리한 경우에는, 열경화성 수지 등에 의해 반도체 장치 (30) 의 주면 (30a) 을 덮은 상태에서 이면 (30b) 을 연마할 수도 있다.
또한, 각 랜드 전극 (31) 에는, 도전성 돌기물의 일종인 범프 (32) 가 형성되어 있다. 범프 (32) 의 종류는 특별히 제한되지 않고, 스터드 범프, 플레이트 범프, 도금 범프, 볼 범프 등의 각종 범프를 예시할 수 있다. 도면에서는 스터드 범프를 예시하였다. 범프 (32) 로서 스터드 범프를 사용하는 경우에는 은 (Ag) 이나 구리 (Cu) 를 와이어 본딩에 의해 형성할 수 있고, 플레이트 범프를 사용하는 경우에는 도금, 스퍼터 또는 증착에 의해 형성할 수 있다. 또한, 도금 범프를 사용하는 경우에는 도금에 의해 형성할 수 있으며, 볼 범프를 사용하는 경우에는, 땜납 볼을 랜드 전극 (31) 상에 탑재한 후 이것을 용융시키거나, 크림 땜납을 랜드 전극 상에 인쇄한 후 이것을 용융시킴으로써 형성할 수 있다. 또한, 도전성 재료를 스크린 인쇄하고 이것을 경화시킨 원추상, 원주상 등의 범프나, 나노 페이스트를 인쇄하고 가열에 의해 이것을 소결시켜 형성되는 범프를 사용할 수도 있다.
범프 (32) 에 사용 가능한 금속종으로는 특별히 한정되지 않고, 예를 들어, 금 (Au), 은 (Ag), 구리 (Cu), 니켈 (Ni), 주석 (Sn), 크롬 (Cr), 니켈ㆍ크롬 합금, 땜납 등을 들 수 있고, 이들 중에서는 구리를 사용하는 것이 바람직하다. 범프 (32) 의 재료로서 구리를 사용하면, 예를 들어 금을 사용한 경우에 비하여 랜드 전극 (31) 에 대한 높은 접합 강도를 얻을 수 있어, 반도체 장치 (30) 의 신뢰성이 높아진다.
또한, 범프 (32) 의 치수 형상은 랜드 전극 (31) 사이의 간격 (피치) 에 맞추어 적절히 설정할 수 있고, 예를 들어, 랜드 전극 (31) 의 피치가 약 100㎛ 인 경우에는, 범프 (32) 의 최대 직경을 10 ∼ 90㎛ 정도, 높이를 2 ∼ 100㎛ 정도로 하면 된다. 또, 범프 (32) 는 웨이퍼의 다이싱에 의해 개별 반도체 장치 (30) 로 절단 분리한 후, 와이어 본더를 사용하여 각 랜드 전극 (31) 에 접합할 수 있다.
이러한 구성의 반도체 장치 (30) 는, 각 범프 (32) 가 내부 배선 (13) 에 전기적으로 접속된 상태에서 수지층 (2) 내부에 배치되어 있다 (도 1).
또한, 수지층 (2) 의 도시 상면 (2a) 의 표층이고 수지층 (3) 의 도시 하면에 있어서의 반도체 장치 (30) 의 이면 (30b) 에 대향하는 위치에는, 판형상을 이루는 방열부 (20) (제 1 방열부) 가 형성되어 있다. 이 방열부 (20) 는, 면적이 반도체 장치 (30) 의 평면적보다 크게 되어 있고, 반도체 내장 기판 (100) 의 도시 상방향에서 보아, 반도체 장치 (30) 를 덮도록 배치되어 있다. 또한, 방열부 (20) 에 있어서의 반도체 장치 (30)의 이면 (30b) 과 대향하는 도시 바로 위의 영역에는, 적어도 1 개, 바람직하게는 복수의 개구 (H) 가 천공된 개구부 (P) 가 형성되어 있다. 이 방열부 (20) 의 재질로는 수지층 (2) 의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 것이면 특별히 제한되지 않고, 예를 들어, 금 (Au), 은 (Ag), 구리 (Cu), 니켈 (Ni), 주석 (Sn), 크롬 (Cr), 알루미늄 (Al), 텅스텐 (W) 등의 금속을 들 수 있고, 이들 중에서는 도전율이나 비용의 관점에서 구리가 바람직하다.
또한, 수지층 (1, 2, 3) 에 사용되는 재료로서 구체적으로는, 예를 들어, 비닐벤질 수지, 폴리비닐벤질에테르 화합물 수지, 비스말레이미드트리아진 수지 (BT 레진), 폴리페닐렌에테르 (폴리페닐렌에테르옥사이드) 수지 (PPE, PPO), 시아네이트에스테르 수지, 에폭시＋활성 에스테르 경화 수지, 폴리페닐렌에테르 수지 (폴리페닐렌옥사이드 수지), 경화성 폴리올레핀 수지, 벤조시클로부텐 수지, 폴리이미드 수지, 방향족 폴리에스테르 수지, 방향족 액정 폴리에스테르 수지, 폴리페닐렌술피드 수지, 폴리에테르이미드 수지, 폴리아크릴레이트 수지, 폴리에테르에테르케톤 수지, 불소 수지, 에폭시 수지, 페놀 수지 또는 벤조옥사진 수지의 단체, 또는 이들 수지에, 실리카, 탤크, 탄산칼슘, 탄산마그네슘, 수산화알루미늄, 수산화마그네슘, 붕산 알루미늄 위스커, 티탄산칼륨 섬유, 알루미나, 유리 플레이크, 유리 섬유, 질화탄탈, 질화알루미늄 등을 첨가한 재료, 또, 이들 수지에, 마그네슘, 규소, 티탄, 아연, 칼슘, 스트론튬, 지르코늄, 주석, 네오디뮴, 사마륨, 알루미늄, 비스 마스, 납, 란탄, 리튬 및 탄탈 중 적어도 1 종의 금속을 함유하는 금속 산화물 분말을 첨가한 재료, 또한 추가로, 이들 수지에, 유리 섬유, 아라미드 섬유 등의 수지 섬유 등을 배합한 재료, 또는 이들 수지를 유리포 (布), 아라미드 섬유, 부직포 등에 함침시킨 재료 등을 들 수 있으며, 전기 특성, 기계 특성, 흡수성, 리플로우 내성 등의 관점에서 적절히 선택하여 사용할 수 있다.
도 2 는 본 발명에 따른 반도체 내장 기판의 제 2 실시형태의 요부를 나타내는 단면도이다. 반도체 내장 기판 (200) 은, 수지층 (3) 의 타방면 (도시 상면) 에 있어서의 방열부 (20) 의 개구부 (P) 에 대향하는 위치에, 비개구, 즉 베타판 형상의 방열부 (40) (제 2 방열부) 를 구비하는 것 외에는 도 1 에 나타내는 반도체 내장 기판 (100) 과 동일하게 구성된 것이다. 이 방열부 (40) 의 재질로는, 수지층 (2, 3) 의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 것이면 특별히 제한되지 않고, 예를 들어, 금 (Au), 은 (Ag), 구리 (Cu), 니켈 (Ni), 주석 (Sn), 크롬 (Cr), 알루미늄 (Al), 텅스텐 (W) 등의 금속을 들 수 있고, 이들 중에서는 도전율이나 비용의 관점에서 구리가 바람직하다.
또한, 도 3 은 본 발명에 따른 반도체 내장 기판의 제 3 실시형태의 요부를 나타내는 단면도이다. 반도체 내장 기판 (300) 은, 방열부 (40) 를 대신하여, 방열부 (40) 보다 큰 면적을 갖고 또한 비개구 (베타판 형상) 인 방열부 (41) (제 2 방열부) 를 구비하는 것 외에는 도 2 에 나타낸 반도체 내장 기판 (200) 과 동일하게 구성된 것이다. 이 방열부 (41) 의 재질도 방열부 (40) 와 동등한 것을 사용할 수 있다.
그리고, 도 4 는 본 발명에 따른 반도체 내장 기판의 제 4 실시형태의 요부를 나타내는 단면도이다. 반도체 내장 기판 (400) 은 방열부 (20) 와 방열부 (41) 에 접속 플러그 (35) 가 접속되어 있는 것 외에는 도 3 에 나타낸 반도체 내장 기판 (300) 과 동일하게 구성된 것이다. 이 접속 플러그 (35) 는, 수지층 (3) 에 관통 형성된 비아홀 등의 접속 구멍이 금속 등의 도체로 매립되어 형성된 것이다.
여기서, 도 4 에 나타내는 반도체 내장 기판 (400) 을 예로 들어, 그 제조 방법에 관해서 설명한다. 도 5의 (A) ∼ (E) 는, 반도체 내장 기판 (400) 을 제조하고 있는 상태를 나타내는 개략 공정도이다. 본 실시형태에 나타내는 순서는, 반도체 장치 (30) 의 주면 (30a) 을 연직 상방을 향하게 한 상태 (이하, 「페이스업」이라고 한다) 에서 반도체 내장 기판 (400) 을 제조하는 방법의 순서이다. 또, 도 4 에 나타내는 바와 같이 반도체 장치 (30) 의 주면 (30a) 이 연직 하방을 향하는 상태를, 이하 「페이스다운」이라고 한다.
우선, 수지층 (3) 의 일방의 면 위에 방열부 (41) 의 재료 금속막을 기상 성장법, 무전해 도금법, 증착법 등의 공지된 방법으로 성막하고, 방열부 (41) 이외의 부분을 에칭, 어브레이션 등에 의해 제거하여 패터닝하여, 방열부 (41) 를 형성한다 (제 2 공정). 이 수지층 (3) 의 타방의 면에, 예를 들어 레지스트를 도포하고, 소정의 마스크 패턴을 사용하여 노광ㆍ현상하여 마스크를 형성한 후, 습식 에칭, 건식 에칭 등에 의해 접속 플러그 (35) 용 비아홀을 형성한다. 마스크 패턴을 제거한 후, 기상 성장법 등에 의해서 비아홀을 접속 플러그 (35) 의 재료 금 속으로 매립하여 접속 플러그 (35) 를 형성한다 (도 5 (A)). 비아홀 부분 이외의 불필요한 금속이 수지층 (3) 의 타방의 면에 존재하는 경우에는 그것을 제거한다.
다음으로, 수지층 (3) 의 타방의 면 위에 방열부 (20) 의 재료 금속막을 기상 성장법, 무전해 도금법, 증착법 등의 공지된 방법으로 성막하고, 개구부 (P) 의 전체 형상 및 개구부 (P) 의 개구 (H) 배치 패턴에 대응한 마스크 패턴을 사용하여 노광ㆍ현상해서 마스크를 형성한 후, 습식 에칭, 건식 에칭 등에 의해서 패터닝하여, 개구부 (P) 를 갖는 방열부 (20) 를 형성한다 (도 5 (B) ; 제 1 공정).
이어서, 방열부 (20) 가 형성된 수지층 (3) 위에 미경화 또는 반경화 상태의 수지층 (2) 을 적층하고, 그 속에 반도체 장치 (30) 를 페이스업 상태이면서 또한 범프 (32) 가 수지층 (2) 의 도시 상면에 노출되도록 탑재하여, 수지층 (2) 을 경화시킨다 (도 5 (C)). 그리고, 반도체 장치 (30) 의 범프 (32) 에 내부 배선 (13) 이 접속하도록, 금속막의 성막 및 패터닝을 실시한다 (도 5 (D)). 또, 내부 배선 (13) 이 형성된 수지층 (2) 상에, 미경화 또는 반경화 상태의 수지층 (1) 을 적층하여 경화시킨 후, 접속 플러그 (12) 용의 비아홀을 형성하고, 그 내부를 접속 플러그 (12) 의 재료 금속으로 매립하여 접속 플러그 (12) 를 형성한다. 그리고, 그 수지층 (3) 의 접속 플러그 (12, 12) 위치에 BGA 단자 등의 단자 전극 (11, 11) 을 접합시켜, 도 4 에 나타낸 상태와 상하가 반대가 된 상태의 반도체 내장 기판 (400) 을 얻는다 (도 5 (E)).
이와 같이 구성된 반도체 내장 기판 (400) 의 적층 방향 각 위치에서의 상태 를 도 6 내지 도 9 에 나타낸다. 도 6 은 도 4 에 있어서의 VI-VI 선을 따른 평면도이고, 베타상 방열부 (41) 의 배치 상태를 나타낸다. 도 7 은 동 VII-VII 선을 따른 평면도이고, 직사각형상의 개구 (H) 가 소정 간격으로 어레이상 (매트릭스상) 으로 배치된 개구부 (P) 를 갖는 방열부 (20) 의 배치 상태를 나타낸다. 도 8 은 동 VIII-VIII 선을 따른 평면도이고, 내부 배선 (13) 을 포함하는 배선의 상태를 나타낸다. 도 9 는 동 IX-IX 선을 따른 평면도이고, BGA 단자 등의 단자 전극 (11) 의 배치 상태를 나타낸다.
이와 같이 구성된 반도체 내장 기판 (100, 200, 300, 400) 에 의하면, 반도체 장치 (30) 에 대향하여 그 바로 위에 방열부 (20) 가 형성되어 있기 때문에, 반도체 장치 (30) 에서 발생한 열이 그 방열부 (20) 에 전해지기 쉽고, 또한, 방열부 (20) 의 열전달률 또는 열전도율이 수지층 (2) 의 그것보다 크기 때문에, 방열부 (20) 에 전해진 열이 그 주위, 특히 수지층 (3) 측에서부터 외부로 방산되기 쉽다. 따라서, 이러한 방열부 (20) 를 갖는 구조에 의해, 충분한 방열 효과가 얻어진다.
또한, 방열부 (20) 에 있어서, 반도체 장치 (30) 와 대향하는 부위, 즉, 반도체 장치 (30) 로부터의 열전도 (열류, 열류속) 을 많이 받아 온도 상승이 비교적 큰 부위에, 적어도 1 개의 개구 (H) 가 형성된 개구부 (P) 가 형성되어 있다. 따라서, 방열부 (20) 및 그 주변에 고열이 인가되었을 때에, 수지층 (2) 과 방열부 (20) 의 선열팽창 계수가 상이함으로 인해, 특히 방열부 (20) 의 열팽창쪽이 크더라도, 개구 (H) 가 좁아지도록 변형되어 그 팽창분을 흡수하기 때문에, 이것에 의 해 방열부 (20) 에 작용하는 열응력이 완화된다. 따라서, 제조시에 행해지는 리플로우 등의 고열이 인가되는 처리가 실시되어도, 또한, 반도체 장치 (30) 가 고발열하는 것어도, 방열부 (20) 와 수지층 (2) 의 접착성ㆍ밀착성이 저하되는 것을 방지할 수 있고, 이것에 의해, 제조시의 수율 저하를 방지할 수 있으며, 또한, 제품의 신뢰성을 향상시킬 수 있다.
또한, 반도체 내장 기판 (200, 300) 은, 방열부 (20) 바로 위에, 또한 방열부 (20) 의 개구부 (P) 가 형성된 부위에 대향하여 방열부 (40, 41) 가 형성되어 있기 때문에, 방열부 (20) 로부터 방출된 열이 방열부 (40, 41) 로 다시 전도되고, 그들 방열부 (40, 41) 의 열전달률 또는 열전도율도 또한 수지층 (2, 3)의 그것보다 크기 때문에 방열 특성을 보다 향상시킬 수 있다. 그리고 또, 방열부 (40, 41) 는 방열부 (20) 의 개구부 (P) 에 대향하여 그 바로 위에 형성되어 있기 때문에, 개구부 (P) 에 형성된 적어도 1 개의 개구 (H) 를 통과하여 전도된 반도체 장치 (30) 로부터의 열류가 방열부 (40, 41) 로 전해져, 거기에서 방열시킬 수 있다. 따라서, 전체의 방열 특성을 더욱 높일 수 있게 된다.
또한, 이러한 방열부 (40) 를 구비하는 구조는, 다층 배선 구조와 같이 많은 절연층을 갖고 반도체 장치 (30) 로부터의 방열 경로가 긴 반도체 내장 기판에 채용하면 특히 유효하다. 그리고, 방열부 (40) 를 구비함으로써 반도체 내장 기판 (200, 300) 의 강성을 보다 높일 수 있어, 기계 특성의 향상이 도모되고, 제품의 신뢰성을 더욱 향상시킬 수 있다.
그리고, 방열부 (40, 41) 는, 방열부 (20) 의 개구부 (P) 에 대향하는 부위 가 개구를 갖지 않은 베타판 형상으로 되어 있기 때문에, 방열부 (20) 로부터의 열류 및 방열부 (20) 의 개구부 (P) 에 형성된 적어도 1 개의 개구 (H) 를 통과하여 전해진 반도체 장치 (30) 로부터의 열류가 다른 쪽으로 빠져나가는 일없이 방열부 (40, 41) 에 확실히 전도된다. 따라서, 방열 특성을 한층 더 높일 수 있다. 또한, 방열부 (40, 41) 자체의 강성이 개구를 갖는 경우에 비하여 증대되기 때문에, 반도체 내장 기판 (200, 300) 의 기계 특성을 한층 더 향상시키는 것이 가능해진다.
또한, 반도체 내장 기판 (400) 은, 방열부 (20) 와 방열부 (41) 가 접속 플러그 (35) 로 접속되어 있고, 접속 플러그 (35) 도 또한 수지층 (2, 3) 보다 열전달률 또는 열전도율이 크기 때문에, 방열부 (20) 로부터의 열이 보다 효율적으로 방열부 (41) 에 전해진다. 즉, 방열부 (20) 로부터 방열부 (40) 로의 열전도가 촉진되기 때문에, 방열 특성을 한층 더 향상시킬 수 있다. 이러한 방열부 (20) 와 방열부 (40) 가 열적으로 접속된 구조도 또한, 다층 배선 구조와 같이 많은 절연층을 가지고 반도체 장치 (30) 로부터의 방열 경로가 긴 반도체 내장 기판에 채용하면 특히 유효하며, 나아가서는, 방열부 (40) 가 방열부 (20) 로부터 비교적 멀리 형성되어 있는 경우나, 방열부 (40) 가 복수 다단으로 형성되어 있는 경우에 한층 더 유용하다.
추가로, 방열부 (20) 의 개구부 (P) 는, 상기 서술한 도 7 에 나타낸 바와 같이 복수의 개구 (H) 가 소정 피치를 가지고 어레이상으로 배치된 것으로, 이러한 개구 (H) 의 배치에 의해, 그들 개구 (H) 가 체의 눈과 같이 일정하게 형성된 종횡 상의 메시 패턴이 구획 형성되어 있다. 이와 같이 일양화된 개구 (H) 에 의해서 개구 (H) 가 방열부 (20) 의 열팽창분을 흡수하는 것도 균일화되기 때문에, 그렇게 되면, 제 1 방열부에서의 응력 완화도 균일화 (일양화) 된다. 따라서, 방열부 (20) 의 국소적인 형상 변형이나 박리로 인한 수지층 (2) 과의 접착성ㆍ밀착성 저하를 유효하게 억제할 수 있다. 또한, 방열부 (20) 가 도체이면서 그와 같은 메시 패턴이 구획 형성되기 때문에, 고조파 복사 노이즈의 외부로의 확산을 억제할 있어, EMC 특성을 향상시키는 것이 가능해진다.
도 10 은 본 발명에 따른 반도체 내장 기판의 제 5 실시형태의 요부를 나타내는 단면도이다. 본 실시형태는, 더욱 많은 층 배선 구조를 갖는 반도체 내장 기판의 일례이다. 반도체 내장 기판 (500) 은 5 개의 수지층 (1 ∼ 5) 이 적층된 것으로, 수지층 1 ∼ 3 층까지는 도 2 에 나타낸 반도체 내장 기판 (200) 과 대략 동일한 구조를 갖고 있다. 수지층 (3) 의 도시 상면 (3a) 에 형성된 방열부 (40) 는 수지층 (4) 내에 형성되어 있고, 수지층 (4) 의 도시 상면 (4a) 에는 내부 배선 (51, 51) 이 형성되어 있다.
이 내부 배선 (51) 은, 수지층 (4) 을 관통하도록 형성된 스루홀 등의 접속 구멍이 금속 등의 도체로 매립되어 형성된 접속 배선 (37) 에 의해서, 소정의 접속처 (도시 생략) 에 전기적으로 접속되어 있다. 또한, 내부 배선 (51, 51) 은 수지층 (5) 내에 형성되어 있고, 이 최상층인 수지층 (5) 의 도시 상면 (5a) 에는 배선 (61, 61) 이 형성되어 있다. 이들 배선 (61, 61) 과 내부 배선 (51, 51) 은, 수지층 (5) 에 관통 형성된 비아홀 등의 접속 구멍이 금속 등의 도체로 매립되 어 형성된 접속 플러그 (52, 52) 에 의해 전기적으로 접속되어 있다. 또, 배선 (61, 61) 에는, 콘덴서 등의 수동 부품 (60) 이 탑재되어 있다.
이와 같이 구성된 반도체 내장 기판 (500) 에 있어서도, 반도체 장치 (30) 의 이면 (30b) 에 대향하는 바로 위 위치에 개구부 (P) 를 갖는 방열부 (20) 가 형성되고, 또 그 상방에 방열부 (40) 가 대향 설치되어 있기 때문에, 충분한 방열 특성을 얻을 수 있다. 나아가, 반도체 내장 기판 (100, 200, 300, 400, 500) 은 모두가 반도체 장치 (30) 의 범프가 형성되어 있지 않은 이면 (30b) 측에 방열부 (20) 가 배치되어 있어, 이면 (30b) 측에서부터의 방열이 가능하기 때문에, 단자 전극 (11, 11) 으로서 BGA 단자를 채용할 수 있다. 따라서, 이들 반도체 내장 기판 (100, 200, 300, 400, 500) 은, 더욱 개량된 소형화 및 다단자화가 요구되는 모듈 기판으로서 매우 유용하다.
도 12 내지 도 15 는 본 발명에 따른 반도체 내장 기판에 구비되는 제 1 방열부의 다른 변형 양태를 나타내는 평면도이다. 도 12 에 나타내는 방열부 (21) 는, 방열부 (20) 와 동일한 직사각형의 개구 (H1) 가 행렬 동수의 어레이상으로 배치된 개구부 (P1) 를 갖는 것으로, 그들 개구 (H1) 가 체의 눈과 같이 일정하게 형성된 종횡상의 메시 패턴이 구획 형성되어 있다. 또한, 도 13 에 나타내는 방열부 (22) 는, 원형의 개구 (H1) 가 행렬 동수의 어레이상으로 배치된 개구부 (P2) 를 갖는 것으로, 이 경우에도, 그들 개구 (H2) 가 체의 눈과 같이 일정하게 형성된 종횡상의 메시 패턴이 구획 형성되어 있다.
그리고, 도 14 에 나타내는 방열부 (23) 는, 복수의 무단 직사각형 루프상의 개구 (H3) 가 방열부 (23) 의 중심부 (반도체 장치 (30) 의 중심부와 동축 위치) 를 중심으로 하여 동심상으로 배치된 개구부 (P3) 를 갖는 것으로, 각 개구 (H3) 는 서로 닮은 꼴을 이루고 있다. 이 방열부 (23) 에서는, 개구 (H3) 사이의 부위가, 이들 개구 (H3) 와 동일하게 동심상으로 배치된 패턴이 구획 형성된다. 본 발명자들의 지견에 의하면, 이러한 패턴이 형성된 방열부 (23) 가 금속 등의 도체로 형성되어 있으면, 반도체 장치 (30) 로부터 발생하는 고조파 복사 노이즈의 차폐 특성을 메시 패턴에 비하여 더욱 개선시킬 수 있음이 판명되었다.
또한, 도 15 에 나타내는 방열부 (24) 는, 복수의 쐐기상 개구 (H4) 가 방열부 (24) 의 중심부 (반도체 장치 (30) 의 중심부와 동축 위치) 를 중심으로 하여 방사상으로 배치된 개구부 (P4) 를 갖는 것으로, 그들 개구 (H4) 사이의 부위가, 방열부 (24) 의 중심부에서 주위의 외측을 향하여 연장되는 열의 전도 경로가 된다. 통상적으로 반도체 장치 (30) 의 중앙 부분으로부터의 열량이 가장 많은 경향이 있기 때문에, 그 중앙 부분에 대향하는 방열부 (24) 에 있어서의 중심부의 온도 상승도 비교적 높아진다. 따라서, 그 온도가 높은 방열부 (24) 의 중심부에서 주위의 외측을 향하여 열의 전도 경로가 구획 형성됨으로써, 방열부 (24) 로부터의 방열이 한층 더 촉진되고, 그 결과, 더욱 개선된 방열 특성의 향상을 달성할 수 있다.
본 발명자들은, 도 12 내지 도 15 에 나타낸 방열부 (21 ∼ 24) 의 4 종류의 개구 패턴에 대하여 유한 요소법을 사용한 전열 해석을 실시하여, 각 방열부 (21 ∼ 24) 의 방열 특성을 시뮬레이션하였다. 여기서, 도 16 은 시뮬레이션에 있 어서의 개구 형상이 직사각형 또는 원형인 개구부를 갖는 방열부의 전열 해석 모델을 나타내는 평면도이다. 방열부 (20s) 의 외형 치수를 D = 10[㎜] 로 하고, 반도체 장치 (30s) 의 외형 치수를 5[㎜] × 5[㎜] 및 그 두께를 50[㎛] 로 하였다. 이 반도체 장치 (30) 의 외형 치수를 개구부 (Ps) 의 치수로 하고, 그 내측에 개구 (Hs) 를 피치 Pi = 0.5[㎜] 로 10 행 × 10 열 배치하여 개구부 (Ps) 를 구성하였다. 그리고, 개구 (Hs) 의 면적을 변화시킴으로써 변동 파라미터인 개구부 (Ps) 에서의 개구율이 O ∼ 100[%] 가 되도록 조절하였다. 또, 개구가 동심상 및 방사상으로 배치된 개구부를 갖는 방열부의 전열 해석 모델에 있어서도, 개구율이 0 ∼ 100[%] 가 되도록 조절하였다.
도 17 은 그 방열부 (20s) 를 갖는 반도체 내장 기판의 전열 해석 모델을 나타내는 단면도로, 도 16 에 있어서의 XVII-XVII 선을 따른 단면도이다. 이 모델은, 3 개 수지층 (1s, 2s, 3s) 의 적층체의 수지층 (2s) 중에 반도체 장치 (30s) 가 매립된 상태를 모방한 것으로, 수지층 (2s) 과 수지층 (3s) 사이에 방열부 (20s) 가 형성된 구조를 갖고 있다. 수지층 (1s, 2s, 3s) 의 두께는 각각, T1 = 40[㎛], T2 = 122[㎛], T3 = 40[㎛] 이고, 방열부 (20s) 는 두께 12[㎛] 의 구리 (Cu) 로 하였다. 또한, 반도체 장치 (30s) 의 발열량을 1[W] 로 하고, 수지층 (1s) 의 하면 온도는 25[℃] 로 일정하게 하며, 주위 온도의 초기값도 25[℃] 로 하였다. 그리고, 수지층 (1s, 2s, 3s) 의 열전달률을 4.5[W/㎡] 로 하였다.
도 18 은 4 종류의 개구 패턴의 개구율 [%] 에 대한 반도체 장치 (30) 중앙부 위치에서의 온도 상승 ΔT[℃] 의 해석 결과를 나타내는 그래프이다. 동 도 에 있어서, 흑색 사각 표시 (■) 및 선 L1 이, 직사각형 개구 패턴을 갖는 방열부 (21) 를 구비한 반도체 내장 기판의 결과를 나타내고, 백색 원 표시 (○) 및 선 L2 가, 원형 개구 패턴을 갖는 방열부 (22) 를 구비한 반도체 내장 기판의 결과를 나타내며, 백색 사각 표시 (□) 및 선 L3 이, 동심상 개구 패턴을 갖는 방열부 (23) 를 구비한 반도체 내장 기판의 결과를 나타내고, 별표 (*) 및 선 L4 가, 방사상 개구 패턴을 갖는 방열부 (24) 를 구비한 반도체 내장 기판의 결과를 나타낸다.
이들 결과로부터, 각각 직사각형 개구 패턴 및 원형 개구 패턴을 갖는 방열부 (21, 22) 가 구비된 반도체 내장 기판은, 개구율의 증대에 따라서 대략 직선적으로 온도가 상승하는 경향이 있고, 그 정도는 개구율이 같으면 대략 동등함이 판명되었다. 또한, 동심상 개구 패턴을 갖는 방열부 (23) 를 구비한 반도체 내장 기판은, 직사각형 개구 패턴 및 원형 개구 패턴을 갖는 방열부 (21, 22) 에 비하여 개구율이 동일해도 온도 상승이 큼이 확인되었다. 또한, 방사상 개구 패턴을 갖는 방열부 (24) 를 구비한 반도체 내장 기판은, 직사각형 개구 패턴 및 원형 개구 패턴을 갖는 방열부 (21, 22) 에 비하여, 개구율이 동일해도 온도 상승이 작음이 확인되었다. 이러한 사실로부터, 4 종류의 개구 패턴 중에서 가장 온도 상승을 낮게 억제할 수 있는 것은 방사상 개구 패턴임이 판명되었다.
또한, 이 해석 결과에 추가하여, 고조파 복사 노이즈의 차단 특성과 개구 패턴의 관계를 근거로 하면, 전술한 바와 같이, 고조파 복사 노이즈의 차단 특성이 비교적 우수한 것은 동심상 개구 패턴을 갖는 방열부 (23) 와 같은 제 1 방열부를 구비한 반도체 내장 기판이기 때문에, 방사상 개구 패턴과 동심상 개구 패턴을 조 합시킨 개구 패턴이 형성된 개구부를 갖는 제 1 방열부를 형성하면, 반도체 내장 기판의 방열 특성 및 고조파 복사 노이즈의 차폐 특성의 양쪽을 동시에 향상킬 수 있음을 알 수 있다.
여기서, 도 19 는 그와 같은 방사상 개구 패턴과 동심상 개구 패턴을 조합시킨 개구 패턴이 형성된 개구부를 갖는 제 1 방열부의 일 양태를 나타내는 평면도이다. 방열부 (25) 는, 복수의 개구 (H5) 가 소정 간격을 두고 선형이면서 방사상으로 배치됨으로써 하나의 말하자면 방사상 개구 (Hh) 가 구성된다. 그리고, 도시된 바와 같이, 복수의 방사상 개구 (Hh) 가 배치되면, 개구 (H5) 사이의 부위가 동심상이며 방사상으로 배치된 패턴이 구획 형성된다. 이 패턴은 소위 「거미집」 형상의 메시 패턴으로, 전체적으로 동심상의 패턴이 구획 형성되면서, 전열 경로가 도중에서 단절되는 일없이 방열부 (25) 의 중심부에서 주위의 외측으로 연장되어 있기 때문에, 방열 특성과 고조파 복사 노이즈의 차폐 특성의 양쪽이 동시에 높아지는 것으로 생각된다. 단, 작용 기전은 이것에 한정되지는 않는다.
또, 전술한 바와 같이, 본 발명은 상기 실시형태에 한정되는 것이 아니라, 그 요지를 변경하지 않는 한도 내에서 여러가지 변형이 가능하다. 예를 들어, 반도체 내장 기판 (100, 200, 300, 400, 500) 은, 도 1 내지 도 4, 도 10 에 나타낸 바와 같이 페이스다운의 상태에서 사용하는 것에 한정되지 않고, 반대로 페이스업 상태에서 사용해도 되며, 또는, 소정 각도 기울인 상태에서 사용해도 상관없다. 또한, 반도체 내장 기판의 다층 구조는 수지층이 3 층 또는 5 층에 한정되는 것이 아니라, 복수 층이면 상관없다. 또한, 제 1 방열부의 개구 패턴으로서, 예 를 들어 방열부 (21 ∼ 24) 에 나타낸 패턴을 적절히 조합하여 사용해도 된다. 그리고 또, 동심상의 개구 패턴으로서, 무단 원루프 형상 개구를 동심원상으로 배치해도 되고, 유단의 소용돌이 형상 (나선형) 루프를 채용해도 된다. 또한, 제 1 방열부의 평면 형상은 직사각형에 한정되지 않고 임의의 형상을 사용할 수 있다. 또, 제 1 방열부 및 제 2 방열부는 평 (면) 판 형상이 아니어도 되고, 곡면판 형상이나, 콜게이트 형상과 같은 굴곡부를 갖는 형상이어도 된다.
추가로 제 1 방열부는 반도체 장치와 직접적으로, 또는 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 부재를 통해서 간접적으로, 반도체 장치와 접속된 것이어도 적합하다. 이렇게 하면, 반도체 장치로부터 제 1 방열부로의 전열량이 증대되어, 반도체 내장 기판의 방열 특성을 한층 더 높일 수 있다. 또한, 반도체 내장 기판 (100) 을 예로 들면, 방열부 (20) 와 같이 개구 (H) 를 갖는 판형상 방열부를, 반도체 장치 (30) 의 주면 (30a) 에 대향하는 위치, 예를 들어 수지층 (1) 내의 접속 플러그 (12, 12) 사이 또는 내부 배선 (13, 13) 사이에 배치해도 된다. 이 경우, 방열부 (20) 는 없어도 되지만, 있는 쪽이 바람직하다. 그리고, 방열부 (20 ∼ 25, 40, 41) 는 평판 형상이 아니어도 되고, 예를 들어 반도체 장치 (30) 의 측벽측까지 덮는 형상일 수도 있다. 그리고 또, 반도체 내장 기판 (400) 에 있어서 방열부 (41) 가 없어도 된다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 내장 기판 및 그 제조 방법에 의하면, 적어도 1 개의 개구가 형성된 개구부를 갖는 제 1 방열부가 반도체 장 치에 대향 설치되어 있기 때문에, 제조시에 있어서나 사용시에 있어서도 열응력을 완화시킴으로써 충분한 방열 특성을 실현할 수 있고, 제품의 신뢰성을 높일 수 있다. 따라서, 반도체 장치가 내장된 기기, 장치, 시스템, 각종 디바이스 등, 특히 소형화 및 고성능화가 요구되는 용도에 광범위하고 유효하게 이용할 수 있다.
도 1 은 본 발명에 따른 반도체 내장 기판의 제 1 실시형태의 요부를 나타내는 단면도이다.
도 2 는 본 발명에 따른 반도체 내장 기판의 제 2 실시형태의 요부를 나타내는 단면도이다.
도 3 은 본 발명에 따른 반도체 내장 기판의 제 3 실시형태의 요부를 나타내는 단면도이다.
도 4 는 본 발명에 따른 반도체 내장 기판의 제 4 실시형태의 요부를 나타내는 단면도이다.
도 5(A) ∼ (E) 는, 반도체 내장 기판 (400) 을 제조하고 있는 상태를 나타내는 개략 공정도이다.
도 6 은 도 4 에 있어서의 VI-VI 선을 따른 평면도이다.
도 7 은 도 4 에 있어서의 VII-VII 선을 따른 평면도이다.
도 8 은 도 4 에 있어서의 VIII-VIII 선을 따른 평면도이다.
도 9 는 도 4 에 있어서의 IX-IX 선을 따른 평면도이다.
도 10 은 본 발명에 따른 반도체 내장 기판의 제 5 실시형태의 요부를 나타내는 단면도이다.
도 11 은 반도체 장치 (30) 의 개략 구조를 나타내는 사시도이다.
도 12 는 본 발명에 따른 반도체 내장 기판에 구비되는 제 1 방열부의 다른 변형 양태를 나타내는 평면도이다.
도 13 은 본 발명에 따른 반도체 내장 기판에 구비되는 제 1 방열부의 다른 변형 양태를 나타내는 평면도이다.
도 14 는 본 발명에 따른 반도체 내장 기판에 구비되는 제 1 방열부의 다른 변형 양태를 나타내는 평면도이다.
도 15 는 본 발명에 따른 반도체 내장 기판에 구비되는 제 1 방열부의 다른 변형 양태를 나타내는 평면도이다.
도 16 은 시뮬레이션에 있어서의 개구 형상이 직사각형 또는 원형인 개구부를 갖는 방열부의 전열 해석 모델을 나타내는 평면도이다.
도 17 은 도 16 에 있어서의 XVII-XVII 선을 따른 단면도이다.
도 18 은 4 종류 개구 패턴의 개구율 [%] 에 대한 반도체 장치 중앙부 위치에서의 온도 상승 ΔT[℃] 의 해석 결과를 나타내는 그래프이다.
도 19 는 방사상 개구 패턴과 동심상 개구 패턴을 조합시킨 개구 패턴이 형성된 개구부를 갖는 제 1 방열부의 일 양태를 나타내는 평면도이다.
(부호의 설명)
1, 2, 3, 4, 5, 1s, 2s, 3s … 수지층
11 … 단자 전극
12 … 접속 플러그
13 … 내부 배선
20, 20s, 21, 22, 23, 24, 25 … 방열부 (제 1 방열부)
30a … 주면
30, 30s … 반도체 장치
30b … 이면
31 … 랜드 전극
32 … 범프
35 … 접속 플러그
37 … 접속 배선
40, 41 … 방열부 (제 2 방열부)
51 … 내부 배선
52 … 접속 플러그
60 … 수동 부품
61 … 배선
100, 200, 300, 400, 500 … 반도체 내장 기판
H, H1, H2, H3, H4, H5, Hs … 개구
Hh … 방사상 개구
P, P1, P2, P3, P4, Ps … 개구부

Claims (9)

  1. 절연층의 내부에 반도체 장치가 배치된 반도체 내장 기판으로서,
    상기 반도체 장치의 적어도 일측에 상기 반도체 장치와 대향하여 형성되어 있고, 상기 반도체 장치와 대향하는 부위에 복수의 개구가 형성된 개구부를 가지며, 또한, 상기 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 1 방열부를 구비하고,
    상기 제 1 방열부의 상기 개구부는 상기 복수의 개구가 소정 간격으로 또한 상기 반도체 장치의 중심부와 동축 위치인 상기 제 1 방열부의 중심부를 중심으로 하여 방사상으로 배치된 것인, 반도체 내장 기판.
  2. 제 1 항에 있어서,
    상기 제 1 방열부의 상기 개구부는, 상기 복수의 개구가 동심상이고 또한 방사상으로 배치된 것인, 반도체 내장 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 장치는 판형상을 이루고 있고,
    상기 제 1 방열부는 상기 개구부가 상기 반도체 장치의 면에 대향하는 영역 범위 내에만 배치된 것인, 반도체 내장 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 방열부를 사이에 두고 상기 반도체 장치의 반대측에서, 상기 제 1 방열부의 상기 개구부에 대향하여 형성되어 있고, 상기 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 제 2 방열부를 구비하는, 반도체 내장 기판.
  5. 제 4 항에 있어서,
    상기 제 2 방열부는 적어도 상기 제 1 방열부의 상기 개구부와 대향하는 부위가 비개구인 것인, 반도체 내장 기판.
  6. 제 4 항에 있어서,
    상기 제 1 방열부와 상기 제 2 방열부에 접속되어 있고, 상기 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 접속부를 구비하는, 반도체 내장 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 방열부는 상기 반도체 장치와 직접적으로, 또는 상기 절연층의 열전달률 또는 열전도율보다 큰 열전달률 또는 열전도율을 갖는 부재를 통해서 간접적으로, 상기 반도체 장치와 접속된 것인, 반도체 내장 기판.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 장치는 판형상을 이루며, 또한 일방의 면에 범프가 형성된 것이고,
    상기 제 1 방열부는 상기 반도체 장치의 타방의 면에 대향하여 형성된 것인, 반도체 내장 기판.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 방열부는, 상기 개구부의 외주에 상기 복수의 개구의 각각보다 폭 넓은 비개구인 부위를 갖는, 반도체 내장 기판.
KR1020070098245A 2006-09-29 2007-09-28 반도체 내장 기판 및 그 제조 방법 KR101463988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00268446 2006-09-29
JP2006268446A JP4277036B2 (ja) 2006-09-29 2006-09-29 半導体内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080029908A KR20080029908A (ko) 2008-04-03
KR101463988B1 true KR101463988B1 (ko) 2014-11-20

Family

ID=39031014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098245A KR101463988B1 (ko) 2006-09-29 2007-09-28 반도체 내장 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20080079146A1 (ko)
EP (1) EP1906436B1 (ko)
JP (1) JP4277036B2 (ko)
KR (1) KR101463988B1 (ko)
TW (1) TWI440152B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166901A1 (ko) * 2019-02-12 2020-08-20 엘지이노텍 주식회사 회로기판

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277784A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
JP5045657B2 (ja) 2008-12-02 2012-10-10 富士通株式会社 プリント基板解析装置、プリント基板解析方法、プリント基板解析プログラム
JP2011077075A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd 発熱性電子素子内蔵のモジュール基板及びその製造方法
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
JP5388239B2 (ja) * 2011-12-20 2014-01-15 Ｎｅｃインフロンティア株式会社 電気機器
KR101161735B1 (ko) * 2012-01-31 2012-07-03 (주)메인일렉콤 잠열을 이용한 지연 방열시트
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
JP6034876B2 (ja) 2012-11-21 2016-12-07 株式会社高木化学研究所 フィラー高充填高熱伝導性材料、およびその製造方法、並びに組成物、塗料液、および成形品
KR102104919B1 (ko) * 2013-02-05 2020-04-27 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP2014157949A (ja) * 2013-02-16 2014-08-28 Kyocera Corp 配線基板および電子装置
US20140318758A1 (en) * 2013-04-29 2014-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Composite laminae having thermal management features and thermal management apparatuses comprising the same
US9869520B2 (en) * 2014-07-25 2018-01-16 Toyota Motor Engineering & Manufacturing North America, Inc. Heat transfer management apparatuses having a composite lamina
JP6358334B2 (ja) * 2014-09-03 2018-07-18 株式会社村田製作所 部品内蔵基板および基板探傷法
WO2017103998A1 (ja) * 2015-12-15 2017-06-22 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法
US10811332B2 (en) 2017-11-07 2020-10-20 Tdk Taiwan Corp. Thermal-dissipating substrate structure
KR101979265B1 (ko) * 2019-01-28 2019-08-28 이민희 전력 반도체 모듈 패키지 및 이의 제조방법
JP7439833B2 (ja) * 2019-06-14 2024-02-28 Tdk株式会社 電子部品内蔵基板及びこれを用いた回路モジュール
JP7331521B2 (ja) * 2019-07-24 2023-08-23 Tdk株式会社 電子部品内蔵基板
KR20220008105A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지
CN112752393B (zh) * 2020-11-03 2022-05-24 普联技术有限公司 带有散热件的电路板及散热件的接地方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004200316A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
KR20060003078A (ko) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 회로 소자 내장 모듈

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890745A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS5890744A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
US5753875A (en) * 1996-10-15 1998-05-19 Eaton Corporation Heat sink for contact stems of a vacuum interrupter and a vacuum interrupter therewith
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
US6815829B2 (en) * 2000-03-29 2004-11-09 Rohm Co., Ltd. Semiconductor device with compact package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
JP2006049762A (ja) 2004-08-09 2006-02-16 Nec Corp 部品内蔵基板及び部品内蔵基板の製造方法
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
JPWO2006054339A1 (ja) * 2004-11-17 2008-05-29 富士通株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004200316A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
KR20060003078A (ko) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 회로 소자 내장 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166901A1 (ko) * 2019-02-12 2020-08-20 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
JP4277036B2 (ja) 2009-06-10
EP1906436A2 (en) 2008-04-02
TW200834852A (en) 2008-08-16
TWI440152B (zh) 2014-06-01
US20080079146A1 (en) 2008-04-03
EP1906436A3 (en) 2008-04-09
EP1906436B1 (en) 2019-06-05
JP2008091471A (ja) 2008-04-17
KR20080029908A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
KR101463988B1 (ko) 반도체 내장 기판 및 그 제조 방법
TWI587759B (zh) 三維空間封裝結構及其製造方法
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US7405102B2 (en) Methods and apparatus for thermal management in a multi-layer embedded chip structure
US5583378A (en) Ball grid array integrated circuit package with thermal conductor
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
TWI487450B (zh) 佈線基板及其製造方法
US7875805B2 (en) Warpage-proof circuit board structure
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US6816385B1 (en) Compliant laminate connector
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
US8421204B2 (en) Embedded semiconductor power modules and packages
TWI531283B (zh) 連接基板及層疊封裝結構
JP2000138317A (ja) 半導体装置及びその製造方法
WO2017006391A1 (ja) 半導体装置
JP4919689B2 (ja) モジュール基板
EP2704536B1 (en) Method for producing a circuit board system
JP2009117409A (ja) 回路基板
CN113964093A (zh) 封装结构及其制备方法
JP3603725B2 (ja) 半導体装置及びその製造方法並びに回路基板
JP2014067819A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2012199283A (ja) 半導体装置
CN114496507A (zh) 一种堆叠式电子模块及其制造方法
JP3979404B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 6