JP2004200316A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200316A JP2004200316A JP2002365679A JP2002365679A JP2004200316A JP 2004200316 A JP2004200316 A JP 2004200316A JP 2002365679 A JP2002365679 A JP 2002365679A JP 2002365679 A JP2002365679 A JP 2002365679A JP 2004200316 A JP2004200316 A JP 2004200316A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- sealing resin
- wiring board
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱性に優れる半導体装置を提供する。
【解決手段】配線基板２１上に半導体チップ２５が電気的に接続して搭載され、該半導体チップ２５が封止樹脂２７により封止されている半導体装置２０において、前記半導体チップ２５表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線２８が複数本設けられ、該各金属線２８の他端が前記封止樹脂２７表面から露出していることを特徴としている。
【選択図】 図１
【解決手段】配線基板２１上に半導体チップ２５が電気的に接続して搭載され、該半導体チップ２５が封止樹脂２７により封止されている半導体装置２０において、前記半導体チップ２５表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線２８が複数本設けられ、該各金属線２８の他端が前記封止樹脂２７表面から露出していることを特徴としている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は放熱性に優れる半導体装置に関する。
【０００２】
【従来の技術】
樹脂封止型の半導体装置は、図６に示すように、配線パターンを形成した配線基板１０に半導体チップ１２を搭載し、半導体チップ１２と配線パターン間とをワイヤ１３によって電気的に接続し、封止樹脂１４により半導体チップ１２が封止されてなる。１５は外部接続用のボールバンプである。
半導体チップ１２から発生した熱は、封止樹脂１４表面にヒートシンク１６を設けるなどして放熱を図るようにしている（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−２４７７０２号公報
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置では、半導体チップ１２とヒートシンク１６との間に封止樹脂１４が介在していることから、放熱性が十分でないという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたものであり、その目的とするところは、放熱性に優れる半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記封止樹脂表面から露出していることを特徴としている。
【０００７】
また、前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続され、前記金属線が前記ワイヤのワイヤボンディングの際に前記メタライズ部に一端がボンディングされると共に他端側が外方に引き出されて所要長さに切断されることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続され、前記金属線の一端が前記半導体チップの背面側表面に形成された前記メタライズ部に接続されていることを特徴とする。
また、前記金属線の他端側に共通の放熱板が配設されていることを特徴とする。
また、前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする。
【０００８】
また本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、一方の面に複数本の金属線が一端側で固定された放熱板が、該一方の面側を前記配線基板側に向けて、前記金属線の他端が前記半導体チップ表面に当接するように配置された状態で、前記封止樹脂により半導体チップが封止され、かつ前記放熱板が該封止樹脂により固定されていることを特徴としている。
【０００９】
また、前記放熱板の他方の面が前記封止樹脂から露出していることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続されていることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続されていることを特徴とする。
また、前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする。
【００１０】
また本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成された放熱板が前記封止樹脂により固定され、前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記透孔から外部に引き出されて前記放熱板の外表面に固定されていることを特徴としている。
また、前記放熱板が、支持部材を介して前記配線基板の表面から所定距離離間した位置に支持されていることを特徴とする。
【００１１】
さらに本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記半導体チップが前記配線基板上にフリップチップ接続して搭載され、前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成されると共に、該透孔内壁に内方に向けて突出する複数本の金属線が突設された放熱板が前記封止樹脂により固定され、前記金属線が前記半導体チップの背面に当接していることを特徴とする半導体装置。
また、前記金属線が前記放熱板と一体に形成されていることを特徴とする請求項１３記載の半導体装置。
【００１２】
【発明の実施の形態】
以下本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置２０の第１の実施の形態を示す説明図である。
２１は配線基板であり、樹脂基板に配線パターン２２が形成されてなる。配線基板２１は公知の方法により形成できる。図示の例では樹脂基板の表面に配線パターン２２が形成され、樹脂基板の下面側に引き出された端子に外部接続用のボールバンプ２３が形成されたＢＧＡタイプの配線基板２１に形成されている。
【００１３】
樹脂基板上に半導体チップ２５が搭載され、半導体チップ２５と配線パターン２２とがワイヤ２６により電気的に接続されている。
半導体チップ２５は封止樹脂２７により封止されている。
以上は従来の半導体装置と同様の構造である。
本実施の形態では、半導体チップ２５と配線パターン２２との間がワイヤボンディングされる際、同時にボンダーにより金属線２８の一端が半導体チップ２５の表面にボンディングされ、他端側が外方に引き出されて所要長さに切断される。
金属線２８の他端側は封止樹脂２７の外部に露出される。
【００１４】
半導体チップ２５の表面に金属線２８がボンディングできるように、ワイヤ２６がボンディングされる部位と同様に、半導体チップ２５表面に金属部（メタライズ部、図示せず）を半導体チップ２５のパターン形成の際に同時に作りこんでおくようにするとよい。
金属線２８はワイヤ２６と同一の材質のものでも違うものでもよい。太さも任意であるが、放熱性を高めるためにできるだけ太いものを用いるのが好適である。
また金属線２８の本数も、半導体チップ２５の空きスペースを有効に用いてできるだけ多く設けるようにするとよい。
【００１５】
上記のように、半導体チップ２５に一端が固定された金属線２８が外方に引き出され、他端が封止樹脂２７の外部に露出されていることから、特に半導体チップ２５表面で発生した熱が金属線２８を伝って外部に放熱されるので放熱効果を高めることができる。
また、ワイヤ２６のうち外部に露出させても構わない、例えば接地線（グランド線）などを、一部を図示のように封止樹脂２７から外部に露出させることによって一層放熱効果を高めることができる。
【００１６】
また、上記では半導体チップ２５と配線パターン２２との間をワイヤ２６により接続したが、場合によっては半導体チップ２５をフリップチップ接続により配線基板２１に搭載してもよい。この場合は半導体チップ２５の背面側全面を利用できるので、より多くの金属線２８を設けることができ、放熱効果を高められる。
【００１７】
なお、図示の例では、配線基板２１は多層に形成され、内部に金属箔等からなるサーマルプレーン２４が配設され、このサーマルプレーン２４、半導体チップ２５、放熱用のボールバンプ２３が、サーマルビア２９により接続されて、半導体チップ２５で発生した熱がサーマルプレーン２４、サーマルビア２９を通じて放熱されるようになっている。サーマルプレーン２４は、接地プレーンもしくは電源プレーンを兼用することもできる。このサーマルプレーン２４は必ずしも設けなくともよい。
【００１８】
図２は、図１に示すものにおいて、複数の金属線２８の他端側に共通の放熱板３０を配設した第２の実施の形態を示す。
放熱板３０は、金属線２８の他端側に固定しても、単に載置したものであってもよい。放熱板３０は封止樹脂２７に固着されている。
放熱板３０は図示のように少なくとも片面を封止樹脂２７から露出させるのが好ましいが、場合によっては封止樹脂２７中に埋没させてもよい。
【００１９】
放熱板３０は金属製の他、窒化アルミニウム等の放熱性の良好な材料のものを用いることができる。
また、放熱板３０にヒートシンク３１を取りつけてもよい。
また、サーマルプレーン２４から配線基板２１上に引き出したパッド（図示せず）上に金属線２８を立設し、この金属線２８を放熱板３０に当接させてもよい。
【００２０】
図３は第３の実施の形態を示す。
本実施の形態では、図３に示すように、あらかじめ放熱板３０の側に複数本の金属線２８を一端側で溶接等によって固定したものを用意する。そしてこの放熱板３０を、該一方の面側を配線基板２１側に向けて、金属線２８の他端が半導体チップ２５表面に当接するように配置し、この状態で金型内に組み込み、モールドして、封止樹脂２７により半導体チップ２５が封止され、かつ放熱板３０が封止樹脂２７により固定された、図２に示すのと同等な半導体装置２０に形成するのである（図面的には図２と同一になるので図示を省略する。
【００２１】
本実施の形態でも同様に放熱性に優れる半導体装置２０を提供できる。
金属線２８をあらかじめ放熱板３０に固定するものであるため、容易に放熱板３０を形成できる。
なお、本実施の形態においても半導体チップ２５はワイヤにより電気的に接続しても、フリップチップ接続により電気的に接続しても、いずれでもよい。
【００２２】
図４は第４の実施の形態を示す。
上記実施の形態と同一の部材は同一符号を付している。
本実施の形態では、封止樹脂２７の表面に、半導体チップ２５と対応する位置に透孔３２が形成された放熱板３０が封止樹脂２７により固定され、半導体チップ２５表面にメタライズ部（図示せず）が形成され、該メタライズ部に一端が接続された放熱用の金属線２８が複数本設けられ、該各金属線２８の他端が透孔３２から外部に引き出されて放熱板３０の外表面に固定されてなる。
なお、放熱板３０は、支持部材３３を介して配線基板２１の表面から所定距離離間した位置に支持されている。放熱板３０と配線基板２１との間の間隙に封止樹脂２７が充填される。
本実施の形態においても、金属線２８および放熱板３０を介して半導体チップ２５から発生した熱が直接外部に放出されるので、放熱効果に優れる。
【００２３】
図５は第５の実施の形態を示す。
上記実施の形態と同一の部材は同一符号を付している。
本実施の形態では、図４に示す実施の形態のものにおいて、半導体チップ２５が配線基板２１上にフリップチップ接続して搭載されている。放熱板３０の、半導体チップ２５と対応する位置に透孔３２が形成されていて、放熱板３０は封止樹脂２７により固定されている。透孔３２内壁には内方に向けて複数本の金属線３４が突設され、この金属線３４が半導体チップ２５の背面上に当接している。
封止樹脂２７は金属線３４間に進入し、また半導体チップ２５上を覆っている。
３３は支持部材である。
本実施の形態においても、金属線３４および放熱板３０を介して半導体チップ２５から発生した熱が直接外部に放出されるので、放熱効果に優れる。
金属線３４は、金属板を打ち抜き加工等することによって、放熱板３０と一体的に形成でき、好適である。
【００２４】
【発明の効果】
以上のように、本発明によれば、半導体チップに直接接続される金属線を介して、半導体チップで発生した熱を外部に直接放出できるので放熱効果に優れる。
【図面の簡単な説明】
【図１】第１の実施の形態を示す断面説明図である。
【図２】第２の実施の形態を示す断面説明図である。
【図３】第３の実施の形態を示す断面説明図である。
【図４】第４の実施の形態を示す断面説明図である。
【図５】第５の実施の形態を示す断面説明図である。
【図６】従来の半導体装置の一例を示す断面説明図である。
【符号の説明】
２０ 半導体装置
２１ 配線基板
２２ 配線パターン
２３ ボールバンプ
２５ 半導体チップ
２６ ワイヤ
２７ 封止樹脂
２８ 金属線
３０ 放熱板
３２ 透孔
３３ 支持部
【発明の属する技術分野】
本発明は放熱性に優れる半導体装置に関する。
【０００２】
【従来の技術】
樹脂封止型の半導体装置は、図６に示すように、配線パターンを形成した配線基板１０に半導体チップ１２を搭載し、半導体チップ１２と配線パターン間とをワイヤ１３によって電気的に接続し、封止樹脂１４により半導体チップ１２が封止されてなる。１５は外部接続用のボールバンプである。
半導体チップ１２から発生した熱は、封止樹脂１４表面にヒートシンク１６を設けるなどして放熱を図るようにしている（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−２４７７０２号公報
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置では、半導体チップ１２とヒートシンク１６との間に封止樹脂１４が介在していることから、放熱性が十分でないという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたものであり、その目的とするところは、放熱性に優れる半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記封止樹脂表面から露出していることを特徴としている。
【０００７】
また、前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続され、前記金属線が前記ワイヤのワイヤボンディングの際に前記メタライズ部に一端がボンディングされると共に他端側が外方に引き出されて所要長さに切断されることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続され、前記金属線の一端が前記半導体チップの背面側表面に形成された前記メタライズ部に接続されていることを特徴とする。
また、前記金属線の他端側に共通の放熱板が配設されていることを特徴とする。
また、前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする。
【０００８】
また本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、一方の面に複数本の金属線が一端側で固定された放熱板が、該一方の面側を前記配線基板側に向けて、前記金属線の他端が前記半導体チップ表面に当接するように配置された状態で、前記封止樹脂により半導体チップが封止され、かつ前記放熱板が該封止樹脂により固定されていることを特徴としている。
【０００９】
また、前記放熱板の他方の面が前記封止樹脂から露出していることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続されていることを特徴とする。
また、前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続されていることを特徴とする。
また、前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする。
【００１０】
また本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成された放熱板が前記封止樹脂により固定され、前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記透孔から外部に引き出されて前記放熱板の外表面に固定されていることを特徴としている。
また、前記放熱板が、支持部材を介して前記配線基板の表面から所定距離離間した位置に支持されていることを特徴とする。
【００１１】
さらに本発明に係る半導体装置は、配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、前記半導体チップが前記配線基板上にフリップチップ接続して搭載され、前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成されると共に、該透孔内壁に内方に向けて突出する複数本の金属線が突設された放熱板が前記封止樹脂により固定され、前記金属線が前記半導体チップの背面に当接していることを特徴とする半導体装置。
また、前記金属線が前記放熱板と一体に形成されていることを特徴とする請求項１３記載の半導体装置。
【００１２】
【発明の実施の形態】
以下本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置２０の第１の実施の形態を示す説明図である。
２１は配線基板であり、樹脂基板に配線パターン２２が形成されてなる。配線基板２１は公知の方法により形成できる。図示の例では樹脂基板の表面に配線パターン２２が形成され、樹脂基板の下面側に引き出された端子に外部接続用のボールバンプ２３が形成されたＢＧＡタイプの配線基板２１に形成されている。
【００１３】
樹脂基板上に半導体チップ２５が搭載され、半導体チップ２５と配線パターン２２とがワイヤ２６により電気的に接続されている。
半導体チップ２５は封止樹脂２７により封止されている。
以上は従来の半導体装置と同様の構造である。
本実施の形態では、半導体チップ２５と配線パターン２２との間がワイヤボンディングされる際、同時にボンダーにより金属線２８の一端が半導体チップ２５の表面にボンディングされ、他端側が外方に引き出されて所要長さに切断される。
金属線２８の他端側は封止樹脂２７の外部に露出される。
【００１４】
半導体チップ２５の表面に金属線２８がボンディングできるように、ワイヤ２６がボンディングされる部位と同様に、半導体チップ２５表面に金属部（メタライズ部、図示せず）を半導体チップ２５のパターン形成の際に同時に作りこんでおくようにするとよい。
金属線２８はワイヤ２６と同一の材質のものでも違うものでもよい。太さも任意であるが、放熱性を高めるためにできるだけ太いものを用いるのが好適である。
また金属線２８の本数も、半導体チップ２５の空きスペースを有効に用いてできるだけ多く設けるようにするとよい。
【００１５】
上記のように、半導体チップ２５に一端が固定された金属線２８が外方に引き出され、他端が封止樹脂２７の外部に露出されていることから、特に半導体チップ２５表面で発生した熱が金属線２８を伝って外部に放熱されるので放熱効果を高めることができる。
また、ワイヤ２６のうち外部に露出させても構わない、例えば接地線（グランド線）などを、一部を図示のように封止樹脂２７から外部に露出させることによって一層放熱効果を高めることができる。
【００１６】
また、上記では半導体チップ２５と配線パターン２２との間をワイヤ２６により接続したが、場合によっては半導体チップ２５をフリップチップ接続により配線基板２１に搭載してもよい。この場合は半導体チップ２５の背面側全面を利用できるので、より多くの金属線２８を設けることができ、放熱効果を高められる。
【００１７】
なお、図示の例では、配線基板２１は多層に形成され、内部に金属箔等からなるサーマルプレーン２４が配設され、このサーマルプレーン２４、半導体チップ２５、放熱用のボールバンプ２３が、サーマルビア２９により接続されて、半導体チップ２５で発生した熱がサーマルプレーン２４、サーマルビア２９を通じて放熱されるようになっている。サーマルプレーン２４は、接地プレーンもしくは電源プレーンを兼用することもできる。このサーマルプレーン２４は必ずしも設けなくともよい。
【００１８】
図２は、図１に示すものにおいて、複数の金属線２８の他端側に共通の放熱板３０を配設した第２の実施の形態を示す。
放熱板３０は、金属線２８の他端側に固定しても、単に載置したものであってもよい。放熱板３０は封止樹脂２７に固着されている。
放熱板３０は図示のように少なくとも片面を封止樹脂２７から露出させるのが好ましいが、場合によっては封止樹脂２７中に埋没させてもよい。
【００１９】
放熱板３０は金属製の他、窒化アルミニウム等の放熱性の良好な材料のものを用いることができる。
また、放熱板３０にヒートシンク３１を取りつけてもよい。
また、サーマルプレーン２４から配線基板２１上に引き出したパッド（図示せず）上に金属線２８を立設し、この金属線２８を放熱板３０に当接させてもよい。
【００２０】
図３は第３の実施の形態を示す。
本実施の形態では、図３に示すように、あらかじめ放熱板３０の側に複数本の金属線２８を一端側で溶接等によって固定したものを用意する。そしてこの放熱板３０を、該一方の面側を配線基板２１側に向けて、金属線２８の他端が半導体チップ２５表面に当接するように配置し、この状態で金型内に組み込み、モールドして、封止樹脂２７により半導体チップ２５が封止され、かつ放熱板３０が封止樹脂２７により固定された、図２に示すのと同等な半導体装置２０に形成するのである（図面的には図２と同一になるので図示を省略する。
【００２１】
本実施の形態でも同様に放熱性に優れる半導体装置２０を提供できる。
金属線２８をあらかじめ放熱板３０に固定するものであるため、容易に放熱板３０を形成できる。
なお、本実施の形態においても半導体チップ２５はワイヤにより電気的に接続しても、フリップチップ接続により電気的に接続しても、いずれでもよい。
【００２２】
図４は第４の実施の形態を示す。
上記実施の形態と同一の部材は同一符号を付している。
本実施の形態では、封止樹脂２７の表面に、半導体チップ２５と対応する位置に透孔３２が形成された放熱板３０が封止樹脂２７により固定され、半導体チップ２５表面にメタライズ部（図示せず）が形成され、該メタライズ部に一端が接続された放熱用の金属線２８が複数本設けられ、該各金属線２８の他端が透孔３２から外部に引き出されて放熱板３０の外表面に固定されてなる。
なお、放熱板３０は、支持部材３３を介して配線基板２１の表面から所定距離離間した位置に支持されている。放熱板３０と配線基板２１との間の間隙に封止樹脂２７が充填される。
本実施の形態においても、金属線２８および放熱板３０を介して半導体チップ２５から発生した熱が直接外部に放出されるので、放熱効果に優れる。
【００２３】
図５は第５の実施の形態を示す。
上記実施の形態と同一の部材は同一符号を付している。
本実施の形態では、図４に示す実施の形態のものにおいて、半導体チップ２５が配線基板２１上にフリップチップ接続して搭載されている。放熱板３０の、半導体チップ２５と対応する位置に透孔３２が形成されていて、放熱板３０は封止樹脂２７により固定されている。透孔３２内壁には内方に向けて複数本の金属線３４が突設され、この金属線３４が半導体チップ２５の背面上に当接している。
封止樹脂２７は金属線３４間に進入し、また半導体チップ２５上を覆っている。
３３は支持部材である。
本実施の形態においても、金属線３４および放熱板３０を介して半導体チップ２５から発生した熱が直接外部に放出されるので、放熱効果に優れる。
金属線３４は、金属板を打ち抜き加工等することによって、放熱板３０と一体的に形成でき、好適である。
【００２４】
【発明の効果】
以上のように、本発明によれば、半導体チップに直接接続される金属線を介して、半導体チップで発生した熱を外部に直接放出できるので放熱効果に優れる。
【図面の簡単な説明】
【図１】第１の実施の形態を示す断面説明図である。
【図２】第２の実施の形態を示す断面説明図である。
【図３】第３の実施の形態を示す断面説明図である。
【図４】第４の実施の形態を示す断面説明図である。
【図５】第５の実施の形態を示す断面説明図である。
【図６】従来の半導体装置の一例を示す断面説明図である。
【符号の説明】
２０ 半導体装置
２１ 配線基板
２２ 配線パターン
２３ ボールバンプ
２５ 半導体チップ
２６ ワイヤ
２７ 封止樹脂
２８ 金属線
３０ 放熱板
３２ 透孔
３３ 支持部
Claims (14)
- 配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、
前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記封止樹脂表面から露出していることを特徴とする半導体装置。 - 前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続され、前記金属線が前記ワイヤのワイヤボンディングの際に前記メタライズ部に一端がボンディングされると共に他端側が外方に引き出されて所要長さに切断されることを特徴とする請求項１記載の半導体装置。
- 前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続され、前記金属線の一端が前記半導体チップの背面側表面に形成された前記メタライズ部に接続されていることを特徴とする請求項１記載の半導体装置。
- 前記金属線の他端側に共通の放熱板が配設されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置。
- 前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする請求項１〜４いずれか１項記載の半導体装置。
- 配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、
一方の面に複数本の金属線が一端側で固定された放熱板が、該一方の面側を前記配線基板側に向けて、前記金属線の他端が前記半導体チップ表面に当接するように配置された状態で、前記封止樹脂により半導体チップが封止され、かつ前記放熱板が該封止樹脂により固定されていることを特徴とする半導体装置。 - 前記放熱板の他方の面が前記封止樹脂から露出していることを特徴とする請求項６記載の半導体装置。
- 前記半導体チップが前記配線基板上の配線パターンにワイヤにより電気的に接続されていることを特徴とする請求項６または７記載の半導体装置。
- 前記半導体チップが前記配線基板上の配線パターンにフリップチップ接続により電気的に接続されていることを特徴とする請求項６または７記載の半導体装置。
- 前記配線基板の前記半導体チップが搭載される面と反対側の面に外部接続用のボールバンプが形成されていることを特徴とする請求項６〜９いずれか１項記載の半導体装置。
- 配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、
前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成された放熱板が前記封止樹脂により固定され、前記半導体チップ表面にメタライズ部が形成され、該メタライズ部に一端が接続された放熱用の金属線が複数本設けられ、該各金属線の他端が前記透孔から外部に引き出されて前記放熱板の外表面に固定されていることを特徴とする半導体装置。 - 前記放熱板が、支持部材を介して前記配線基板の表面から所定距離離間した位置に支持されていることを特徴とする請求項１１記載の半導体装置。
- 配線基板上に半導体チップが電気的に接続して搭載され、該半導体チップが封止樹脂により封止されている半導体装置において、
前記半導体チップが前記配線基板上にフリップチップ接続して搭載され、
前記封止樹脂の表面に、前記半導体チップと対応する位置に透孔が形成されると共に、該透孔内壁に内方に向けて突出する複数本の金属線が突設された放熱板が前記封止樹脂により固定され、
前記金属線が前記半導体チップの背面に当接していることを特徴とする半導体装置。 - 前記金属線が前記放熱板と一体に形成されていることを特徴とする請求項１３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365679A JP2004200316A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365679A JP2004200316A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200316A true JP2004200316A (ja) | 2004-07-15 |
Family
ID=32763164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365679A Pending JP2004200316A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200316A (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007016088A2 (en) | 2005-07-29 | 2007-02-08 | Freescale Semiconductor | Packaged integrated circuit with enhanced thermal dissipation |
| KR101463988B1 (ko) * | 2006-09-29 | 2014-11-20 | 티디케이가부시기가이샤 | 반도체 내장 기판 및 그 제조 방법 |
| EP2036123B1 (en) * | 2006-06-16 | 2015-09-23 | International Business Machines Corporation | Cooled electronic assembly employing a thermally conductive composite interface material and fabrication method thereof |
| WO2016094134A1 (en) * | 2014-12-11 | 2016-06-16 | Invensas Corporation | Microelectronic device with integrated circuit die and thermal wires enclosed in molding material |
| WO2016150934A1 (fr) * | 2015-03-24 | 2016-09-29 | 3D Plus | Dispositif de puce électronique à résistance thermique améliorée, et procédé de fabrication associé |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| EP3926679A1 (en) * | 2020-06-17 | 2021-12-22 | Infineon Technologies AG | Power semiconductor module arrangement comprising a temperature sensor |
| US12315776B2 (en) | 2021-11-08 | 2025-05-27 | Analog Devices, Inc. | Integrated device package with an integrated heat sink |
| US12494453B2 (en) | 2011-05-03 | 2025-12-09 | Adeia Semiconductor Solutions Llc | Package-on-package assembly with wire bonds to encapsulation surface |
-
2002
- 2002-12-17 JP JP2002365679A patent/JP2004200316A/ja active Pending
Cited By (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009503865A (ja) * | 2005-07-29 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 熱放散が高められたパッケージ化集積回路 |
| EP1913633B1 (en) * | 2005-07-29 | 2018-11-14 | NXP USA, Inc. | Packaged integrated circuit with enhanced thermal dissipation |
| WO2007016088A2 (en) | 2005-07-29 | 2007-02-08 | Freescale Semiconductor | Packaged integrated circuit with enhanced thermal dissipation |
| EP2036123B1 (en) * | 2006-06-16 | 2015-09-23 | International Business Machines Corporation | Cooled electronic assembly employing a thermally conductive composite interface material and fabrication method thereof |
| EP1906436B1 (en) * | 2006-09-29 | 2019-06-05 | TDK Corporation | Semiconductor-embedded substrate and manufacturing method thereof |
| KR101463988B1 (ko) * | 2006-09-29 | 2014-11-20 | 티디케이가부시기가이샤 | 반도체 내장 기판 및 그 제조 방법 |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US12494453B2 (en) | 2011-05-03 | 2025-12-09 | Adeia Semiconductor Solutions Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| WO2016094134A1 (en) * | 2014-12-11 | 2016-06-16 | Invensas Corporation | Microelectronic device with integrated circuit die and thermal wires enclosed in molding material |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| KR102524167B1 (ko) | 2015-03-24 | 2023-04-20 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
| FR3034253A1 (fr) * | 2015-03-24 | 2016-09-30 | 3D Plus | Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe |
| CN108496248A (zh) * | 2015-03-24 | 2018-09-04 | 3D加公司 | 具有改进的热阻的电子芯片器件和相关制造工艺 |
| CN108496248B (zh) * | 2015-03-24 | 2021-11-26 | 3D加公司 | 具有改进的热阻的电子芯片器件和相关制造工艺 |
| JP2018509771A (ja) * | 2015-03-24 | 2018-04-05 | スリーディー プラス | 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス |
| WO2016150934A1 (fr) * | 2015-03-24 | 2016-09-29 | 3D Plus | Dispositif de puce électronique à résistance thermique améliorée, et procédé de fabrication associé |
| KR20170129889A (ko) * | 2015-03-24 | 2017-11-27 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| EP3926679A1 (en) * | 2020-06-17 | 2021-12-22 | Infineon Technologies AG | Power semiconductor module arrangement comprising a temperature sensor |
| US12315776B2 (en) | 2021-11-08 | 2025-05-27 | Analog Devices, Inc. | Integrated device package with an integrated heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004200316A (ja) | 半導体装置 | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JP3854054B2 (ja) | 半導体装置 | |
| US20050012203A1 (en) | Enhanced die-down ball grid array and method for making the same | |
| JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US6643136B2 (en) | Multi-chip package with embedded cooling element | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| CN1319138C (zh) | 封装的半导体器件的形成方法 | |
| JP3650689B2 (ja) | 半導体装置 | |
| US20050121759A1 (en) | Semiconductor package with a chip on a support plate | |
| JP2006120996A (ja) | 回路モジュール | |
| JP3922809B2 (ja) | 半導体装置 | |
| JP2000252419A (ja) | ３次元モジュール構造 | |
| JPH04207061A (ja) | 半導体装置 | |
| TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP3378174B2 (ja) | 高発熱素子の放熱構造 | |
| JP3570672B2 (ja) | 半導体装置 | |
| JP2003273297A (ja) | 電子装置 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| CN208127199U (zh) | 一种芯片的封装结构 | |
| JP2003023126A (ja) | 半導体装置 | |
| CN112312678A (zh) | 无封装芯片直埋印制电路板的结构和方法、芯片封装结构 | |
| JPH0878616A (ja) | マルチチップ・モジュール |